CN113363274A - 图像传感器及其制造方法 - Google Patents
图像传感器及其制造方法 Download PDFInfo
- Publication number
- CN113363274A CN113363274A CN202110607036.6A CN202110607036A CN113363274A CN 113363274 A CN113363274 A CN 113363274A CN 202110607036 A CN202110607036 A CN 202110607036A CN 113363274 A CN113363274 A CN 113363274A
- Authority
- CN
- China
- Prior art keywords
- substrate
- isolation structure
- isolation
- region
- pixel unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000002955 isolation Methods 0.000 claims abstract description 225
- 239000000758 substrate Substances 0.000 claims abstract description 150
- 150000002500 ions Chemical class 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 93
- 238000005468 ion implantation Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 9
- -1 arsenic ions Chemical class 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000027756 respiratory electron transport chain Effects 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 238000012546 transfer Methods 0.000 abstract description 6
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种图像传感器及其制造方法，在所述的图像传感器的制造方法中，在每个像素单元区的衬底中形成第一掺杂区之前，先在每个所述像素单元区的衬底中形成第一隔离结构，可降低衬底表面在后续的工艺中所积累的电荷，避免后续形成的掺杂区中的离子被耗尽，从而抑制图像传感器中的暗电流。进一步的，栅极结构至少覆盖部分所述第一隔离结构，可加快导电沟道(位于栅极结构下方)的导通，图像传感器在感光积分时，可提高光生电子传输速率，由此提高像素单元区的电荷转移速率，从而降低了像素单元区中的电子转移的热扩散的影响。
Description
技术领域
本发明涉及及半导体集成电路制造领域，特别涉及一种图像传感器及其制造方法。
背景技术
图像传感器是指将光信号转换为电信号的装置。按照其依据的原理不同，可以区分为CCD(Charge Coupled Device，电荷耦合元件)图像传感器以及CMOS(ComplementaryMetal Oxide Semiconductor，金属氧化物半导体元件)图像传感器。由于CMOS图像传感器是采用传统的CMOS电路工艺制作，因此可将图像传感器以及其所需要的外围电路加以整合，从而使得CMOS图像传感器具有更广的应用前景。
随着汽车工业、物联网和监控设备的发展，CMOS图像传感器的应用范围已逐步扩大，对CMOS图像传感器的成像性能的要求也越来越高，例如，用于监控设备的CMOS图像传感器，其需要捕获较多的图像细节、并对高速行驶车辆进行抓拍。但研究发现，CMOS图像传感器中的不同的像素点之间，通过由反型的离子注入(IMP)衬底而形成的掺杂区来进行隔离，以降低像素点之间的串扰。反型的离子注入例如为P型或N型。由于CMOS图像传感器的像素单元区的面积较大，为满足阱区的容量要求，衬底中由反型离子注入而形成的掺杂区的注入深度较浅，在后续的工艺(例如刻蚀工艺)中，会对衬底造成损伤和电荷聚集，因此导致掺杂区较容易被耗尽，从而导致CMOS图像传感器中具有较大的暗电流，进而影响图像的质量。
发明内容
本发明的目的在于提供一种图像传感器及其制造方法，以解决图像传感器中的暗电流较大的问题。
为解决上述技术问题，本发明提供一种图像传感器的制造方法，包括：提供一衬底，所述衬底具有多个像素单元区以及位于相邻的两个所述像素单元区之间的隔离区；
在每个所述像素单元区的所述衬底中形成第一隔离结构，所述第一隔离结构贯穿所述像素单元区的部分厚度的所述衬底；
在每个所述像素单元区的所述衬底上形成栅极结构，所述栅极结构至少覆盖部分所述第一隔离结构；
在每个所述像素单元区的所述衬底中形成掺杂区，所述掺杂区位于所述第一隔离结构的底部并对准所述第一隔离结构。
可选的，在所述的图像传感器的制造方法中，在所述像素单元区的所述衬底中形成所述第一隔离结构时，还在所述隔离区的所述衬底中形成第二隔离结构，所述第二隔离结构贯穿所述隔离区的部分厚度的所述衬底。
可选的，在所述的图像传感器的制造方法中，所述第一隔离结构和所述第二隔离结构的形成方法包括：
在所述衬底上形成掩膜层，所述掩膜层覆盖所述衬底；
依次刻蚀所述像素单元区的所述掩膜层及所述像素单元区的所述衬底，以形成第一沟槽，所述第一沟槽贯穿所述像素单元区的所述掩膜层并延伸至所述像素单元区的所述衬底中；
依次刻蚀所述隔离区的所述掩膜层及所述隔离区的所述衬底，以形成第二沟槽，所述第二沟槽贯穿所述隔离区的所述掩膜层并延伸至所述隔离区的所述衬底中，且所述第二沟槽的深度大于所述第一沟槽的深度；
形成隔离层，所述隔离层填充所述第一沟槽以形成第一隔离结构，并且所述隔离层还填充所述第二沟槽以形成第二隔离结构；
去除所述掩膜层，暴露出所述衬底。
可选的，在所述的图像传感器的制造方法中，所述第一隔离结构与所述第二隔离结构相间隔。
可选的，在所述的图像传感器的制造方法中，所述第一隔离结构与所述第二隔离结构相接触。
可选的，在所述的图像传感器的制造方法中，所述隔离层的材质包括氧化硅。
可选的，在所述的图像传感器的制造方法中，所述掺杂区包括第一掺杂区和第二掺杂区，所述第二掺杂区的导电类型与所述第一掺杂区的导电类型不同，所述第一掺杂区位于所述第一隔离结构的底部并对准所述第一隔离结构，所述第二掺杂区位于所述第一掺杂区中。
可选的，在所述的图像传感器的制造方法中，所述掺杂区的形成方法包括：
在所述衬底上形成保护层，所述保护层覆盖所述衬底表面；
在所述保护层上形成图形化的光刻胶层，所述图形化的光刻胶层暴露出所述第一隔离结构；
以所述图形化的光刻胶层为掩膜，对所述第一隔离结构底部的所述衬底执行第一离子注入工艺，以在所述衬底中形成所述第一掺杂区；
对所述第一掺杂区执行第二离子注入工艺，以在所述第一掺杂区中形成所述第二掺杂区；以及，
去除所述图形化的光刻胶层。
可选的，在所述的图像传感器的制造方法中，所述第一离子注入工艺采用的掺杂离子为砷离子，能量为120KeV～170KeV，剂量为4E12/cm2～6E12/cm2；所述第二离子注入工艺采用的掺杂离子为硼离子，能量为10KeV～20KeV，剂量为1E13/cm2～4E13/cm2。
基于同一发明构思，本发明还提供一种图像传感器，包括：
衬底，具有多个像素单元区以及位于相邻的两个所述像素单元区之间的隔离区；
位于每个所述像素单元区的所述衬底中的第一隔离结构，所述第一隔离结构贯穿所述像素单元区的部分厚度的所述衬底。
位于每个所述像素单元区的所述衬底上的栅极结构，所述栅极结构至少覆盖部分所述第一隔离结构；
位于每个所述像素单元区的所述衬底中的掺杂区，所述掺杂区位于所述第一隔离结构的底部并对准所述第一隔离结构。
可选的，在所述的图像传感器中，所述图像传感器还包括位于所述隔离区的所述衬底中形成第二隔离结构，所述第二隔离结构贯穿所述隔离区的部分厚度的所述衬底。
可选的，在所述的图像传感器中，所述第一隔离结构与所述第二隔离结构相间隔。
可选的，在所述的图像传感器中，所述第一隔离结构与所述第二隔离结构相接触。
在本发明提供的图像传感器及其制造方法中，在每个像素单元区的衬底中形成第一掺杂区之前，先在每个所述像素单元区的衬底中形成第一隔离结构，可降低衬底表面在后续的工艺中所积累的电荷，避免后续形成的掺杂区中的离子被耗尽，从而抑制图像传感器中的暗电流。进一步的，栅极结构至少覆盖部分所述第一隔离结构，可加快导电沟道(位于栅极结构下方)的导通，图像传感器在感光积分时，可提高光生电子传输速率，由此提高像素单元区的电荷转移速率，从而降低了像素单元区中的电子转移的热扩散的影响。
附图说明
图1是本发明提供的图像传感器的制造方法的流程示意图；
图2至图10是本发明实施例一的图像传感器的制造方法中形成的结构剖面示意图；
图11至图17是本发明实施例二的图像传感器的制造方法中形成的结构剖面示意图；
其中，附图标记说明如下：
100-衬底；
110-掩膜层；110a第一沟槽；110b-第二沟槽；111-氧化硅层；112-氮化硅层；
120-第一隔离结构；121-第二隔离结构；122-垫氧化层；123-隔离氧化层；
130-栅极结构；
140-保护层；
150-掺杂区；151-第一掺杂区；152-第二掺杂区。
具体实施方式
以下结合附图和具体实施例对本发明提出的图像传感器及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
【实施例一】
在实施例一中结合图像传感器的制造方法和该方法形成的图像传感器，对实施例一的图像传感器及其制造方法进行说明。参考图1，图1是本发明提供的图像传感器的制造方法的流程图，所述图像传感器的制造方法包括：
步骤S1：提供一衬底，所述衬底具有多个像素单元区以及位于相邻的两个所述像素单元区之间的隔离区；
步骤S2：在每个所述像素单元区的所述衬底中形成第一隔离结构，所述第一隔离结构贯穿所述像素单元区的部分厚度的所述衬底；
步骤S3：在每个所述像素单元区的所述衬底上形成栅极结构，所述栅极结构至少覆盖部分所述第一隔离结构；
步骤S4：在每个所述像素单元区的所述衬底中形成掺杂区，所述掺杂区位于所述第一隔离结构的底部并对准所述第一隔离结构。
图2～图10是本实施例提供的图像传感器的制造方法中形成的结构剖面示意图。下文将结合图2～图10对本发明实施例一提供的图像传感器的制造方法进行更详细的介绍。
执行步骤S1，如图2所示，提供一衬底100，所述衬底100具有多个像素单元区I以及位于相邻的两个所述像素单元区I之间的隔离区II。所述衬底100可以是本领域技术人员所熟知的任意合适的基底材料，例如可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S Si Ge OI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。本实施例中以硅衬底为例加以说明。
所述衬底100包括相对的正面和背面，所述多个像素单元区I位于所述衬底100的正面。所述多个像素单元区I呈阵列排布，所述像素单元区I可用于形成像素结构，每个像素结构用来将入射光线转换为电信号输出。可通过在相邻的两个像素单元区I之间的所述隔离区II中制造隔离结构来使得相邻的所述像素单元区I之间隔离开，以避免不同的像素单元区I之间产生电学串扰。
执行步骤S2，参考图2～图6，在每个所述像素单元区I的所述衬底100中形成第一隔离结构120，所述第一隔离结构120贯穿所述像素单元区I的部分厚度的所述衬底100。其中，在所述像素单元区I的所述衬底100中形成所述第一隔离结构120时，还在所述隔离区II的所述衬底100中形成第二隔离结构121，所述第二隔离结构121贯穿所述隔离区II的部分厚度的所述衬底100。
所述第一隔离结构120和所述第二隔离结构121的形成方法包括：首先，继续参考图2，在所述衬底100上形成掩膜110，所述掩膜层110覆盖所述衬底100。所述掩膜层110包括氧化硅层111和覆盖所述氧化硅层111的氮化硅层112，所述氧化硅层111和所述氮化硅层112可通过化学气相沉积工艺(CVD)形成。所述掩膜层可起到保护衬底100的作用。
然后，如图3所示，利用等离子体干法刻蚀，依次刻蚀所述像素单元区I的所述掩膜层110及所述像素单元区I的所述衬底100，以形成第一沟槽110a，所述第一沟槽110a贯穿所述像素单元区I的所述掩膜层110并延伸至所述像素单元区I的所述衬底100中。所述第一沟槽110a在垂直于所述衬底100的方向上的截面形状可以为矩形，且所述第一沟槽110a的宽度可以大于深度，以便于后续的隔离层填充。所述第一沟槽110a的深宽比例如可以为1:3～1:6。
接着，如图4所示，依次刻蚀所述隔离区II的所述掩膜层110及所述隔离区II的所述衬底100，以形成第二沟槽110b，所述第二沟槽110b贯穿所述隔离区II的所述掩膜层110并延伸至所述隔离区II的所述衬底100中，且所述第二沟槽110b与所述第一沟槽110a相间隔。
较佳的，所述第二沟槽110b的深度可以大于所述第一沟槽110a的深度，这是因为第二沟槽110b用于在后续工艺中定义出第二隔离结构121的位置，第二隔离结构121需要具有较好的隔离性能。而所述第一沟槽110a则用于在后续工艺中定义出第一隔离结构120的位置，所述第一隔离结构120主要用于阻挡刻蚀工艺对掺杂区的影响，并且由于后续需对第一隔离结构120底部的衬底100进行离子注入，如果第一隔离结构120的位置太深则会影响离子注入到衬底100中的深度。因此，本实施例中，设置所述第二沟槽110b的深度大于所述第一沟槽110a的深度，以满足不同的隔离结构的性能需求。
其中，所述第一沟槽110a在所述衬底100中的深度例如可以为100埃～200埃；所述第二沟槽110b在所述衬底100中的深度例如可以为300埃～900埃，但不限于此，所述第一沟槽110a的深度和所述第二沟槽110b的深度可根据像素单元区I的衬底100的厚度及所需的工艺设置。
接着，如图5所示，形成隔离层，所述隔离层填充所述第一沟槽110a以形成第一隔离结构120，所述第一隔离结构可阻挡后续工艺(例如多晶硅刻蚀工艺)对掺杂区的影响，避免掺杂区中的载流子因扩散而被耗尽。并且所述隔离层还填充所述第二沟槽110b以形成第二隔离结构121。
其中，所述隔离层包括垫氧化层122和隔离氧化层123，所述垫氧化层122覆盖所述第一沟槽110a的侧壁和底壁，并覆盖所述第二沟槽110b的侧壁和底壁。所述隔离氧化层123填满所述第一沟槽110a和所述第二沟槽110b，并将所述隔离氧化层123掩埋在内。
所述垫氧化层122的材质可以为二氧化硅，形成所述垫氧化层122的方法可以为高密度等离子体化学气相沉积(HDP CVD)工艺。高密度等离子体化学气相沉积工艺是在低压条件下通入工艺气体，并加入射频源产生高密度等离子体后开始生长，其中，工艺气体包括硅源(如硅烷)、氧源(如氧气)以及惰性气体(如氩气)，工艺气体的流量通过质量流量计进行控制，射频可以包括顶源射频、侧源射频以及偏压射频。在本发明的其他实施例中，也可采用原子层沉积工艺形成所述垫氧化层，以提升所述垫氧化层122的均匀性，从而提升沟槽的填充质量。
所述隔离氧化层123的材质可以为二氧化硅。所述隔离氧化层123可以将部分的或全部的所述垫氧化层122掩埋在内。填充所述隔离氧化层123的方法包括：高深宽比工艺(HARP)或高密度等离子体化学气相沉积(HDPCVD)工艺。若采用高深宽比工艺(HARP)形成所述隔离氧化层123，可以利用正硅酸乙酯和臭氧作为前驱物进行反应，通过调节正硅酸乙酯与臭氧的比率和正硅酸乙酯的缓慢增加率，以得到很好的填充能力。而且由于高深宽比工艺是通过热过程进行化学气相沉积，所以不会因等离子体轰击产生的对所述衬底100上的各层结构的损坏。若采用高密度等离子体化学气相沉积(HDP)形成所述隔离氧化层123，可以在同一个反应腔中同步进行沉淀(硅烷和氧气反应)和刻蚀工艺(氩气和氧气的溅射)，以实现在较低的温度下对所述第一沟槽110a和所述第二沟槽110b的有效填充。
如图6所示，在形成所述第一隔离结构120和所述第二隔离结构121之后，去除所述掩膜层110，以暴露出所述衬底100。可采用磷酸和/或氢氟酸等溶液将所述掩膜层去除，磷酸对氮化硅层具有较好的清洗效果，可以避免所述掩膜层110中的氮化硅层残留。此外，在去除所述掩膜层的过程中，会去除部分厚度的所述隔离层。
在去除所述掩膜层110之后，可以采用化学机械研磨工艺研磨所述第一隔离结构120和所述第二隔离结构121，以使得所述第一隔离结构120和所述第二隔离结构121的表面平坦化，从而为后续形成的栅极结构提供较好的接触面，使得后续形成的栅极结构与所述第一隔离结构120之间具有较好的接触性能。
接着，执行步骤S3，参考图7，在每个所述像素单元区I的所述衬底100上形成栅极结构130，所述栅极结构130至少覆盖部分所述第一隔离结构120。所述栅极结构130包括栅极层(未图示)和覆盖所述栅极层的侧壁的侧墙层(未图示)。其中，所述栅极层覆盖部分所述第一隔离结构120，并延伸覆盖所述第一隔离结构120远离所述隔离区II的一侧的部分所述像素单元区I的衬底100。由于所述栅极结构130覆盖部分所述第一隔离结构120，由此可加快导电沟道(位于栅极结构下方)的导通，图像传感器在感光积分时，可提高光生电子传输速率，由此提高像素单元区的电荷转移速率，即，当所述栅极结构130施加电压以后，所述第一隔离结构120可作为后续形成的晶体管的导电沟道进行部分反型，使得导电沟道可以较快导通，从而降低了像素单元区I中的电子转移的热扩散的影响。
本实施例中，所述栅极结构130中的栅极层的材质可以为多晶硅、掺杂多晶硅或者金属。所述侧墙层的材质可以为氧化硅和/或氮化硅。
接着，执行步骤S4，参考图8～图10，在每个所述像素单元区I的所述衬底100中形成掺杂区150，所述掺杂区150位于所述第一隔离结构120的底部并对准所述第一隔离结构120。所述掺杂区150可以为光电掺杂区，所述掺杂区150包括第一掺杂区151和第二掺杂区152，所述第一掺杂区151位于所述第一隔离结构120的底部并对准所述第一隔离结构120。所述第二掺杂区152位于所述第一掺杂区151中。
所述第二掺杂区152的导电类型与所述第一掺杂区151的导电类型相反，例如，所述第一掺杂区151的导电类型可以为N型，所述第二掺杂区152的导电类型可以为P型，以构成光电二极管，所述光电二极管用于将入射光中的光子转化为电子。由于所述第一隔离结构120的存在，可避免后续工艺中对掺杂区的损伤，并可将后续积累在衬底表面的电荷与所述掺杂区150隔离，例如，可降低后续形成于所述衬底100表面的氮化硅层中所积累的正电荷对于第二掺杂区中带有负电荷的P型离子的耗尽，由此可避免所述掺杂区150中的载流子因扩散而被耗尽，从而抑制图像传感器中的暗电流。
所述掺杂区150的形成方法包括：首先，如图9所示，在所述衬底100上形成保护层140，所述保护层140覆盖所述衬底100表面(即衬底的正面)。所述保护层140的材质可以为氧化硅，其可以通过化学气相沉积工艺形成，以在后续的离子注入工艺中保护所述衬底100，避免所述衬底100被污染。
然后，在所述保护层140上形成图形化的光刻胶层(未图示)，所述图形化的光刻胶层暴露出所述第一隔离结构120。接着，如图9所示，以所述图形化的光刻胶层为掩膜，对所述第一隔离结构120底部的所述衬底100执行第一离子注入工艺，以在所述衬底100中形成所述第一掺杂区151。所述第一离子注入工艺采用的掺杂离子为砷离子，能量为120KeV～170KeV，剂量为4E12/cm2～6E12/cm2。
接着，对所述第一掺杂区151执行第二离子注入工艺，以在所述第一掺杂区151中形成所述第二掺杂区152。所述第二离子注入工艺采用的掺杂离子为硼离子，能量为10KeV～20KeV，剂量为1E13/cm2～4E13/cm2。在形成所述掺杂区150之后，可采用灰化工艺或者剥离的方法，去除所述图形化的光刻胶层。
继续参考图10，根据上述图像传感器的制造方法得到一种图像传感器，包括：衬底100，具有多个像素单元区I以及位于相邻的两个所述像素单元区I之间的隔离区II；位于每个所述像素单元区I的所述衬底100中的第一隔离结构120，所述第一隔离结构120贯穿所述像素单元区I的部分厚度的所述衬底100；位于每个所述像素单元区I的所述衬底100上的栅极结构130，所述栅极结构130至少覆盖部分所述第一隔离结构120；位于每个所述像素单元区I的所述衬底100中的掺杂区，所述掺杂区位于所述第一隔离结构120的底部并对准所述第一隔离结构120。
此外，所述图像传感器还包括位于所述隔离区II的所述衬底100中的第二隔离结构121，所述第二隔离结构121贯穿所述隔离区II的部分厚度的所述衬底100。所述第一隔离结构120与所述第二隔离结构121相间隔。
【实施例二】
本实施例二中结合图像传感器的制造方法和该方法形成的图像传感器，对实施例二的图像传感器及其制造方法进行说明。继续参考图1，本实施例的图像传感器的制造方法包括：
步骤S1：提供一衬底，所述衬底具有多个像素单元区以及位于相邻的两个所述像素单元区I之间的隔离区；
步骤S2：在每个所述像素单元区的所述衬底中形成第一隔离结构，所述第一隔离结构贯穿所述像素单元区的部分厚度的所述衬底；
步骤S3：在每个所述像素单元区的所述衬底上形成栅极结构，所述栅极结构至少覆盖部分所述第一隔离结构；
步骤S4：在每个所述像素单元区的所述衬底中形成掺杂区，所述掺杂区位于所述第一隔离结构的底部并对准所述第一隔离结构。
图11至图17是本发明实施例二的图像传感器的制造方法中形成的结构剖面示意图。下文将结合图11至图17对本实施例二所提供的的图像传感器的制造方法进行更加详细的说明。
本实施例和实施例一相同的部分不再赘述，具体的步骤和实施例一不同在于：如图11～图13所示，在所述步骤S2中，在每个所述像素单元区I的所述衬底100中形成第一隔离结构120时，还在所述隔离区II的所述衬底100中形成第二隔离结构121，所述第二隔离结构121贯穿所述隔离区II的部分厚度的所述衬底100，所述第一隔离结构120与所述第二隔离结构121相接触。
所述第一隔离结构120和所述第二隔离结构121的具体形成方法包括：首先，在所述衬底100上形成掩膜层110，所述掩膜层110覆盖所述衬底100。然后，如图11所示，利用等离子体干法刻蚀，依次刻蚀所述像素单元区I的所述掩膜层110及所述像素单元区I的所述衬底100，以形成第一沟槽110a，所述第一沟槽110a贯穿所述像素单元区I的所述掩膜层110并延伸至所述像素单元区I的所述衬底100中。
接着，依次刻蚀所述隔离区II的所述掩膜层及所述隔离区II的所述衬底100，以形成第二沟槽110b，所述第二沟槽110b贯穿所述隔离区II的所述掩膜层并延伸至所述隔离区II的所述衬底100中，所述第二沟槽110b与所述第一沟槽110a连通。相比实施例一中的第二沟槽110b和第一沟槽110a相间隔，本实施例二中的所述第二沟槽110b与所述第一沟槽110a连通，可以较容易控制第二沟槽110b和第一沟槽110a的形成工艺，从而简化所述第一沟槽110a和所述第二沟槽110b的形成工艺。
接着，如图12所示，形成隔离层，所述隔离层填充所述第一沟槽110a以形成第一隔离结构120，并且所述隔离层还填充所述第二沟槽110b以形成第二隔离结构121。如图13所示，在形成所述第一隔离结构120和所述第二隔离结构121之后，去除所述掩膜层110。
接着，执行步骤S3，如图14所示，在每个所述像素单元区I的所述衬底100上形成栅极结构130，所述栅极结构130至少覆盖部分所述第一隔离结构120。由于，所述栅极结构130至少覆盖部分所述第一隔离结构120，可加快导电沟道(位于栅极结构下方)的导通，图像传感器在感光积分时，可提高光生电子传输速率，由此提高像素单元区的电荷转移速率，从而降低了像素单元区中的电子转移的热扩散的影响。
在形成所述栅极结构130之后，执行步骤S4，如图15～图17所示，在每个所述像素单元区I的所述衬底100中形成掺杂区150，所述掺杂区150位于所述第一隔离结构120的底部并对准所述第一隔离结构120。由于所述第一隔离结构120的存在，可降低衬底100表面(即衬底的正面)在后续的工艺中所积累的电荷，避免掺杂区150中的离子被耗尽，从而抑制图像传感器中的暗电流。
继续参考图17，根据上述图像传感器的制造方法得到一种图像传感器，包括：衬底100，具有多个像素单元区I以及位于相邻的两个所述像素单元区I之间的隔离区II；位于每个所述像素单元区I的所述衬底100中的第一隔离结构120，所述第一隔离结构120贯穿所述像素单元区I的部分厚度的所述衬底100；位于每个所述像素单元区I的所述衬底100上的栅极结构130，所述栅极结构130至少覆盖部分所述第一隔离结构120；位于每个所述像素单元区I的所述衬底100中的掺杂区150，所述掺杂区150位于所述第一隔离结构120的底部并对准所述第一隔离结构120。
此外，所述图像传感器还包括位于所述隔离区II的所述衬底100中的第二隔离结构121，所述第二隔离结构121贯穿所述隔离区II的部分厚度的所述衬底100。所述第二隔离结构121与所述第一隔离结构120相接触，即所述第一隔离结构120与所述第二隔离结构121之间没有任何的间隙，两者连接在一起，如此，在形成第一隔离结构120和第二隔离结构121时，较容易控制第一隔离结构120和第二隔离结构121的形成工艺，从而可简化所述第一隔离结构120和第二隔离结构121的形成工艺。
由于，所述栅极结构130覆盖部分所述第一隔离结构120，可加快导电沟道(位于栅极结构下方)的导通，图像传感器在感光积分时，可提高光生电子传输速率，由此提高像素单元区的电荷转移速率，从而降低了像素单元区中的电子转移的热扩散的影响。
本实施例一和实施例二中，所述图像传感器例如为CMOS图像传感器，所述图像传感器可以为光线从所述衬底的正面入射的前照式图像传感器，也可以为光线从所述衬底的背面入射的背照式图像传感器。
综上可见，在本发明实施例提供的图像传感器及其制造方法中，通过在每个像素单元区的衬底中形成第一掺杂区之前，先在每个所述像素单元区的衬底中形成第一隔离结构，可降低衬底表面在后续的工艺中所积累的电荷，避免后续形成的掺杂区中的离子被耗尽，从而抑制图像传感器中的暗电流。进一步的，栅极结构至少覆盖部分所述第一隔离结构，可加快导电沟道(位于栅极结构下方)的导通，图像传感器在感光积分时，可提高光生电子传输速率，由此提高像素单元区的电荷转移速率，从而降低了像素单元区中的电子转移的热扩散的影响。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (13)
1.一种图像传感器的制造方法，其特征在于，包括：
提供一衬底，所述衬底具有多个像素单元区以及位于相邻的两个所述像素单元区之间的隔离区；
在每个所述像素单元区的所述衬底中形成第一隔离结构，所述第一隔离结构贯穿所述像素单元区的部分厚度的所述衬底；
在每个所述像素单元区的所述衬底上形成栅极结构，所述栅极结构至少覆盖部分所述第一隔离结构；
在每个所述像素单元区的所述衬底中形成掺杂区，所述掺杂区位于所述第一隔离结构的底部并对准所述第一隔离结构。
2.如权利要求1所述的图像传感器的制造方法，其特征在于，在所述像素单元区的所述衬底中形成所述第一隔离结构时，还在所述隔离区的所述衬底中形成第二隔离结构，所述第二隔离结构贯穿所述隔离区的部分厚度的所述衬底。
3.如权利要求2所述的图像传感器的制造方法，其特征在于，所述第一隔离结构和所述第二隔离结构的形成方法包括：
在所述衬底上形成掩膜层，所述掩膜层覆盖所述衬底；
依次刻蚀所述像素单元区的所述掩膜层及所述像素单元区的所述衬底，以形成第一沟槽，所述第一沟槽贯穿所述像素单元区的所述掩膜层并延伸至所述像素单元区的所述衬底中；
依次刻蚀所述隔离区的所述掩膜层及所述隔离区的所述衬底，以形成第二沟槽，所述第二沟槽贯穿所述隔离区的所述掩膜层并延伸至所述隔离区的所述衬底中，且所述第二沟槽的深度大于所述第一沟槽的深度；
形成隔离层，所述隔离层填充所述第一沟槽以形成第一隔离结构，并且所述隔离层还填充所述第二沟槽以形成第二隔离结构；
去除所述掩膜层，暴露出所述衬底。
4.如权利要求1～3中任一项所述的图像传感器的制造方法，其特征在于，所述第一隔离结构与所述第二隔离结构相间隔。
5.如权利要求1～3中任一项所述的图像传感器的制造方法，其特征在于，所述第一隔离结构与所述第二隔离结构相接触。
6.如权利要求3所述的图像传感器的制造方法，其特征在于，所述隔离层的材质包括氧化硅。
7.如权利要求1所述的图像传感器的制造方法，其特征在于，所述掺杂区包括第一掺杂区和第二掺杂区，所述第二掺杂区的导电类型与所述第一掺杂区的导电类型不同，所述第一掺杂区位于所述第一隔离结构的底部并对准所述第一隔离结构，所述第二掺杂区位于所述第一掺杂区中。
8.如权利要求1所述的图像传感器的制造方法，其特征在于，所述掺杂区的形成方法包括：
在所述衬底上形成保护层，所述保护层覆盖所述衬底表面；
在所述保护层上形成图形化的光刻胶层，所述图形化的光刻胶层暴露出所述第一隔离结构；
以所述图形化的光刻胶层为掩膜，对所述第一隔离结构底部的所述衬底执行第一离子注入工艺，以在所述衬底中形成所述第一掺杂区；
对所述第一掺杂区执行第二离子注入工艺，以在所述第一掺杂区中形成所述第二掺杂区；以及，
去除所述图形化的光刻胶层。
9.如权利要求8所述的图像传感器的制造方法，其特征在于，所述第一离子注入工艺采用的掺杂离子为砷离子，能量为120KeV～170KeV，剂量为4E12/cm2～6E12/cm2；所述第二离子注入工艺采用的掺杂离子为硼离子，能量为10KeV～20KeV，剂量为1E13/cm2～4E13/cm2。
10.一种图像传感器，其特征在于，包括：
衬底，具有多个像素单元区以及位于相邻的两个所述像素单元区之间的隔离区；
位于每个所述像素单元区的所述衬底中的第一隔离结构，所述第一隔离结构贯穿所述像素单元区的部分厚度的所述衬底；
位于每个所述像素单元区的所述衬底上的栅极结构，所述栅极结构至少覆盖部分所述第一隔离结构；
位于每个所述像素单元区的所述衬底中的掺杂区，所述掺杂区位于所述第一隔离结构的底部并对准所述第一隔离结构。
11.如权利要求10所述的图像传感器，其特征在于，所述图像传感器还包括位于所述隔离区的所述衬底中形成第二隔离结构，所述第二隔离结构贯穿所述隔离区的部分厚度的所述衬底。
12.如权利要求11所述的图像传感器，其特征在于，所述第一隔离结构与所述第二隔离结构相间隔。
13.如权利要求11所述的图像传感器，其特征在于，所述第一隔离结构与所述第二隔离结构相接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110607036.6A CN113363274B (zh) | 2021-05-28 | 2021-05-28 | 图像传感器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110607036.6A CN113363274B (zh) | 2021-05-28 | 2021-05-28 | 图像传感器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113363274A true CN113363274A (zh) | 2021-09-07 |
| CN113363274B CN113363274B (zh) | 2024-01-23 |
Family
ID=77530818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110607036.6A Active CN113363274B (zh) | 2021-05-28 | 2021-05-28 | 图像传感器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113363274B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050023553A1 (en) * | 2003-07-30 | 2005-02-03 | Rhodes Howard E. | Angled pinned photodiode for high quantum efficiency and method of formation |
| US20070066030A1 (en) * | 2005-09-20 | 2007-03-22 | Dongbuanam Semiconductor Inc. | Method of manufacturing an isolation layer of a flash memory |
| JP2012084748A (ja) * | 2010-10-13 | 2012-04-26 | Sharp Corp | 固体撮像素子および電子情報機器 |
| US20150243693A1 (en) * | 2014-02-21 | 2015-08-27 | Samsung Electronics Co., Ltd. | CMOS Image Sensors Including Vertical Transistor and Methods of Fabricating the Same |
| KR20160017623A (ko) * | 2014-08-06 | 2016-02-16 | 삼성전자주식회사 | 픽셀, 이를 포함하는 이미지 센서, 및 상기 이미지 센서를 포함하는 휴대용 전자 장치 |
-
2021
- 2021-05-28 CN CN202110607036.6A patent/CN113363274B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050023553A1 (en) * | 2003-07-30 | 2005-02-03 | Rhodes Howard E. | Angled pinned photodiode for high quantum efficiency and method of formation |
| US20070066030A1 (en) * | 2005-09-20 | 2007-03-22 | Dongbuanam Semiconductor Inc. | Method of manufacturing an isolation layer of a flash memory |
| JP2012084748A (ja) * | 2010-10-13 | 2012-04-26 | Sharp Corp | 固体撮像素子および電子情報機器 |
| US20150243693A1 (en) * | 2014-02-21 | 2015-08-27 | Samsung Electronics Co., Ltd. | CMOS Image Sensors Including Vertical Transistor and Methods of Fabricating the Same |
| KR20160017623A (ko) * | 2014-08-06 | 2016-02-16 | 삼성전자주식회사 | 픽셀, 이를 포함하는 이미지 센서, 및 상기 이미지 센서를 포함하는 휴대용 전자 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113363274B (zh) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3193370B1 (en) | Method of manufacturing a cmos image sensor | |
| KR100748342B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100761829B1 (ko) | 반도체 소자, 시모스 이미지 센서, 반도체 소자의 제조방법및 시모스 이미지 센서의 제조방법 | |
| US6569700B2 (en) | Method of reducing leakage current of a photodiode | |
| US8283710B2 (en) | Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors | |
| JP5318955B2 (ja) | 空隙を有する浅型トレンチ分離構造と、これを使用するｃｍｏｓ画像センサと、ｃｍｏｓ画像センサの製造方法 | |
| US8440495B2 (en) | Method for reducing crosstalk in image sensors using implant technology | |
| US7102184B2 (en) | Image device and photodiode structure | |
| US7608192B2 (en) | Image sensor and method for fabricating the same | |
| KR100670606B1 (ko) | 크로스 토크를 감소시키는 이미지 센서의 소자 분리 구조체및 그 제조방법 | |
| US20110081766A1 (en) | Method for doping a selected portion of a device | |
| US11705475B2 (en) | Method of forming shallow trench isolation (STI) structure for suppressing dark current | |
| TWI613816B (zh) | 半導體裝置及其製造方法 | |
| CN107425018B (zh) | 一种半导体器件的制造方法 | |
| CN113224089A (zh) | 用于cmos图像传感器的浅沟槽隔离（sti）结构 | |
| CN113363274B (zh) | 图像传感器及其制造方法 | |
| US20150206789A1 (en) | Method of modifying polysilicon layer through nitrogen incorporation for isolation structure | |
| CN115732521A (zh) | 具有竖直转移栅极的图像传感器 | |
| KR100654056B1 (ko) | 이미지 센서 및 그 제조방법 | |
| CN116207120B (zh) | 一种图像传感器及其制作方法 | |
| US11862509B2 (en) | Shallow trench isolation (STI) structure for CMOS image sensor | |
| KR20100050331A (ko) | 이미지 센서 및 그 제조 방법 | |
| CN110610954A (zh) | 图像传感器及其形成方法 | |
| CN117855228A (zh) | 一种图像传感器及其制作方法 | |
| KR20070034884A (ko) | 씨모스 이미지 센서 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |