JP2005197605A - 固体撮像装置の製造方法 - Google Patents
固体撮像装置の製造方法 Download PDFInfo
- Publication number
- JP2005197605A JP2005197605A JP2004004538A JP2004004538A JP2005197605A JP 2005197605 A JP2005197605 A JP 2005197605A JP 2004004538 A JP2004004538 A JP 2004004538A JP 2004004538 A JP2004004538 A JP 2004004538A JP 2005197605 A JP2005197605 A JP 2005197605A
- Authority
- JP
- Japan
- Prior art keywords
- imaging device
- state imaging
- region
- solid
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000003384 imaging method Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 238000000137 annealing Methods 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 7
- 230000007547 defect Effects 0.000 abstract description 16
- 229910021332 silicide Inorganic materials 0.000 description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 239000010410 layer Substances 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 11
- 238000003860 storage Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000004913 activation Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- -1 it may be Co Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 微細な構造のMOS型固体撮像装置における画像欠陥の発生を十分に抑制することが可能な製造方法を提供する。
【解決手段】 半導体基板20上に、入射光を光電変換し蓄積する複数のフォトダイオード25とフォトダイオードの信号電荷を読み出す読み出し手段23a,24aとを含む画素セルを２次元状に配列した感光領域を形成するとともに、感光領域の複数の画素セルを行方向に駆動する垂直駆動回路および列方向に駆動する水平駆動回路と、出力信号を増幅する増幅回路とを、MOSトランジスタ24b,24c,23cにより形成する。フォトダイオードおよび複数のMOSトランジスタの各素子間の素子分離領域21をSTIにより形成する工程と、MOSトランジスタのゲート酸化膜22を10nm以下の厚さで形成する工程とを備え、MOSトランジスタのゲート形成工程以後の熱処理工程を、９００℃を超えない温度範囲で施す。
【選択図】 図１Ｆ
【解決手段】 半導体基板20上に、入射光を光電変換し蓄積する複数のフォトダイオード25とフォトダイオードの信号電荷を読み出す読み出し手段23a,24aとを含む画素セルを２次元状に配列した感光領域を形成するとともに、感光領域の複数の画素セルを行方向に駆動する垂直駆動回路および列方向に駆動する水平駆動回路と、出力信号を増幅する増幅回路とを、MOSトランジスタ24b,24c,23cにより形成する。フォトダイオードおよび複数のMOSトランジスタの各素子間の素子分離領域21をSTIにより形成する工程と、MOSトランジスタのゲート酸化膜22を10nm以下の厚さで形成する工程とを備え、MOSトランジスタのゲート形成工程以後の熱処理工程を、９００℃を超えない温度範囲で施す。
【選択図】 図１Ｆ
Description
本発明は、増幅型MOSセンサを用いた固体撮像装置の製造方法に関する。
増幅型MOSセンサを用いた固体撮像装置は、各画素毎にフォトダイオードで検出した信号をトランジスタで増幅するものであり、高感度である。また、この固体撮像装置は、CMOSロジックプロセスにフォトダイオードを形成するプロセスを追加することにより製造することができ、開発期間の短縮、低コスト、低消費電力であるという特徴を持つ。
従来例のMOS型固体撮像装置の回路構成を図３に示す。この固体撮像装置では、フォトダイオード1、その信号を転送する転送トランジスタ2、信号電荷をリセットするリセットトランジスタ3、転送された信号電荷を増幅する増幅トランジスタ4、および信号を読み出すラインを選択する垂直選択トランジスタ5を含む各単位セルある画素6が、複数個２次元状に配列されて画素領域7を構成している。8は画素部電源への接続部を示す。この画素領域7の周辺回路領域に、垂直選択手段9、負荷トランジスタ群10、スイッチトランジスタを含む行信号蓄積手段11、および列選択信号を供給する水平選択手段12が配置されている。
垂直選択手段9から水平方向に配線されている垂直選択トランジスタ制御線13は、各画素6における垂直選択トランジスタ5のゲートに結線され、信号を読み出す行を決定する。リセットトランジスタ制御線14は、リセットトランジスタ3のゲートに結線されている。転送トランジスタ制御線15は、転送トランジスタ2のゲートに接続されている。垂直選択トランジスタ5のソースは、垂直信号線16に結線されている。垂直信号線16の一端は負荷トランジスタ群13に接続され、他端は、１行分の信号を取り込むスイッチトランジスタを含む行信号蓄積手段11に結合されている。行信号蓄積手段11に蓄積された信号は、水平選択手段12から供給される選択パルスにより順次出力される。
垂直選択トランジスタ制御線13をハイレベルにする行選択パルスが印加されると、この行の垂直選択トランジスタ5のみオンし、この行の増幅トランジスタ4と負荷トランジスタ群10でソースフォロア回路が構成される。垂直選択トランジスタ制御線13がハイレベルの期間に、リセットトランジスタ制御線14をハイレベルにすることで、増幅トランジスタ4のゲート領域が結線されている浮遊拡散層の電位がリセットされる。さらに垂直選択トランジスタ制御線13がハイレベルの期間に転送トランジスタ制御線15をハイレベルにすることで、フォトダイオード1に蓄積された信号電荷が浮遊拡散層に転送される。この時、浮遊拡散層に接続されている増幅トランジスタ4のゲート電圧は浮遊拡散層の電位となり、この電圧とほぼ同等の電圧が垂直信号線16に現れ、スイッチトランジスタをふくむ行信号蓄積手段11に信号が転送される。次に、水平選択手段12から順次発生される列選択信号により、行信号蓄積手段11の信号が１行分の出力信号として出力される。
以上のようなMOS型撮像装置を構成する一例として、特許文献１には、微細なCMOSイメージセンサの製造方法が開示されている。図４は、特許文献１に開示されているMOS型固体撮像装置の断面図を示す。Ａ領域は画素領域を示し、Ｂ領域は周辺回路領域を示している。
P型のシリコン基板20上に、ゲート絶縁膜（シリコン酸化膜）22を介して、ゲート電極23a、23b、23cが形成されている。ここで、Ａ領域におけるゲート電極23aは、読み出しゲート電極であり、ゲート電極23bはリセットまたはアドレスゲート電極である。21はSTI（Shallow Trench Isolation）構造の素子分離部（以下、STIと称す）を示す。STI構造は、0.25μｍテクノロジー以下の微細パターンの場合に用いられる。
Ａ領域において、シリコン基板20の表面には、N型ドレイン領域24a、フォトダイオードのN型信号蓄積領域25が形成されている。Ｂ領域においては、シリコン基板20内にNウェル26、Pウェル27が形成されており、このNウェル26、Pウェル27内にP型LDD（Lightly Doped Drain）領域24b、N型LDD領域24cがそれぞれ形成されている。
このようなMOS型固体撮像装置において、フォトダイオードの信号蓄積領域25に蓄積された信号電荷は、読み出しゲート電極23aに正電圧を加えることによりN型のドレイン領域24aに読み出される。その結果、ドレイン領域24aの電位が変調される。ドレイン領域24aは増幅トランジスタのゲート電極23bと電気的に接続されており、増幅された電気信号が信号線に出力される。ここで、ドレイン領域24aを電気的にリセットするためのリセットトランジスタとリセットゲート線23b、増幅トランジスタ、増幅トランジスタをアドレスするためのアドレストランジスタとアドレスゲート線23bが用いられる。
特開2001−345439号公報
上記従来の固体撮像装置には、次のような問題があった。
（１）MOS型固体撮像装置は、CMOSロジックプロセスにフォトダイオード形成プロセスを追加した製造方法を用いているため、固体撮像装置の特性の一つである、画像欠陥（特に白キズに代表される）の抑制が積極的に実施されていない。
（２）MOS型固体撮像装置の製造工程は、CMOSロジックプロセスが基本となっているため、N型およびP型トランジスタの基本性能が良好となるようにチューニングされている。したがって、熱処理等の製造方法の変更は、トランジスタ性能を劣化させる可能性がある。
微細なCMOSロジックプロセスは素子分離がSTIにより行われ、ゲートはP-MOSおよびN-MOSのデュアルゲートであり、熱処理にはRTA（Rapid Thermal Anneal）を採用している。しかしながらこのような構成では、急激な温度変化に起因するストレスが残留し易く、微細な固体撮像装置を製造する場合、画像欠陥を抑制することが困難である。
本発明は、微細な構造のMOS型固体撮像装置における画像欠陥の発生を十分に抑制することが可能な製造方法を提供することを目的とする。
本発明の固体撮像装置の製造方法は、半導体基板上に、入射光を光電変換し蓄積する複数のフォトダイオードと前記フォトダイオードの信号電荷を読み出す読み出し手段とを含む画素セルを２次元状に配列した感光領域を形成するとともに、前記感光領域の複数の画素セルを行方向に駆動する垂直駆動回路および列方向に駆動する水平駆動回路と、出力信号を増幅する増幅回路とを、MOSトランジスタにより形成する製造方法である。そして、前記フォトダイオードおよび複数のMOSトランジスタの各素子間の素子分離領域をSTI(Shallow Trench Isolation)により形成する工程と、前記MOSトランジスタのゲート酸化膜を10nm以下の厚さで形成する工程とを備え、前記MOSトランジスタのゲート形成工程以後の熱処理工程を、９００℃を超えない温度範囲で施すことを特徴とする。
上記構成の製造方法によれば、フォトダイオードにかかる様々な応力の緩和および結晶欠陥の発生を抑制できる。それにより、微細な構造のMOS型固体撮像装置における、画像欠陥の発生を十分に抑制し、素子の性能を向上させることが可能である。
本発明の固体撮像装置の製造方法において、前記熱処理工程を、少なくともフォトダイオード形成注入、ソースドレイン注入、および基板コンタクト注入後に１回備えることができる。前記熱処理工程はファーネスを用いて行うことができる。好ましくは、前記ファーネスを用いる熱処理工程を、850℃以上900℃以下かつ、60分以内で施す。
また、前記MOSトランジスタのゲート形成工程以後の熱処理工程は、９００℃を超えない温度で15分以上のアニール工程を含むことができる。その場合に好ましくは、前記複数のMOSトランジスタをN型トランジスタのみで構成する。
以下、本発明による実施の形態について、図面を用いて具体的に説明する。なお、以下に参照する図面において、Ａ領域は固体撮像装置の画素領域を示し、Ｂ領域は周辺回路領域を示す。
（実施の形態１）
実施の形態１における製造方法は、0.25μｍ以下の微細CMOSロジックテクノロジーを用い、素子分離にSTIを用い、ゲート酸化膜は10nm以下で作製する場合に好適である。本実施の形態は、活性化アニールにRTAを用いない点に特徴がある。本実施の形態における固体撮像装置の製造方法について、図１Ａ〜１Ｆの工程を示す断面図を参照して説明する。
実施の形態１における製造方法は、0.25μｍ以下の微細CMOSロジックテクノロジーを用い、素子分離にSTIを用い、ゲート酸化膜は10nm以下で作製する場合に好適である。本実施の形態は、活性化アニールにRTAを用いない点に特徴がある。本実施の形態における固体撮像装置の製造方法について、図１Ａ〜１Ｆの工程を示す断面図を参照して説明する。
まず図１Ａに示すように、公知の技術を用いて、P型のシリコン基板20内に、STI構造の素子分離領域21が形成される。次に、シリコン基板20にＡ領域のフォトダイオードの信号蓄積領域25が形成される。次に、Ｂ領域のP-MOSトランジスタ形成領域にNウェル26が形成され、N-MOSトランジスタ形成領域にPウェル27が形成される。次に、シリコン基板20上に、ゲート絶縁膜22としてシリコン酸化膜が形成される。次に、ポリサイド（Wsi／DPS）からなる読み出しゲート電極23a、リセット又はアドレスゲート電極23b、およびMOS電界効果トランジスタのゲート電極23cが形成される。
次に、光リソグラフィーとイオン注入法を用いて、Ａ領域における読み出しゲート電極23aの隣接部にN型ドレイン領域24aが、Ｂ領域におけるN-MOSトランジスタのソース・ドレイン領域にN型LDD（Lightly Doped Drain）領域24cが形成される。次にP-MOSトランジスタのソース・ドレイン領域にP型LDD領域24bが形成される。
次に、図１Ｂに示すように、常圧CVD（Chemical Vapor Deposition）法等を用いて、全面に例えば30nmの膜厚を有するシリコン窒化膜28が形成される。更に、シリコン窒化膜28上に、減圧CVD法等を用いて85nmの膜厚を有するシリコン酸化膜29が形成される。その後、光リソグラフィ法によりフォトダイオードの領域の上方のシリコン酸化膜29上に光レジスト膜30が選択的に形成される。
次に、光レジスト膜30をマスクとして、RIE（Reactive Ion Etching）技術を用いて、シリコン窒化膜28とシリコン酸化膜29がドライエッチングされる。その結果、図１Ｃに示すように、ゲート電極23a、23b、23cの側面にゲート側壁絶縁膜（サイドウオール絶縁膜）32が形成されるとともに、フォトダイオードの信号蓄積領域25上にシリサイドブロック層31が形成される。その後、光レジスト膜30が除去される。ここで、ポリサイドがドライエッチングによって表面が剥き出しになると、W(タングステン)の汚染源になるだけでなく、表面異常酸化が起こるため、剥き出しにならないように注意する必要がある。
次に、図１Ｄに示すように、光リソグラフィー法とイオン注入法を用いて、信号蓄積領域25の表面にP+型の表面シールド領域33が形成される。その結果、P+NP型の埋め込みフォトダイオードが形成される。ここで、表面シールド領域33は、フォトダイオードの表面にあるSi／SiO2界面をシールドすることにより、信号蓄積領域25による空乏層がSi／SiO2界面にまで広がることを防ぐ役割を果たす。従って、表面シールド領域33により、Si／SiO2界面準位によるリーク電流の発生を抑えることができる。一方、Ｂ領域においては、素子領域にソース・ドレイン領域34a、34bが形成される。ここで、N-MOS領域のソース・ドレイン領域34aの形成にはN+型のイオン注入が行われ、P-MOS領域のソース・ドレイン領域34bの形成にはP+型のイオン注入が行われる。
次に、ソース・ドレイン領域34a、34bに注入されたイオンの活性化アニールを行う。ここで通常のCMOSロジックプロセスではRTAを用いるが、RTAは短時間で急激な温度上昇を行うため、本実施の形態では、以下の理由から用いない。主な理由は、結晶欠陥を誘起しやすいこと、STIおよびゲートに因るフォトダイオードへの応力緩和ができないこと、および、P+型の表面シールド領域33は非常に高濃度の注入層であるので欠陥も多量に発生し、不十分なアニールでは上記欠陥が大きく成長し二次欠陥が発生すること、という三点である。したがって、本実施の形態ではRTAに代えて、例えばファーネスアニールを用いて活性化アニールを行う。ファーネスアニールによれば、温度を例えば850℃、時間を例えば45分に設定することで、十分な熱処理を施すことが可能である。また、P+型の表面シールド領域33に対する活性化アニールは、RTAを用いるときはシールド領域33の形成後に行うが、ファーネスアニールによれば、一括に処理することが可能となる。
次に、後述する金属シリサイド化の前工程として、プリアモルファス化イオン注入が行われる。このプリアモルファス化のイオン注入は、例えば加速電圧20KeV、ドーズ量3.0E14/cm2の条件で、Asイオンを用いて行われる。その後、スパッタリング法等により、シリサイド金属膜として、全面に例えば40nmの膜厚を有するTi膜が形成される（図示せず）。尚、シリサイド金属はTiに限定されず、例えばCo、Ni、W等の高融点金属を用いてもよい。
次に、窒素雰囲気中において、温度が例えば675℃、時間が例えば30秒の条件で、RTP（Rapid Thermal Processing）が行われる。これにより、図１Ｅに示すように、シリコン基板20の素子領域とシリサイド金属膜が直に接する領域で、シリコン基板20中のシリコンとシリサイド金属膜中のTiが反応し、金属がシリサイド化されてTiシリサイド（TiSi）膜35が形成される。その後、H2SO4やHCl＋H2O2溶液を用いて、未反応のシリサイド金属膜が剥離除去され、更に、温度が例えば850℃、時間が例えば10秒の条件でRTP熱処理が行われる。以上のようにして、シリサイドブロック層31でカバーされていない領域に、Tiシリサイド（TiSi）膜35を形成することができる。
次に、図１Ｆに示すように、全面に層間絶縁膜36が形成された後、この層間絶縁膜36がCMP（Chemical Mechanical Polish）技術により平坦化される。その上に、Ａ領域内の信号線や接続配線、Ｂ領域内の接続配線の役目を果たすAl配線37が選択的に形成される。これ以降の多層配線を形成する工程については、説明を省略する。
この製造方法によれば、フォトダイオードにかかる様々な応力の緩和および結晶欠陥の発生を抑制できる。それにより、0.25μｍ以下の微細CMOSロジックテクノロジーを用いて作製したMOS型固体撮像装置において、白キズ、暗ザラのような撮像特性不良を解消することができる。
（実施の形態２）
実施の形態２における固体撮像装置の製造方法は、すべてのトランジスタがｎチャネルトランジスタで構成されている固体撮像装置（例えば特開２００２−２７０８０８号公報参照）の製造工程に、実施の形態１の工程を適用することに特徴がある。以下、図２Ａ〜２Ｆの製造工程断面図を参照して本実施の形態について説明するが、実施の形態１と同様の工程については説明を簡略化し、異なる工程についてのみ詳細に説明する。
実施の形態２における固体撮像装置の製造方法は、すべてのトランジスタがｎチャネルトランジスタで構成されている固体撮像装置（例えば特開２００２−２７０８０８号公報参照）の製造工程に、実施の形態１の工程を適用することに特徴がある。以下、図２Ａ〜２Ｆの製造工程断面図を参照して本実施の形態について説明するが、実施の形態１と同様の工程については説明を簡略化し、異なる工程についてのみ詳細に説明する。
まず、図２Ａに示すように、公知の技術を用いて、P型のシリコン基板20内に、STI構造の素子分離領域21が選択的に形成される。次に、シリコン基板20にＡ領域のフォトダイオードの信号蓄積領域25が形成される。次に、Ｂ領域のN-MOSトランジスタ形成領域にPウェル27が形成される。次に、シリコン基板20上にゲート絶縁膜22としてシリコン酸化膜が形成される。次に、ポリサイド（Wsi／DPS）からなる読み出しゲート電極23a、リセット又はアドレスゲート電極23b、およびMOS電界効果トランジスタのゲート電極23cが形成される。
次に、光リソグラフィーとイオン注入法を用いて、Ａ領域における読み出しゲート電極23aに隣接した領域のシリコン基板20の表面にN型ドレイン領域24aが形成され、Ｂ領域におけるN-MOSトランジスタのソース・ドレイン領域にN型LDD（Lightly Doped Drain）領域24cが形成される。
次に、図２Ｂに示すように、常圧CVD（Chemical Vapor Deposition）法等を用いて、全面に例えば30nmの膜厚を有するシリコン窒化膜28が形成される。更に、シリコン窒化膜28上に減圧CVD法等を用いて85nmの膜厚を有するシリコン酸化膜29が形成される。その後、光リソグラフィ法により、フォトダイオードの領域の上方のシリコン酸化膜29上に光レジスト膜30が形成される。
次に、光レジスト膜30をマスクとして、RIE（Reactive Ion Etching）技術を用いて、シリコン窒化膜28とシリコン酸化膜29がドライエッチングされる。それにより、図２Ｃに示すように、ゲート電極23a、23b、23cの側面にゲート側壁絶縁膜（サイドウオール絶縁膜）32が形成されるとともに、フォトダイオードの信号蓄積領域25上にシリサイドブロック層31が形成される。その後、光レジスト膜30が除去される。ここで、ポリサイドがドライエッチングによって表面が剥き出しになると、W(タングステン)の汚染源になるだけでなく、表面異常酸化が起こるため、剥き出しにならないように注意する必要がある。
次に、図２Ｄに示すように、光リソグラフィー法とイオン注入法を用いて、Ａ領域におけるフォトダイオードの信号蓄積領域25の表面に、P+型の表面シールド領域33を形成する。その結果、P+NP型の埋め込みフォトダイオードが形成される。ここで、表面シールド領域33は、フォトダイオードの表面にあるSi／SiO2界面をシールドすることにより、信号蓄積領域25による空乏層がSi／SiO2界面にまで広がることを防ぐ役割を果たす。従って、表面シールド領域33により、Si／SiO2界面準位によるリーク電流の発生を抑えることができる。一方、Ｂ領域においては、N-MOS領域にソース・ドレイン領域34bを形成するために、N+型のイオン注入が行われる。
次に、ソース・ドレイン領域に注入されたイオンの活性化アニールを行う。実施の形態１と同様、活性化アニールには、RTAを用いず、例えばファーネスアニールを用いる。ファーネスアニールによれば、温度を例えば850℃、時間を例えば45分に設定することで十分な熱処理を施すことが可能である。
なお、実施の形態１のように、P-MOSおよびN-MOSトランジスタを共に形成する場合、ファーネスアニールを行うと、P-MOSトランジスタのゲートからBの染み出しが発生し、P-MOSトランジスタのしきい値電圧が大きく変動してしまう。しかしながら、N-MOSトランジスタのみで固体撮像撮像装置を構成する場合は、そのような不具合を解消することができる。尚、N-MOSトランジスタにおいても、上記ファーネスアニールを施すことで、しきい値電圧、飽和電流およびサブスレッショールド特性等のトランジスタ特性が若干変動することもあるが、しきい値調整用イオン注入やソース・ドレイン注入で合わせこみを行うことで対応可能である。
次に、後述する金属シリサイド化の前工程として、プリアモルファス化イオン注入が行われる。このプリアモルファス化のイオン注入は、例えば加速電圧20KeV、ドーズ量3.0E14/cm2の条件で、Asイオンを用いて行われる。その後、スパッタリング法等により、シリサイド金属膜として、全面に例えば40nmの膜厚を有するTi膜が形成される（図示せず）。尚、シリサイド金属はTiに限定されず、例えばCo、Ni、W等の高融点金属を用いてもよい。
次に、窒素雰囲気中において、温度が例えば675℃、時間が例えば30秒の条件で、RTPが行われる。これにより、図２Ｅに示すように、シリコン基板20の素子領域とシリサイド金属膜が直に接する領域で、シリコン基板20中のシリコンとシリサイド金属膜中のTiが反応し、金属がシリサイド化されてTiシリサイド（TiSi）膜35が形成される。その後、H2SO4やHCl＋H2O2溶液を用いて、未反応のシリサイド金属膜が剥離除去され、更に、温度が例えば850℃、時間が例えば10秒の条件で、RTP熱処理が行われる。以上のようにして、シリサイドブロック層31でカバーされていない領域に、Tiシリサイド（TiSi）膜35を形成することができる。
次に、図２Ｆに示すように、全面に層間絶縁膜36が形成された後、この層間絶縁膜36がCMP（Chemical Mechanical Polish）技術により平坦化され、その上に、Ａ領域内の信号線や接続配線、Ｂ領域内の接続配線の役目を果たすAl配線37が選択的に形成される。これ以降の多層配線を形成する工程については、説明を省略する。
以上のように、本発明の実施の形態によれば、従来課題であった、P-MOSおよびN-MOSトランジスタ両方のトランジスタ特性、特にしきい値電圧の劣化を抑えながら、フォトダイオードにかかる様々な応力の緩和および結晶欠陥の発生を抑制する最適なアニール手法を選択することができる。これにより、0.25μｍ以下の微細CMOSロジックテクノロジーを用いて作製したMOS型固体撮像装置において、白キズ、暗ザラという撮像特性不良を解決することができる。
なお、上記実施の形態では、ゲート電極にポリサイド（Wsi／DPS）を用いたが、ドープドポリシリコン（DPS）や注入ポリシリコンを用いてもよい。また、金属シリサイドをTiシリサイドとしたが、Co、Ni、Wシリサイドであってもよい。いずれの金属を用いても同様の特性を得ることができる。
本発明は、微細な構造のMOS型固体撮像装置における画像欠陥の発生を十分に抑制することが可能であるため、MOS型固体撮像装置の製造に広汎に適用可能である。
1 フォトダイオード
2 転送トランジスタ
3 リセットトランジスタ
4 増幅トランジスタ
5 垂直選択トランジスタ
6 画素
7 画素領域
8 画素部電源への接続部
9 垂直選択手段
10 負荷トランジスタ群
11 行信号蓄積手段
12 水平選択手段
13 垂直選択トランジスタ制御線
14 リセットトランジスタ制御線
15 転送トランジスタ制御線
16 垂直信号線
20 シリコン基板
21 素子分離部
22 ゲート絶縁膜
23a 読み出しゲート電極
23b リセット又はアドレスゲート電極
23c ゲート電極
24a N型ドレイン領域
24b P型LDD領域
24c N型LDD領域
25 N型信号蓄積領域
26 Nウェル
27 Pウェル
28 シリコン窒化膜
29 シリコン酸化膜
30 光レジスト膜
31 シリサイドブロック層
32 ゲート側壁絶縁膜
33 表面シールド領域
34a、34b ソース・ドレイン領域
35 Tiシリサイド膜
36 層間絶縁膜
37 Al配線
2 転送トランジスタ
3 リセットトランジスタ
4 増幅トランジスタ
5 垂直選択トランジスタ
6 画素
7 画素領域
8 画素部電源への接続部
9 垂直選択手段
10 負荷トランジスタ群
11 行信号蓄積手段
12 水平選択手段
13 垂直選択トランジスタ制御線
14 リセットトランジスタ制御線
15 転送トランジスタ制御線
16 垂直信号線
20 シリコン基板
21 素子分離部
22 ゲート絶縁膜
23a 読み出しゲート電極
23b リセット又はアドレスゲート電極
23c ゲート電極
24a N型ドレイン領域
24b P型LDD領域
24c N型LDD領域
25 N型信号蓄積領域
26 Nウェル
27 Pウェル
28 シリコン窒化膜
29 シリコン酸化膜
30 光レジスト膜
31 シリサイドブロック層
32 ゲート側壁絶縁膜
33 表面シールド領域
34a、34b ソース・ドレイン領域
35 Tiシリサイド膜
36 層間絶縁膜
37 Al配線
Claims (6)
- 半導体基板上に、入射光を光電変換し蓄積する複数のフォトダイオードと前記フォトダイオードの信号電荷を読み出す読み出し手段とを含む画素セルを２次元状に配列した感光領域を形成するとともに、前記感光領域の複数の画素セルを行方向に駆動する垂直駆動回路および列方向に駆動する水平駆動回路と、出力信号を増幅する増幅回路とを、MOSトランジスタにより形成する固体撮像素子の製造方法において、
前記フォトダイオードおよび複数のMOSトランジスタの各素子間の素子分離領域をSTI(Shallow Trench Isolation)により形成する工程と、前記MOSトランジスタのゲート酸化膜を10nm以下の厚さで形成する工程とを備え、
前記MOSトランジスタのゲート形成工程以後の熱処理工程を、９００℃を超えない温度範囲で施すことを特徴とする固体撮像素子の製造方法。 - 前記熱処理工程を、少なくともフォトダイオード形成注入、ソースドレイン注入、および基板コンタクト注入後に１回備える請求項１記載の固体撮像装置の製造方法。
- 前記熱処理工程はファーネスを用いて行う請求項１または２記載の固体撮像装置の製造方法。
- 前記ファーネスを用いる熱処理工程を、850℃以上900℃以下かつ、60分以内で施す請求項１ないし３のいずれか１項記載の固体撮像装置の製造方法。
- 前記MOSトランジスタのゲート形成工程以後の熱処理工程は、９００℃を超えない温度で15分以上のアニール工程を含む請求項１または２記載の固体撮像素子の製造方法。
- 前記複数のMOSトランジスタをN型トランジスタのみで構成する請求項５記載の固体撮像装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004004538A JP3729826B2 (ja) | 2004-01-09 | 2004-01-09 | 固体撮像装置の製造方法 |
| KR1020040115125A KR100661331B1 (ko) | 2004-01-09 | 2004-12-29 | 고체 촬상 장치의 제조 방법 |
| TW093141288A TW200527602A (en) | 2004-01-09 | 2004-12-30 | Method for producing solid-state imaging device |
| US11/029,842 US7285482B2 (en) | 2004-01-09 | 2005-01-05 | Method for producing solid-state imaging device |
| CNB2005100039036A CN100454564C (zh) | 2004-01-09 | 2005-01-10 | 用于制造固态成像装置的方法 |
| EP05000337A EP1553632A3 (en) | 2004-01-09 | 2005-01-10 | Method for producing solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004004538A JP3729826B2 (ja) | 2004-01-09 | 2004-01-09 | 固体撮像装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005197605A true JP2005197605A (ja) | 2005-07-21 |
| JP3729826B2 JP3729826B2 (ja) | 2005-12-21 |
Family
ID=34587729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004004538A Expired - Fee Related JP3729826B2 (ja) | 2004-01-09 | 2004-01-09 | 固体撮像装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7285482B2 (ja) |
| EP (1) | EP1553632A3 (ja) |
| JP (1) | JP3729826B2 (ja) |
| KR (1) | KR100661331B1 (ja) |
| CN (1) | CN100454564C (ja) |
| TW (1) | TW200527602A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118096A (ja) * | 2006-11-03 | 2008-05-22 | Taiwan Semiconductor Manufacturing Co Ltd | 画像センサー半導体装置 |
| JP2012084748A (ja) * | 2010-10-13 | 2012-04-26 | Sharp Corp | 固体撮像素子および電子情報機器 |
| JP2019046924A (ja) * | 2017-08-31 | 2019-03-22 | キヤノン株式会社 | 光電変換装置の製造方法 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| JP4843951B2 (ja) * | 2005-01-27 | 2011-12-21 | ソニー株式会社 | 固体撮像装置の製造方法、固体撮像装置およびカメラ |
| KR100698100B1 (ko) * | 2005-09-21 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| KR20070033718A (ko) * | 2005-09-22 | 2007-03-27 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| JP2007142035A (ja) * | 2005-11-16 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
| US20070196988A1 (en) * | 2006-02-23 | 2007-08-23 | Shroff Mehul D | Poly pre-doping anneals for improved gate profiles |
| JP5116264B2 (ja) * | 2006-07-10 | 2013-01-09 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法および光電変換装置を用いた撮像システム |
| JP5110820B2 (ja) * | 2006-08-02 | 2012-12-26 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法及び撮像システム |
| KR100859481B1 (ko) * | 2006-12-29 | 2008-09-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US7679083B2 (en) | 2007-03-30 | 2010-03-16 | Samsung Electronics Co., Ltd. | Semiconductor integrated test structures for electron beam inspection of semiconductor wafers |
| JP2009065118A (ja) * | 2007-08-09 | 2009-03-26 | Panasonic Corp | 固体撮像装置 |
| KR20090022512A (ko) * | 2007-08-30 | 2009-03-04 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| JP5347283B2 (ja) | 2008-03-05 | 2013-11-20 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| JP4793402B2 (ja) * | 2008-04-21 | 2011-10-12 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| JP4759590B2 (ja) * | 2008-05-09 | 2011-08-31 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
| JP5365221B2 (ja) * | 2009-01-29 | 2013-12-11 | ソニー株式会社 | 固体撮像装置、その製造方法および撮像装置 |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US8476681B2 (en) * | 2009-09-17 | 2013-07-02 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| KR102443836B1 (ko) | 2009-09-17 | 2022-09-15 | 사이오닉스, 엘엘씨 | 감광성 이미징 장치 및 이와 관련된 방법 |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| CN103081128B (zh) | 2010-06-18 | 2016-11-02 | 西奥尼克斯公司 | 高速光敏设备及相关方法 |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| WO2013010127A2 (en) | 2011-07-13 | 2013-01-17 | Sionyx, Inc. | Biometric imaging devices and associated methods |
| JP6012987B2 (ja) * | 2012-02-29 | 2016-10-25 | 株式会社東芝 | イメージセンサの製造方法 |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| KR20150130303A (ko) | 2013-02-15 | 2015-11-23 | 사이오닉스, 아이엔씨. | 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서 |
| US20140273525A1 (en) * | 2013-03-13 | 2014-09-18 | Intermolecular, Inc. | Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films |
| US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
| US9209345B2 (en) | 2013-06-29 | 2015-12-08 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
| CN105336752B (zh) * | 2014-06-23 | 2018-08-21 | 上海箩箕技术有限公司 | 面阵传感器装置及其形成方法 |
| CN108063146A (zh) * | 2017-12-15 | 2018-05-22 | 上海华力微电子有限公司 | Cmos图像传感器的制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000013370A (ja) | 1998-06-19 | 2000-01-14 | Nippon Telegr & Teleph Corp <Ntt> | 多段認証方法、装置およびこの方法を記録した記録媒体 |
| JP2000133700A (ja) * | 1998-10-22 | 2000-05-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6194258B1 (en) * | 2000-01-18 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Method of forming an image sensor cell and a CMOS logic circuit device |
| US6407440B1 (en) * | 2000-02-25 | 2002-06-18 | Micron Technology Inc. | Pixel cell with high storage capacitance for a CMOS imager |
| JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| JP2002270808A (ja) | 2001-03-13 | 2002-09-20 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型撮像装置 |
| JP4703883B2 (ja) | 2001-04-09 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2003264277A (ja) | 2002-03-07 | 2003-09-19 | Fujitsu Ltd | Ｃｍｏｓイメージセンサおよびその製造方法 |
| KR100487525B1 (ko) * | 2002-04-25 | 2005-05-03 | 삼성전자주식회사 | 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법 |
| US6897504B2 (en) * | 2003-03-31 | 2005-05-24 | Taiwan Semiconductor Manufacturing | Salicided MOS device and one-sided salicided MOS device, and simultaneous fabrication method thereof |
-
2004
- 2004-01-09 JP JP2004004538A patent/JP3729826B2/ja not_active Expired - Fee Related
- 2004-12-29 KR KR1020040115125A patent/KR100661331B1/ko not_active IP Right Cessation
- 2004-12-30 TW TW093141288A patent/TW200527602A/zh unknown
-
2005
- 2005-01-05 US US11/029,842 patent/US7285482B2/en active Active
- 2005-01-10 CN CNB2005100039036A patent/CN100454564C/zh not_active Expired - Fee Related
- 2005-01-10 EP EP05000337A patent/EP1553632A3/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118096A (ja) * | 2006-11-03 | 2008-05-22 | Taiwan Semiconductor Manufacturing Co Ltd | 画像センサー半導体装置 |
| US8669133B2 (en) | 2006-11-03 | 2014-03-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Crosstalk improvement through P on N structure for image sensor |
| US9496302B2 (en) | 2006-11-03 | 2016-11-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Crosstalk improvement through P on N structure for image sensor |
| US9837458B2 (en) | 2006-11-03 | 2017-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Crosstalk improvement through P on N structure for image sensor |
| JP2012084748A (ja) * | 2010-10-13 | 2012-04-26 | Sharp Corp | 固体撮像素子および電子情報機器 |
| JP2019046924A (ja) * | 2017-08-31 | 2019-03-22 | キヤノン株式会社 | 光電変換装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1638140A (zh) | 2005-07-13 |
| JP3729826B2 (ja) | 2005-12-21 |
| KR20050073530A (ko) | 2005-07-14 |
| CN100454564C (zh) | 2009-01-21 |
| KR100661331B1 (ko) | 2006-12-27 |
| EP1553632A2 (en) | 2005-07-13 |
| EP1553632A3 (en) | 2009-06-03 |
| TW200527602A (en) | 2005-08-16 |
| US20050153469A1 (en) | 2005-07-14 |
| US7285482B2 (en) | 2007-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3729826B2 (ja) | 固体撮像装置の製造方法 | |
| US9825077B2 (en) | Photoelectric conversion device, method for producing photoelectric conversion device, and image pickup system | |
| US8426287B2 (en) | Method of manufacturing semiconductor device, solid-state imaging device, and solid-state imaging apparatus | |
| JP5538922B2 (ja) | 固体撮像装置の製造方法 | |
| US20120119272A1 (en) | Solid-state image sensor, method of manufacturing the same, and imaging system | |
| US20070020796A1 (en) | Image sensor having multi-gate insulating layers and fabrication method | |
| JP2007158031A (ja) | 固体撮像装置 | |
| KR20080089172A (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| JP2014229801A (ja) | 固体撮像装置、固体撮像装置の製造方法及び撮像システム | |
| JP4449106B2 (ja) | Ｍｏｓ型固体撮像装置及びその製造方法 | |
| JP2011155168A (ja) | 半導体素子及びその製造方法、並びに固体撮像装置 | |
| JP2006148118A (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| JP2016092203A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
| JP2008108916A (ja) | 固体撮像装置及び電子機器 | |
| JP2006210583A (ja) | 固体撮像装置及びその製造方法 | |
| JP2008177306A (ja) | 固体撮像装置 | |
| JP2006294756A (ja) | 半導体装置の製造方法 | |
| JP2006196769A (ja) | 半導体装置及びその製造方法 | |
| JP2009123865A (ja) | 固体撮像装置およびその製造方法 | |
| JP2006261414A (ja) | 固体撮像装置およびその製造方法 | |
| JP2009158753A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006041080A (ja) | 固体撮像装置 | |
| TWI399851B (zh) | 固態成像裝置，製造固態成像裝置之方法，及成像裝置 | |
| JP2007134641A (ja) | 半導体装置の製造方法 | |
| JP2005259784A (ja) | 固体撮像装置とその製造方法および固体撮像装置を用いたカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050922 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051004 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |