CN1638140A - 用于制造固态成像装置的方法 - Google Patents

用于制造固态成像装置的方法 Download PDF

Info

Publication number
CN1638140A
CN1638140A CNA2005100039036A CN200510003903A CN1638140A CN 1638140 A CN1638140 A CN 1638140A CN A2005100039036 A CNA2005100039036 A CN A2005100039036A CN 200510003903 A CN200510003903 A CN 200510003903A CN 1638140 A CN1638140 A CN 1638140A
Authority
CN
China
Prior art keywords
image pickup
solid state
state image
photodiode
pickup device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100039036A
Other languages
English (en)
Other versions
CN100454564C (zh
Inventor
越智元隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Craib Innovations Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1638140A publication Critical patent/CN1638140A/zh
Application granted granted Critical
Publication of CN100454564C publication Critical patent/CN100454564C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供了一种用于制造固态成像装置的方法，其中二维布置多个像素以形成一个光敏区域，每个所述像素包括一个光敏二极管，该光敏二极管对入射光进行光电转换以便存储一个信号电荷，以及用于从所述光敏二极管读出所述信号电荷的读出元件，而用于驱动所述光敏区域内行方向上的多个像素的一个纵向驱动电路、用于驱动同一光敏区域内列方向上的多个像素的一个横向驱动电路、以及用于放大输出信号的一个放大电路由MOS晶体管构成。该方法包括：在所述多个光敏二极管和所述多个MOS晶体管之间形成一个具有STI(浅槽隔离)结构的元件隔离区域；以及形成厚度为10纳米或更薄的所述MOS晶体管的栅极氧化物膜。所述MOS晶体管的栅极形成之后的所有热处理工艺在不超过900℃的温度范围内进行。在具有精细结构的MOS型固态成像装置中，可以充分抑制图像缺陷的发生。

Description

用于制造固态成像装置的方法
发明领域
本发明涉及一种用于制造使用有源像素MOS传感器的固态成像装置的方法。
发明背景
使用有源像素MOS传感器的固态成像装置具有这样的结构，其中每个像素中由光敏二极管探测的信号被晶体管放大，并且所述固态成像装置具有高灵敏度。此外，可通过将光敏二极管形成工艺加入到CMOS逻辑工艺来制造这种固态成像装置，并因此所述固态成像装置具有允许缩短开发时间、低成本和低功耗的特征。
图3示出了常规MOS型固态成像装置的电路结构。在这种固态成像装置中，多个像素6二维排列以构成像素区域7。每个像素6是由一个单元器件组成，所述单元器件含有光敏二极管1；用于传输所述光敏二极管信号的传输晶体管2；用于复置信号电荷的复位晶体管3；用于放大所传输的信号电荷的放大晶体管4以及用于选择信号读出线的纵向选择晶体管5。参考编号8表示用于与一个像素区域电源连接的部分。在该像素区域7的外围电路区域，布置了一个纵向选择单元9、负载晶体管组10、包括一个开关晶体管的一个行信号存储单元11以及一个提供列选择信号的横向选择单元12。
从所述纵向选择单元9横向提供的纵向选择晶体管控制线13每一条都和相应像素6的纵向选择晶体管5的栅极连接，并确定一个将要从中读取信号的行。复位晶体管控制线14和所述复位晶体管3的栅极连接。传输晶体管控制线15和所述传输晶体管2的栅极连接。所述纵向选择晶体管5的源极和一条纵向信号线16连接。所述纵向信号线16的一端和所述负载晶体管组10连接，而另一端和所述行信号存储单元11连接，该行信号存储单元11包括一个用于捕获与一行相对应的信号的开关晶体管。存储在所述行信号存储单元11中的信号按照从所述横向选择单元12提供的一个选择脉冲连续地输出。
当施加一个行选择脉冲以设定纵向选择晶体管控制线13至高电平时，只有该行中的纵向选择晶体管5导通，因此与所选择的行中的放大晶体管4和所述负载晶体管组10构成源极跟随器电路。而所述纵向选择晶体管控制线13处于高电平时，相应的复位晶体管控制线14被设定为高电平，由此，和每个放大晶体管4的栅极区域连接的浮置扩散层的电势被重新设定。而且，在所述纵向选择晶体管控制线13为高电平时，相应的传输晶体管控制线15被设定为高电平，这允许存储在所述光敏二极管1中的信号电荷被传输到所述浮置扩散层。同时，连接到所述浮置扩散层的所述放大晶体管4具有等于所述浮置扩散层电势的栅压，导致基本等于该栅压的电压出现在所述纵向信号线16的两端，以至所述信号被传输到包括一个开关晶体管的所述行信号存储单元11。然后，所述行信号存储单元11中的信号作为相应于一行的输出信号被输出，该行和由所述横向选择单元12连续生成的列选择信号一致。
作为一个具体体现上述MOS型成像装置的例子，日本特许号JP2001-345439 A公开了一种用于制造精细CMOS图像传感器的方法。图4是在日本特许号JP2001-345439 A中所公开的MOS型固态成像装置的横截面视图。区域A示出了一个像素区域，而区域B示出了一个外围电路区域。
在P型硅衬底20上，通过栅极绝缘膜(氧化硅膜)22形成栅电极23a、23b和23c。在这里，区域A中的所述栅电极23a是读出栅电极，而所述栅电极23b是复位或寻址栅电极。参考编号21表示具有浅槽隔离(STI)结构(下文中称为STI)的元件隔离部分。所述STI结构是用于0.25微米工艺或更精细工艺的精细图案。
在区域A中，在所述硅衬底20的表面区域形成光敏二极管的N型信号存储区域25和N型漏极区域24a。在区域B中，在所述硅衬底20中形成一个N阱26和一个P阱27，且在这些N阱26和P阱27中，分别形成一个P型LDD(轻掺杂漏极)区域24b和一个N型LDD区域24c。
在这样的MOS型固态成像装置中，通过向所述读出电极23a施加一个正电压，存储在所述光敏二极管的所述信号存储区域25中的信号电荷被读出至所述N型漏极区域24a。作为结果，所述漏极区域24a的电势被调制。所述漏极区域24a和所述放大晶体管的所述栅电极23b电连接。在这一步，使用了用于电复位所述漏极区域24a的一个复位晶体管和一条复位栅极线23b、一个放大晶体管、以及用于寻址所述放大晶体管的一个寻址晶体管和一条寻址栅极线23b。
上述常规固态成像装置具有以下问题：
(1)因为所述MOS型固态成像装置是通过这样的方法制造的，在该方法中，光敏二极管形成工艺被加入到CMOS逻辑工艺中，没有采取特殊的措施来抑制作为固态成像装置的一种特性的图像缺陷(特别是由白瑕疵(white flaw)代表的缺陷)。
(2)所述MOS型固态成像装置的制造工艺是以CMOS逻辑工艺为基础，并因而调整该工艺以便实现N型和P型晶体管的良好的基本性能。因此，如果制造工艺如热处理被修改，则晶体管的性能可能恶化。
在精细CMOS逻辑工艺中，是用STI来进行元件隔离，栅极是P-MOS和N-MOS的双栅，且采用RTA(快速热退火)来作为热处理。通常，RTA是在900℃以上直到1100℃的温度下进行，并且可以被定义为进行的时间上限为2分钟的退火，诸如0.1秒内完成的尖峰(spike)退火。然而，根据这样的结构，由于快速的温度变化导致的应力倾向于被保持，以至于当制造精细固态成像装置时，难于抑制图像缺陷。
发明内容
因此，根据前面的说明，本发明的一个目的是提供一种制造具有精细结构的MOS型固态成像装置的方法，通过该方法，可有效地抑制图像缺陷的产生。
根据本发明的固态成像装置的制造方法是用于制造这样的固态成像装置，其中多个像素二维排列以便形成一个光敏区域。每个所述像素包括一个光敏二极管和读出器件，该光敏二极管对入射光进行光电转换以便存储一个信号电荷，所述读出器件用于从所述光敏二极管读出所述信号电荷。用MOS晶体管形成用于驱动所述光敏区域中行方向上的多个像素的纵向驱动电路、用于驱动所述光敏区域中列方向上的多个像素的横向驱动电路、以及用于放大输出信号的放大电路。该方法包括：在所述多个光敏二极管和所述多个MOS晶体管之间形成一个具有STI(浅槽隔离)结构的元件隔离区域；并且形成所述MOS晶体管的栅极氧化物膜，其厚度为10纳米或更薄。在MOS晶体管的栅极形成之后，在不超过900℃的温度范围内进行所有的热处理工艺。
附图简述
图1A到1F是横截面视图，其示出根据本发明实施例1的固态成像装置的制造工艺；
图2A到2F是横截面视图，其示出根据本发明实施例2的固态成像装置的制造工艺；
图3是电路图，其示意地示出使用了有源像素MOS传感器的固态成像装置的结构；
图4是横截面视图，其示出了常规固体成像装置。
发明详述
依照根据本发明所构造的固态成像装置的制造方法，可减小施加到光敏二极管上的各种应力，并且可抑制晶体缺陷。因此，在具有精细结构的MOS型固态成像装置中，图像缺陷的发生可得到有效地抑制，并且可以改善该装置的性能。
在根据本发明的固态成像装置制造方法中，至少可以在所述光敏二极管形成之后、在源极和漏极注入之后、以及在衬底接触注入之后提供所述热处理工艺。可以使用炉子来进行所述热处理工艺。优选，在850℃到900℃的温度范围内进行所述使用了炉子的热处理工艺，所述温度范围包括850℃和900℃，且持续时间周期上限为60分钟。
而且，在MOS晶体管栅极形成之后的所述热处理工艺还可以包括一个退火步骤，该退火步骤在不超过900℃的温度下进行，且持续15分钟或更长。在这样的情形中，优选，所述多个MOS晶体管只由N型晶体管构成。
下面参考附图更具体地说明本发明的实施例。在下面说明中所参考的每幅附图中，区域A示出了固态成像装置的一个像素区域，而区域B示出了一个外围电路区域。
实施例1
根据实施例1的制造方法是有利地用于这样的情形，其中采用了0.25微米或更精细的精细CMOS逻辑工艺，采用STI来作为元件绝缘且生成了10纳米或更薄的栅极氧化物膜。该实施例的一个特征在于RTA没有用于激活退火(activation annealing)。下面将参考以剖面形式示出了制造工艺的图1A到1F来介绍根据本发明实施例的固态成像装置的制造方法。
首先，如图1A所示，使用公知技术在P型硅衬底20中形成一个具有STI结构的元件隔离区域21。然后，在所述硅衬底20的区域A内形成光敏二极管的信号存储区域25。然后，在区域B中的P-MOS晶体管形成区域内形成一个N阱26，并且在区域B中的N-MOS晶体管形成区域内形成一个P阱27。对于N阱来说典型的掺杂物是磷，而对于P阱来说典型的掺杂物是硼。接着，在所述硅衬底20上，形成一个氧化硅膜来作为栅极绝缘膜22。然后，形成由多酸盐(polycide)(WSi/DPS)制成的一个读出栅电极23a、一个复位或寻址栅电极23b和一个MOS场效应晶体管的栅电极23c。
然后，通过光刻法和离子注入法在区域A内与所述读出栅电极23a相邻的部分形成一个N型漏极区域24a，而在区域B内的N-MOS晶体管的源极/漏极区域形成一个N型LDD(轻掺杂漏极)区域24c。接着，在P-MOS晶体管的源极/漏极区域形成一个P型LDD区域24b。
然后，如图1B所示，例如，采用常压CVD(化学气相沉积)法或类似的方法在整个表面上形成膜厚为30纳米的氮化硅膜28。而且，采用低压CVD法或类似的方法在所述氮化硅膜28上形成膜厚为85纳米的氧化硅膜29。然后，采用光刻法在所述光敏二极管上面的区域选择性地在所述氧化硅膜29上形成光刻胶膜30。
接着，采用RIE(反应离子蚀刻)技术对所述氮化硅膜28和所述氧化硅膜29进行干法蚀刻，该技术中所述光刻胶膜30用作掩膜。作为结果，如图1C所示，在所述栅电极23a、23b和23c的侧墙上形成栅极侧墙绝缘膜32，并且在所述光敏二极管的信号存储区域25上形成硅化物阻挡层31。之后，除去所述光刻胶膜30。在这一步，如果所述多酸盐通过干法蚀刻暴露出来，则这将成为W(钨)的污染源，同时也是表面异常氧化的原因。因此，应注意不要暴露出所述多酸盐。
然后，如图1D所示，采用光刻法和离子注入法在所述信号存储区域25的表面形成一个P+型表面遮蔽区域33。作为结果，形成一个P+NP型掩埋光敏二极管。在这里，所述表面遮蔽区域33使位于所述光敏二极管表面的Si/SiO2界面的遮蔽成为可能，以便防止由于所述信号存储区域25所造成的耗尽层扩展到所述Si/SiO2界面。因此，所述表面遮蔽区域33可以抑制由于所述Si/SiO2界面态引起的漏电流的出现。同时，在区域B中，在所述元件区域内形成源极/漏极区域34a和34b。这里，进行N+型离子注入以便形成所述N-MOS区域的所述源极/漏极区域34a，以及进行P+型离子注入以便形成所述P-MOS区域的所述源极/漏极区域34b。
接着，对注入到所述源极/漏极区域34a和34b内的离子进行激活退火。虽然在常规CMOS逻辑工艺的这一步骤中采用了RTA，但是因为RTA要求在一段很短的时间内快速的温度升高，本实施例由于以下原因而不采用RTA：主要原因为三点，包括：RTA倾向于诱发晶体缺陷；RTA不能减小从STI和栅极上施加到光敏二极管上的应力；而且因为所述P+型表面遮蔽区域33是一个具有相当高浓度的注入层，可能会出现大量的缺陷，且因此不充分的退火将导致缺陷大量生长，这将导致次级缺陷的出现。因为这些原因，在本实施例中，取代RTA，采用例如炉子退火来进行所述激活退火。根据所述炉子退火，例如，可通过把温度设定为850℃，时间设为45分钟而施以充分的热处理。此外，在采用了RTA的情形中，对所述P+型表面遮蔽区域33的激活退火是在所述遮蔽区域33形成之后进行的。另一方面，采用所述炉子退火，这些工艺可以同时进行。
然后，进行预非晶化(pre-amorphization)离子注入来作为对金属硅化物形成的预处理，这将在后面进行说明。所述预非晶化离子注入以这种方式来进行，即，在例如20KeV的加速电压和3.0E14/cm2的剂量条件下使用As离子。其后，采用溅射法或类似的方法在整个表面上形成例如厚度为40纳米的Ti膜(未示出)来作为硅化物金属膜。所述硅化物金属不局限于Ti，难熔金属如Co、Ni和W都可以使用。
然后，在氮气氛中，在例如675℃的温度下进行RTP(快速热处理)30秒。因此，如图1E所示，所述硅衬底20中的硅和所述硅化物金属膜中的Ti在所述硅衬底20的元件区域和所述硅化物金属膜直接接触的区域处发生反应，从而所述金属变成硅化物以形成钛硅化物(TiSi)膜35。之后，用H2SO4或HCl+H2O2溶液除去未反应的硅化物金属膜，而且，在例如850℃的温度下进行RTP热处理10秒钟。以这种方式，可以在没有被所述硅化物阻挡层31所覆盖的区域形成所述Ti硅化物(TiSi)膜35。
然后，如图1F所示，在整个表面上形成一个层间绝缘膜36，然后通过CMP(化学机械抛光)技术对该层间绝缘膜36进行平坦化。在其上选择性地形成A1引线37，该A1引线用作信号线和区域A内的连接线及区域B内的连接线。用于形成多层引线的后续工艺遵循公知的技术，这里省略对这些工艺的解释。
根据该制造方法，可以减轻施加在光敏二极管上的各种应力，并且可以抑制晶体缺陷。因此，在用0.25微米或更精细的精细CMOS逻辑工艺制造的MOS型固态成像装置中，可以解决成像特性的缺陷，如白瑕疵和暗粒度(dark graininess)。
实施例2
根据实施例2的固态成像装置的制造方法的一个特征在于实施例1的工艺被应用到一种固态成像装置的制造工艺中，所述固态成像装置中所有的晶体管都是用N沟道晶体管(参考例如日本特许号JP2002-270808A)来构成。下面将参考以剖面形式示出了制造工艺的图2A到2F来介绍本实施例。在下面的说明中，对和实施例1中相同的步骤的解释被简化，而不同的步骤被详述。
首先，如图2A所示，采用公知技术选择性地在一块P型硅衬底20中形成一个具有STI结构的元件隔离区域21。然后，在所述硅衬底20的区域A内形成光敏二极管的信号存储区域25。接着，在区域B中的N-MOS晶体管形成区域内形成一个P阱27。然后，在所述硅衬底20上，形成一个氧化硅膜来作为栅极绝缘膜22。接着，形成由多酸盐(WSi/DPS)制成的一个读出栅电极23a、一个复位或寻址栅电极23b和一个MOS场效应晶体管的栅电极23c。
然后，通过光刻和离子注入法在所述硅衬底20的表面与区域A内的所述读出栅电极23a相邻的部分处形成一个N型漏极区域24a，而在区域B内的N-MOS晶体管的源极/漏极区域内形成一个N型LDD(轻掺杂漏极)区域24c。
然后，如图2B所示，采用常压CVD(化学气相沉积)法或类似的方法在整个表面上形成例如膜厚为30纳米的氮化硅膜28。而且，采用低压CVD法或类似的方法在所述氮化硅膜28上形成膜厚为85纳米的氧化硅膜29。然后，采用光刻法在所述氧化硅膜29上的所述光敏二极管上面的区域形成光刻胶膜30。
然后，采用RIE(反应离子蚀刻)技术对所述氮化硅膜28和所述氧化硅膜29进行干法蚀刻，其中所述光刻胶膜30用作掩膜。因此，如图2C所示，在所述栅电极23a、23b和23c的侧墙处形成栅极侧墙绝缘膜32，而在所述光敏二极管的所述信号存储区域25上形成硅化物阻挡层31。之后，除去所述光刻胶膜30。在这一步，如果所述多酸盐通过所述干法蚀刻被暴露出来，这将成为W(钨)的污染源，同时也是表面异常氧化的原因。因此，应当注意不要暴露出所述多酸盐。
然后，如图2D所示，采用光刻法和离子注入法在区域A中光敏二极管的所述信号存储区域25的表面区域形成一个P+型表面遮蔽区域33。作为结果，形成了一个P+NP型掩埋光敏二极管。这里，所述表面遮蔽区域33使得位于所述光敏二极管表面的Si/SiO2界面的遮蔽成为可能，以便防止由于所述信号存储区域25所造成的耗尽层扩展到所述Si/SiO2界面。因此，所述表面遮蔽区域33可以抑制由于所述Si/SiO2界面态引起的泄漏电流的出现。同时，在区域B中，进行N+型离子注入以便在所述N-MOS区域中形成一个源极/漏极区域34b。
然后，对注入到所述源极/漏极区域的离子进行激活退火。与实施例1类似，不采用RTA来进行所述激活退火，而采用了例如炉子退火。根据所述炉子退火，例如，可以通过将温度设定为850℃，且时间为45分钟，来施以充分的热处理。
注意到这里，当对于P-MOS和N-MOS晶体管都形成的情况而进行所述炉子退火时，B(硼)可能会从P-MOS晶体管的栅极渗出，导致P-MOS晶体管阈值的显著变化。然而，在固态成像装置仅由N-MOS晶体管构成的情况下，这样的问题就可以避免。即使在N-MOS晶体管的情形中，晶体管特性，如阈值电压、饱和电流和亚阈值特性也可能会通过上述炉子退火而轻微波动。然而，这样的波动也可通过调整进行处理，该调整使用用于阈值调整的离子注入和源极/漏极注入。
然后，进行了预非晶化(pre-amorphization)离子注入来作为金属硅化物形成的预处理，后面将对其进行说明。该预非晶化离子注入以这种方式进行，即，在例如20KeV的加速电压和3.0E14/cm2的剂量条件下使用As离子。然后，例如，采用溅射法或类似的方法在整个表面上形成膜厚为40纳米的Ti膜(未示出)来作为硅化物金属膜。所述硅化物金属不局限于Ti，难熔金属如Co、Ni和W都可以使用。
然后，在氮气氛中，例如在675℃的温度下进行RTP 30秒。因此，如图2E所示，所述硅衬底20中的硅和所述硅化物金属膜中的Ti在所述硅衬底20中的元件区域和所述硅化物金属膜直接接触的区域发生反应，以便所述金属变成硅化物以形成钛硅化物(TiSi)膜35。之后，用H2SO4或HCl+H2O2溶液除去未反应的硅化物金属膜，而且，例如在850℃的温度条件下进行RTP热处理10秒。以这种方式，可以在没有被所述硅化物阻挡层31所覆盖的区域形成所述Ti硅化物(TiSi)膜35。
然后，如图2F所示，在整个表面上形成一个层间绝缘膜36，然后通过CMP(化学机械抛光)技术将该层间绝缘膜36进行平坦化。在其上选择性地形成Al引线37，该Al引线用作信号线和区域A内的连接线及区域B内的连接线。用于形成多层引线的后续工艺遵循公知的技术，对这些工艺的解释被省略。
如上所述，根据本发明的实施例，可以选择一种用于减小施加到光敏二极管上的各种应力和用于抑制晶体缺陷的最优退火技术，而同时抑制P-MOS和N-MOS这两种晶体管的晶体管特性的退化，特别是阈值电压的退化。因此，在用0.25微米或更精细的CMOS逻辑工艺制造的MOS型固态成像装置中，可以解决成像特性的缺陷，如白瑕疵和暗粒度。
在上述实施例中，多酸盐(WSi/DPS)被用作所述栅电极。然而，也可使用掺杂的多晶硅(DPS)或注入的多晶硅。而且，虽然使用了钛硅化物来作为所述金属硅化物，也可以使用Co、Ni或W的硅化物。可从这些金属中的任何一种得到类似的特性。
本发明在不偏离本发明的精神或基本特征的情况下可以以其它形式实现。本申请所公开的实施例在所有方面都应该被认为是说明性的，而非限制性的。本发明的范围由附属的权利要求，而非前面的说明书指出，且在权利要求书等价意义和范围内的所有变化都应该包括在本发明的范围内。

Claims (6)

1、一种制造固态成像装置的方法，其中二维布置多个像素以形成一个光敏区域，每个所述像素包括一个光敏二极管，该光敏二极管对入射光进行光电转换以便存储一个信号电荷，和用于从所述光敏二极管读出所述信号电荷的读出元件，而用于驱动所述光敏区域内行方向上的多个像素的一个纵向驱动电路、用于驱动同一光敏区域内列方向上的多个像素的一个横向驱动电路、以及用于放大输出信号的一个放大电路由MOS晶体管构成，该方法包括：
在所述多个光敏二极管和所述多个MOS晶体管之间形成一个具有STI(浅槽隔离)结构的元件隔离区域；以及
形成所述MOS晶体管的厚度为10纳米或更薄的的栅极氧化物膜，
其中所述MOS晶体管的栅极形成之后的所有热处理工艺在不超过900℃的温度范围内进行。
2、根据权利要求1所述的制造固态成像装置的方法，其中至少分别在所述光敏二极管形成之后、在源极和漏极注入之后、和在衬底接触注入之后提供所述热处理工艺。
3、根据权利要求1或2所述的制造固态成像装置的方法，其中使用炉子来进行所述热处理工艺。
4、根据权利要求1到3中任何一项所述的制造固态成像装置的方法，其中所述使用炉子的热处理工艺在850℃到900℃的温度范围内进行，包括850℃和900℃，且持续时间在60分钟以内。
5、据权利要求1或2所述的制造固态成像装置的方法，其中在所述MOS晶体管的栅极形成之后的所述热处理工艺包括一个退火步骤，该退火步骤在不超过900℃的温度下进行，且持续15分钟或更长。
6、根据权利要求5所述的制造固态成像装置的方法，其中所述多个MOS晶体管仅由N型晶体管构成。
CNB2005100039036A 2004-01-09 2005-01-10 用于制造固态成像装置的方法 Expired - Fee Related CN100454564C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004004538A JP3729826B2 (ja) 2004-01-09 2004-01-09 固体撮像装置の製造方法
JP004538/2004 2004-01-09

Publications (2)

Publication Number Publication Date
CN1638140A true CN1638140A (zh) 2005-07-13
CN100454564C CN100454564C (zh) 2009-01-21

Family

ID=34587729

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100039036A Expired - Fee Related CN100454564C (zh) 2004-01-09 2005-01-10 用于制造固态成像装置的方法

Country Status (6)

Country Link
US (1) US7285482B2 (zh)
EP (1) EP1553632A3 (zh)
JP (1) JP3729826B2 (zh)
KR (1) KR100661331B1 (zh)
CN (1) CN100454564C (zh)
TW (1) TW200527602A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100466278C (zh) * 2005-09-21 2009-03-04 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
CN100580942C (zh) * 2006-07-10 2010-01-13 佳能株式会社 光电转换器件和具有光电转换器件的摄像系统
CN102017153B (zh) * 2008-05-09 2013-01-23 佳能株式会社 光电转换装置和使用光电转换装置的成像系统
CN101567377B (zh) * 2008-04-21 2013-08-14 索尼株式会社 固体摄像装置、固体摄像装置制造方法以及电子设备
CN101853865B (zh) * 2009-01-29 2014-04-23 索尼公司 固态摄像装置及其制造方法、以及摄像装置
CN105336752A (zh) * 2014-06-23 2016-02-17 上海箩箕技术有限公司 面阵传感器装置及其形成方法
CN108063146A (zh) * 2017-12-15 2018-05-22 上海华力微电子有限公司 Cmos图像传感器的制造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
JP4843951B2 (ja) * 2005-01-27 2011-12-21 ソニー株式会社 固体撮像装置の製造方法、固体撮像装置およびカメラ
KR20070033718A (ko) * 2005-09-22 2007-03-27 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP2007142035A (ja) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
US20070196988A1 (en) * 2006-02-23 2007-08-23 Shroff Mehul D Poly pre-doping anneals for improved gate profiles
JP5110820B2 (ja) 2006-08-02 2012-12-26 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
US7732844B2 (en) 2006-11-03 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Crosstalk improvement through P on N structure for image sensor
KR100859481B1 (ko) * 2006-12-29 2008-09-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US7679083B2 (en) 2007-03-30 2010-03-16 Samsung Electronics Co., Ltd. Semiconductor integrated test structures for electron beam inspection of semiconductor wafers
JP2009065118A (ja) * 2007-08-09 2009-03-26 Panasonic Corp 固体撮像装置
KR20090022512A (ko) * 2007-08-30 2009-03-04 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP5347283B2 (ja) * 2008-03-05 2013-11-20 ソニー株式会社 固体撮像装置およびその製造方法
US8680591B2 (en) 2009-09-17 2014-03-25 Sionyx, Inc. Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8476681B2 (en) * 2009-09-17 2013-07-02 Sionyx, Inc. Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
WO2011160130A2 (en) 2010-06-18 2011-12-22 Sionyx, Inc High speed photosensitive devices and associated methods
JP2012084748A (ja) * 2010-10-13 2012-04-26 Sharp Corp 固体撮像素子および電子情報機器
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
JP6012987B2 (ja) * 2012-02-29 2016-10-25 株式会社東芝 イメージセンサの製造方法
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
KR20150130303A (ko) 2013-02-15 2015-11-23 사이오닉스, 아이엔씨. 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서
US20140273525A1 (en) * 2013-03-13 2014-09-18 Intermolecular, Inc. Atomic Layer Deposition of Reduced-Leakage Post-Transition Metal Oxide Films
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
JP6598830B2 (ja) * 2017-08-31 2019-10-30 キヤノン株式会社 光電変換装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000013370A (ja) 1998-06-19 2000-01-14 Nippon Telegr & Teleph Corp <Ntt> 多段認証方法、装置およびこの方法を記録した記録媒体
JP2000133700A (ja) * 1998-10-22 2000-05-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6194258B1 (en) * 2000-01-18 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of forming an image sensor cell and a CMOS logic circuit device
US6407440B1 (en) * 2000-02-25 2002-06-18 Micron Technology Inc. Pixel cell with high storage capacitance for a CMOS imager
JP3782297B2 (ja) * 2000-03-28 2006-06-07 株式会社東芝 固体撮像装置及びその製造方法
JP2002270808A (ja) 2001-03-13 2002-09-20 Matsushita Electric Ind Co Ltd Ｍｏｓ型撮像装置
JP4703883B2 (ja) 2001-04-09 2011-06-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003264277A (ja) * 2002-03-07 2003-09-19 Fujitsu Ltd Ｃｍｏｓイメージセンサおよびその製造方法
KR100487525B1 (ko) * 2002-04-25 2005-05-03 삼성전자주식회사 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법
US6897504B2 (en) * 2003-03-31 2005-05-24 Taiwan Semiconductor Manufacturing Salicided MOS device and one-sided salicided MOS device, and simultaneous fabrication method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100466278C (zh) * 2005-09-21 2009-03-04 东部亚南半导体株式会社 Cmos图像传感器及其制造方法
CN100580942C (zh) * 2006-07-10 2010-01-13 佳能株式会社 光电转换器件和具有光电转换器件的摄像系统
CN101567377B (zh) * 2008-04-21 2013-08-14 索尼株式会社 固体摄像装置、固体摄像装置制造方法以及电子设备
CN102017153B (zh) * 2008-05-09 2013-01-23 佳能株式会社 光电转换装置和使用光电转换装置的成像系统
CN101853865B (zh) * 2009-01-29 2014-04-23 索尼公司 固态摄像装置及其制造方法、以及摄像装置
CN105336752A (zh) * 2014-06-23 2016-02-17 上海箩箕技术有限公司 面阵传感器装置及其形成方法
CN105336752B (zh) * 2014-06-23 2018-08-21 上海箩箕技术有限公司 面阵传感器装置及其形成方法
CN108063146A (zh) * 2017-12-15 2018-05-22 上海华力微电子有限公司 Cmos图像传感器的制造方法

Also Published As

Publication number Publication date
CN100454564C (zh) 2009-01-21
US20050153469A1 (en) 2005-07-14
KR100661331B1 (ko) 2006-12-27
EP1553632A2 (en) 2005-07-13
TW200527602A (en) 2005-08-16
KR20050073530A (ko) 2005-07-14
EP1553632A3 (en) 2009-06-03
JP3729826B2 (ja) 2005-12-21
US7285482B2 (en) 2007-10-23
JP2005197605A (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
CN100454564C (zh) 用于制造固态成像装置的方法
US9825077B2 (en) Photoelectric conversion device, method for producing photoelectric conversion device, and image pickup system
US7524695B2 (en) Image sensor and pixel having an optimized floating diffusion
JP5538922B2 (ja) 固体撮像装置の製造方法
US8907375B2 (en) Method of manufacturing semiconductor device, solid-state imaging device, and solid-state imaging apparatus
US8093089B2 (en) Methods of manufacturing image sensors including gettering regions
KR100746222B1 (ko) 이미지 센서의 제조방법들
US6774453B2 (en) Semiconductor device, image pickup device using the same, and photoelectric conversion device
US20060244020A1 (en) CMOS image sensors and methods of manufacturing the same
US7768045B2 (en) CMOS image device with polysilicon contact studs
US20080318358A1 (en) Image sensor pixel having photodiode with indium pinning layer
JP2009088286A (ja) 固体撮像装置とその製造方法、並びにカメラ
JPWO2004010506A1 (ja) イメージセンサおよびイメージセンサモジュール
US8679890B2 (en) CMOS image sensor and fabricating method thereof
JP2006287117A (ja) 半導体装置およびその製造方法
JP2004273913A (ja) 固体撮像装置およびその製造方法
KR20060077136A (ko) 저조도 특성을 향상시킬 수 있는 이미지센서 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KELAIBO INNOVATION CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20141201

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141201

Address after: American California

Patentee after: Craib Innovations Ltd

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090121

Termination date: 20170110