JP2007036118A - 固体撮像デバイスおよびその製造方法 - Google Patents

Abstract

【課題】セル分離絶縁層の占有面積を増大させることなく、固体撮像デバイスのセル間絶縁特性を向上させる。
【解決手段】半導体基板２に形成されている第１半導体領域３と、第１半導体領域３内の受光面側に形成され、信号電荷を蓄積するための第２半導体領域５と、第１半導体領域３の受光面から基板深さ方向に形成され、内部に絶縁物が充填されているセル分離用のトレンチ溝４と、トレンチ溝4の底部から、さらに基板深さ方向にかけて形成されているセル分離用の第３半導体領域１３とを有し、第３半導体領域１３は、第２半導体領域５より基板深さ方向に離れ、トレンチ溝４に接して形成されている。
【選択図】図１

Description

本発明は、セル分離用にトレンチ溝を有する固体撮像デバイスと、その製造方法とに関する。

固体撮像デバイスの高密度化にともない、画素セル（フォトセル）の微細化が進んでいる。固体撮像デバイスの微細化において、画素セル面積縮小による集光効率の低下が問題となる。

図６に、固体撮像デバイスの一種であるＣＭＯＳセンサの画素セル断面構造を示す。
ＣＭＯＳセンサの画素セルは、半導体基板１００に形成されているＬＯＣＯＳ等のセル分離絶縁膜１０１で画素セルの半導体領域が区分され、画素セル内のＰウェル１０２にＮ型不純物領域１０３が形成され、これによりフォトダイオードが形成されている。
フォトダイオードのカソードとなるＮ型不純物領域１０３をドレインとする転送トランジスタＭＴが形成されている。転送トランジスタＭＴのゲート電極１０４が、ゲート絶縁膜１０５を介してＮ型不純物領域１０３の隣接領域に形成されている。転送トランジスタＭＴのソースとなる他のＮ型不純物領域１０６は、図示されていない部分で、コンタクト１０７、遮光層となる第１層配線１０８、コンタクト１０９および第２層配線１１０を介して、不図示の他のトランジスタ（リセットトランジスタ）等に接続されている。

これらゲート電極１０４、コンタクト１０７、第１層配線１０８、コンタクト１０９および第２層配線１１０は、複数層の層間絶縁膜１１１内に埋め込まれている。
層間絶縁膜１１１上にカラーフィルタ層１１２およびオンチップレンズ１１３が形成されている。

このような多層配線構造を有する固体撮像デバイスにおいては、配線密度の増大により、オンチップレンズ１１３から入射された光をフォトダイオードに導く際に、配線による反射の影響で集光効率がさらに低下する。
また、上層配線の影響のみならずフォトダイオードの蓄積電荷を転送する転送トランジスタＭＴのゲート電極１０４や、ソースフォロアにより信号電荷を読み出し線に増幅して排出するアンプトランジスタ等、他のトランジスタのゲート配線（不図示）による影響も無視できない。

このような集光効率の低下は、ＣＣＤ撮像デバイス（以下、ＣＣＤという）でも同じであり、フォトダイオードの感度向上のためには、開口部（図６ではＮ型不純物領域１０３の面積および遮光層の開口部）の面積を、フォトセル面積の増大をともなわずに大きくする必要がある。

そのためには、レイアウトの工夫のほかに、受光機能としては無駄なセル分離絶縁層のレイアウト面積を小さくすることが有効である。一般的に素子間分離層は、ＣＭＯＳセンサではＬＯＣＯＳあるいはトレンチ絶縁層、ＣＣＤではチャネルストップと称されるＰ型不純物領域により達成される。

しかし、単純にセル分離絶縁層の面積（とくに画素セル分離方向の幅）を小さくすると、セル分離特性が低下する。

セル分離特性が低下すると、ＣＭＯＳセンサ、ＣＣＤの何れにおいても、隣接した画素セルからの蓄積電荷の回りこみによる混色現象が発生する。
また、とくにカメラレンズのＦ値が開放側（Ｆ値が小さい側）等となっている状態では、フォトダイオードへの入射光に斜め光成分が多くなる。このとき、画素セル間の分離をＰ型不純物領域のみで達成する構造では、微細化が進むにともなって光が画素セルのセル分離絶縁層を超えて隣接した画素セルへ漏れ込みやすくなり、混色を発生しやすくなる。

このセル分離特性の向上のために、セル分離絶縁層としてＳＴＩ(Shallow-Trench-Isolation)を用いる固体撮像デバイスが提案されている（たとえば、特許文献１参照）。
特許文献１では、ＳＴＩ（セル分離絶縁層）の側壁部の周囲に、Ｐ型不純物が導入された領域を形成している。これは、以下の理由による。

基板深くまで入射された光から発生した電子を信号電荷として蓄積するためにはフォトダイオードを形成するＮ型不純物領域とＰウェル間の空乏層が深くまで拡がるように不純物プロファイル設計を行う必要がある。
ところが、トレンチ加工したセル分離絶縁層のＰウェルとの界面には結晶欠陥が存在するため、もし空乏層がこの結晶欠陥まで広がると、暗電流や白点の発生の原因となる。

そこで、特許文献１の発明では、ＳＴＩセル分離絶縁層の側壁部の全周にＰ型不純物領域を形成してホールで結晶欠陥から発生した電子を中和して、上記暗電流や白点の発生を防止している。
特開２００２−５７３１８号公報

ところが、特許文献１に記載されているセル間分離構造では、ＳＴＩ側壁周囲のＰ型不純物領域と、信号電荷蓄積用のＮ型不純物領域とを離す必要から、Ｐウェル（実施例ではＮウェル）の表面側で、上記Ｐ型不純物領域とＮ型不純物領域とのギャップを形成する必要がある。このギャップは動作時に空乏層の延びがあることを考慮すると、十分広くしなければならない。
このため、前記特許文献１のセル間分離構造では、ＬＯＣＯＳからＳＴＩに変更することによって得られたセル間分離絶縁層の占有面積の縮小効果が十分に得られていない。

また、ＳＴＩは、その占有面積を縮小し、かつ、セル間分離のために必要な深さまで形成しようとすると、トレンチ溝のアスペクト比が高くなる。このため、セル分離絶縁膜の埋め込み性が悪化する。

本発明が解決しようとする課題は、トレンチ溝のアスペクト比を無理に高くしないでも、セル分離絶縁層の占有面積を増大させることなく、固体撮像デバイスのセル間絶縁特性を向上させることである。

本発明に係る固体撮像デバイスは、互いにセル分離された画素セルが撮像領域内で繰り返し配列されている固体撮像デバイスであって、半導体基板に形成されている第１半導体領域と、前記第１半導体領域内の受光面側に形成され、信号電荷を蓄積するための第２半導体領域と、前記第１半導体領域の受光面から基板深さ方向に形成され、内部に絶縁物が充填されているセル分離用のトレンチ溝と、前記トレンチ溝の底部から、さらに基板深さ方向にかけて形成されているセル分離用の第３半導体領域と、を有し、前記第３半導体領域は、前記第２半導体領域より基板深さ方向に離れ、前記トレンチ溝に接して形成されている。
本発明では好適に、前記トレンチ溝は前記第１半導体領域に形成され、前記第３半導体領域は、トレンチ溝の底面から、前記第１半導体領域と基板バルク領域との界面までの第１半導体領域の部分に形成されて画素セル間で第１半導体領域を分離し、かつ、前記界面からさらに基板バルク領域の一定深さまで達している。
本発明では好適に、前記第３半導体領域の前記受光面からの深さと、前記第２半導体領域の前記受光面からの深さとの差が、当該２つの半導体領域が空乏層を介して接しないような値に設定されている。

以上の構成によれば、セル分離用の第３半導体領域がトレンチ溝の底部から基板深さ方向にかけて形成されている。そのため、当該第３半導体領域は、トレンチ溝によるセル間分離の機能を補うように作用する。したがって、セル間のリークパスがトレンチ溝と第３半導体領域の双方によって遮断され、これによるセル間の信号が混合することがない。

また、第３半導体領域は、第１半導体領域内の受光面側に形成されている信号電荷蓄積用の第２半導体領域と、基板深さ方向に離れている。つまり、セル分離用の第３半導体領域は、その受光面側の端面の位置が、信号電荷蓄積用の第２半導体領域の基板深さ方向端面より、基板深部側のより深い位置に形成されている。
また好ましくは、第２半導体領域と第３半導体領域との深さ方向の距離は、少なくとも、空乏層が最大まで拡がった場合でも電気的に両者が接続されないように規定されている。
以上から、第２半導体領域と第３半導体領域とで接合リークは発生しないため、信号電荷の無駄な散逸はない。

本発明では、分離絶縁層の密度が高い撮像領域と、相対的に低いロジック領域とでトレンチ溝の深さに差を設けることができる。
本発明に係る製造方法は、そのような場合に好適である。
すなわち、本発明に係る固体撮像デバイスの製造方法は、半導体基板の撮像領域とロジック領域とに、それぞれトレンチ溝を形成する工程を含む固体撮像デバイスの製造方法であって、前記トレンチ溝形成の工程が、半導体基板上にマスク層を形成し、当該マスク層に対し、前記ロジック領域側より前記撮像領域側で径が小さくなるように開口部を同時に形成するマスク開口ステップと、前記撮像領域と前記ロジック領域で同時に、前記マスク層の前記開口部を通して前記半導体基板にトレンチ溝を形成する溝形成ステップと、前記撮像領域側に形成されているトレンチ溝に選択的に前記マスク層の開口部から不純物をイオン注入して、当該トレンチ溝の底部から基板深部にかけてセル分離用の不純物領域を形成するセル分離ステップと、前記ロジック領域に形成されているトレンチ溝に選択的に追加エッチングを行って、当該トレンチ溝の深さを前記撮像領域側より深くする追加エッチングのステップと、を含み、その後の画素セルの不純物領域形成工程において、前記撮像領域の画素セル信号電荷蓄積用の不純物領域を、前記セル分離用の不純物領域の基板表面側端面より浅い基板位置に形成する。
本発明では好適に、前記セル分離用の不純物領域の前記基板表面からの深さと、前記画素セル信号電荷蓄積用の不純物領域の前記基板表面からの深さとの差が、当該２つの不純物領域が空乏層を介して接しない値になるように、前記トレンチ溝、前記セル分離用の不純物領域および前記画素セル信号電荷蓄積用の不純物領域を形成する。

この製造方法によれば、撮像領域側でトレンチ溝の開口径をより小さくて占有面積を小さくした場合でも、ロジック領域ではトレンチ溝を必要な深さまで形成される。その際、両領域に共通な溝形成ステップを有し、その後、同じマスク層を用いてロジック側のトレンチを追加エッチングにより深くする。このため、マスク層を２つの領域で個々に形成する必要がない。
また、撮像領域のトレンチ溝に対して選択的に、マスク層を形成した状態でイオン注入してセル間絶縁用の不純物領域を形成する。このため、この不純物領域は、トレンチ溝の基板深部側への延長領域に形成される。
以上より、セル間のリークパスがトレンチ溝と不純物領域の双方によって遮断され、これによるセル間の信号が混合することがない。

また、セル分離用の不純物領域を、基板表面部に形成されている画素セル信号電荷蓄積用の不純物領域と、基板深さ方向に離れて形成する。つまり、本製造方法の適用によって、セル分離用の不純物領域は、その基板表面側の端面の位置が、画素セル信号電荷蓄積用の不純物領域の基板深さ方向端面より、基板深部側のより深い位置に形成される。
また好ましくは、少なくとも、空乏層が最大まで拡がった場合でも両不純物領域が電気的に接続されないように、両不純物領域とトレンチ溝を形成する。
以上から、セル分離用の不純物領域と画素セル信号電荷蓄積用の不純物領域とで接合リークは発生しないため、信号電荷の無駄な散逸はない。

本発明によれば、トレンチ溝のアスペクト比を無理に高くしないでも、セル分離絶縁層の占有面積を増大させることなく、固体撮像デバイスのセル間絶縁特性が向上する。

本発明はＣＭＯＳセンサおよびＣＣＤの何れにも適用可能である。以下、ＣＣＤの場合を例として、本発明の固体撮像デバイスおよびその製造方法の実施形態を説明する。

一般に、ＣＣＤの撮像領域は、画素セルがマトリックス状に配置されている。各画素セルは、大別すると、入射光を受光し、発生した信号電荷を蓄積する受光部（フォトダイオード）と、垂直転送部と、垂直転送部への信号電荷排出を制御する読み出しゲート部と、受光部の過剰電荷を捨てるためのオーバフロードレイン（ＯＦＤ）部と、これら受光部、垂直転送部、読み出しゲート部およびＯＦＤ部を囲み画素セル間を絶縁分離するセル分離部とを備える。画素セルにおける、各部のレイアウトは種々存在する。
垂直転送部は列方向の画素セル間でライン状につながり垂直転送レジスタを構成する。垂直転送レジスタに、たとえば２層構造の転送電極が配置されている。２層の転送電極は一部が重なってパルス駆動され、排出された信号電荷を垂直方向に転送する。垂直方向の端部に転送された信号電荷は、水平方向に設けられている水平転送レジスタに読み出され、さらに転送されて、水平転送レジスタ端の出力部から読み出される。

図１は、ＣＣＤの画素セルの概略断面図である。この図１は、ある画素セルレイアウトにおける列方向の断面を示すものであり、セル分離部間に受光部（フォトダイオード）とＯＦＤが形成されている。なお、本発明は、この例のように受光部とセル分離部とが隣接する場合に有用であり、その他の点はレイアウトに依存して種々変更可能である。つまり、ＯＦＤ部に代えて他の構成が配置されていてもよい。
以下、図１の構成を説明する。

図解した画素セル１は、シリコンウェハからなる半導体基板２に形成されているＰ型半導体ウェル（以下、Ｐウェルという）３に形成されている。Ｐウェル３は、本発明の「第１半導体領域」に該当する。
Ｐウェル３に画素セルのピッチでセル分離絶縁層としてのＳＴＩ層が形成されている。ＳＴＩ層は、トレンチ溝４Ａ,４Ｂに絶縁物を埋め込んだものである。なお、以下、２つのトレンチ溝４Ａ,４Ｂを、単に「トレンチ溝４」と総称する場合もある。

２つのトレンチ溝４Ａ,４Ｂにより区画された画素セルの能動領域（Ｐウェル領域）に、一方のトレンチ溝４Ａに隣接して、フォトダイオードのカソードとなるＮ型不純物領域（以下、「Ｎ型フォトダイオード領域」という）５が形成されている。このＮ型フォトダイオード領域５は、本発明の「第２半導体領域」または「画素セル信号蓄積用の不純物領域」に該当する。
Ｎ型フォトダイオード領域５のウェル表面（受光面）からの深さは、トレンチ溝４Ａのウェル表面（ウェル開口面）からの深さより浅く形成されている。

他方のトレンチ溝４Ｂ側にはＯＦＤ部のＮ型のドレイン不純物領域６が形成されている。ドレイン不純物領域６は図では、いわゆるＬＤＤあるいはエクステンションと称される浅い領域と深い領域との２重不純物拡散構造となっているが、この構成は任意である。
ドレイン不純物領域６とＮ型フォトダイオード領域５との離間領域の上方に薄いゲート絶縁膜７を介してＯＦＤ部の転送ゲート電極８が形成されている。

トレンチ溝４Ａの上方に、垂直転送レジスタの転送電極９が形成されている。
この転送電極９と転送ゲート電極８との離間領域が受光部開口となる。転送電極９は不図示の隣接した画素セルの垂直転送部を覆い、入射光が転送中の信号電荷に混入して、いわゆるスミアと称されるノイズが発生することを防止している。

転送電極９、受光部開口、ＯＦＤ部の転送ゲート電極８およびドレイン不純物領域６等を覆って保護絶縁膜１０が形成され、さらに、その上に不図示の層間絶縁膜が厚く形成されている。
層間絶縁膜内に埋め込まれた導電性プラグ１１がドレイン不純物領域６に接続して設けられている。導電性プラグ１１上に、正電位に制御され過剰電荷を引き抜くための配線層１２が形成されている。
なお、とくに図示しないが受光部開口の上方にカラーフィルタおよびオンチップレンズが配置され、また層間絶縁膜に必要に応じて、屈折率が異なる絶縁膜により層内レンズが形成されている。

以上は既存のＣＣＤ画素セルでも共通に設けられている構成であるが、本実施の形態では、２つのトレンチ溝４Ａ,４Ｂのそれぞれに、セル分離用の不純物領域１３が、たとえば図示のように形成されている。このセル分離用の不純物領域１３は、本発明において「第３半導体領域」とも称せられる。
セル分離用の不純物領域１３は、図示例の場合、トレンチ溝４Ａまたは４Ｂの底面から、トレンチ溝とほぼ同一の幅で基板深部側に伸びるように縦長に配置されている。
具体的には、２つのトレンチ溝４Ａ,４Ｂは、それぞれの深さがＰウェル３の深さより浅いため、トレンチ底面と、Ｐウェル３と半導体基板２の基板バルク領域との境界との間にスペースが存在している。セル分離用の不純物領域１３は、少なくともこのスペースに形成され、上記境界より、さらに基板バルク領域の深部側に所定深さまで深く形成されている。

つぎに、トレンチ溝４の形状と、それに対するセル分離用の不純物領域１３およびＮ型フォトダイオード領域５の位置関係を、図２を用いて、より詳細に説明する。
図２（Ａ）〜図２（Ｃ）は、セル分離部周囲の拡大図であり、それぞれトレンチ形状が異なる場合を示している。

図２（Ａ）は、トレンチ溝４の側壁が、その底面に対して順テーパーとなっている場合を示す。
この場合、トレンチ溝４の順テーパー角度が９０°（垂直）より小さくなっている。後述するように、セル分離用の不純物領域１３は、このような順テーパーのトレンチ溝４をエッチングにより形成した後に、そのとき用いた同じマスク層（破線）を用いたイオン注入により形成する。そのため、順テーパーに応じてセル分離用の不純物領域１３の基板表面側端１３Ａが、トレンチ溝４の底面より上方に位置する。そして、基板表面側端１３ＡとＮ型フォトダイオード領域５との深さ方向の距離ｄ１が、順テーパー角度に応じて短くなる。

図２（Ｂ）は、トレンチ溝４の側壁が、基板表面（ウェル表面）に対してほぼ垂直になっている場合を示す。
この場合、上記セル分離用の不純物領域１３のイオン注入時にトレンチ溝４の側壁には不純物が導入されず、セル分離用の不純物領域１３の基板表面側端１３Ａは、トレンチ溝４の底面と深さ方向においてほぼ一致する。なお、その後の不純物の熱拡散により、セル分離用の不純物領域１３内の不純物がトレンチ溝４の側壁端部に若干拡散する場合もあるが、それによる深さ方向の拡散部の寸法拡大は軽微である。

図２（Ｃ）は、トレンチ溝４の側壁が、いわゆるボウイング形状となる場合である。つまり、トレンチ溝４の開口径ｒ１に比べて、側壁の最大径ｒ２が大きくなっている。なお、トレンチ溝４の底面の径は形成条件によるが、ほぼ開口径ｒ１と等しい場合が多い。
この場合、上記セル分離用の不純物領域１３のイオン注入時にトレンチ溝４の側壁には不純物が導入されず、セル分離用の不純物領域１３の基板表面側端１３Ａは、トレンチ溝４の底面と深さ方向においてほぼ一致する。なお、その後の不純物の熱拡散により、セル分離用の不純物領域１３内の不純物がトレンチ溝４の側壁端部に若干拡散する場合もあるが、それによる深さ方向の拡散部の寸法拡大は軽微である。

以上の３つの場合、セル間分離用の不純物領域１３の基板表面側端１３ＡからＮ型フォトダイオード領域５までの深さ方向の距離は、図２（Ｂ）の場合（ｄ２）と図２（Ｃ）の場合（ｄ３）でほぼ等しくなり、図２（Ａ）の場合（ｄ１）は、それより短くなる。

本発明では、図２に示すトレンチ溝４の形状は何れの場合であってもよく、その場合の最小の距離ｄ１が、最小の場合でもゼロでないように、トレンチ溝４の深さを含む形状、Ｐウェル３およびＮ型フォトダイオード領域５の深さが規定されている。

また、より望ましくは、セル間分離用の不純物領域１３の受光面（ウェル表面）からの深さと、Ｎ型フォトダイオード領域５の受光面からの深さとの差が、当該２つの不純物領域が空乏層を介して接することがないような値に規定されている。あるいは、セル間分離用の不純物領域１３とＮ型フォトダイオード領域５の深さ方向の距離は、少なくとも、空乏層が最大まで広がった場合でも電気的に両者が接続されないように規定されている。
ここで空乏層の幅は、これら不純物領域の能動や不純物プロファイル、不純物に蓄積される信号電荷の自己バイアス効果、さらには上方の各種電極による電界により動作時に変化する。
本実施形態では、これらの要素を加味して空乏層が最大に広がった場合でも、２つの不純物領域が空乏層を介して接しない、あるいは、電気的に接続されないように、上記最小の距離ｄ１が決められている。

つぎに、このようなトレンチ溝４の配置と、上記距離の規定がもたらす利点を説明する。

セル間分離用の不純物領域１３が図１または図２のような位置に存在しないと、トレンチ溝４の底面と、半導体基板２とＰウェル３との境界との間に、Ｐウェル３のスペースが存在することになる。
このスペースが存在すると、ここに電荷のリークパスが生じやすくなる。つまり、図１のトレンチ溝４Ａに関しては、Ｎ型フォトダイオード領域５が隣接しているため、Ｎ型フォトダイオード領域５に蓄積されている信号電荷が、当該リークパスを通って隣の画素セルの、たとえば垂直転送部や受光部に入ることがある。その結果、画素間混色の問題が発生する。

本実施形態では、上記スペースを遮る位置にセル間分離用の不純物領域１３が形成されているため、この混色を有効に防止できる。また、セル間分離用の不純物領域１３がトレンチ溝４に対して深さ方向につながるように配置されるため、トレンチ溝４のアスペクト比を高くする必要がなく、結果として、トレンチ溝４の開口面積、すなわちセル分離部のレイアウト面積を小さくできる。これにより、同一セル面積なら受光部面積を、その分大きくでき感度が向上する。

また、セル間分離用の不純物領域１３とＮ型フォトダイオード領域５との距離が上述のように規定されているため、両者間の接合リークが流れることがない。その結果、信号電荷が無駄に消失することがない。

つぎに、以上の画素セルの形成方法を、図３（Ａ）〜図５（Ｂ）を用いて説明する。
なお、これらの図は、本発明の製造方法に関するセル間分離部の形成工程を示すものであり、他の工程は、よく知られた既存の方法で実施可能である。また、ＣＣＤは通常、画素セル１をマトリックス状に配置した撮像領域と、撮像領域から信号を読み出し、所定の処理を行う回路をロジックトランジスタから形成したロジック領域とを有する。本発明の製造方法は、撮像領域とロジック領域でセル分離部を形成する場合に関するため、図３（Ａ）〜図５（Ｂ）では撮像領域とロジック領域でセル分離部を並べて示している。

たとえばＣＺ（チョクラルスキー）法やＭＣＺ（Magnetic field ＣＺ）法により形成されたシリコンウェハ等の半導体基板２を用意する。
つぎに、以下の方法により、半導体基板２の撮像領域とロジック領域のそれぞれにトレンチ溝４を形成する。

最初に、図３（Ａ）に示すように、半導体基板２表面を熱酸化して熱酸化膜２０を形成し、熱酸化膜２０上に、ＣＶＤ法により、ＣＭＰのエッチングストッパとなる窒化シリコン（ＳｉＮ）膜２１を成膜する。また、ＣＶＤ法により、酸化シリコン（ＳｉＯ_２）膜２２とアモリファスシリコン（ａ−Ｓｉ）膜２３の２層膜からなるマスク層３０を成膜する。
ａ−Ｓｉ膜２３上に、ロジック領域で大きな開口部２４Ｒを有し、撮像領域で小さな開口部２４Ｐを有する第１レジストＲ１を形成する。

第１レジストＲ１およびマスク層３０をエッチングマスクとして、異方性エッチングを行い、ロジック領域でアスペクト比が小さく、撮像領域で大きいトレンチ溝４Ｒと４Ｐを同時に形成する。図３（Ｂ）はトレンチ溝形成後の断面図であり、第１レジストＲ１およびａ−Ｓｉ膜２３はエッチングにより除去されている。
このときのシリコン基板のエッチングでは、ガスの組み合わせとしては、ＨＢｒ／Ｃｌ_２／Ｏ_２、ＨＢｒ／Ｏ_２、あるいは、ＨＢｒ／ＣＦ_４／Ｏ_２等を用いる。このうちＣＦ_４を使わない場合は、側壁保護膜の形成効果が弱まるため、図２（Ｃ）に示すボウイングが出やすくなる。側壁のテーパー角はガス流量比等を含むエッチング条件や装置に応じて７０数°からほぼ垂直まで制御可能である。ここではほぼ垂直にすることが望ましく、側壁のテーパー角は小さいほどよい。また、ボウイングが発生しても、後に説明する絶縁物の充填方法と組み合わせると、望ましい。

図４（Ａ）に示すように、ロジック領域を第２レジストＲ２で覆い、Ｐ型のドーパント、たとえばボロン（Ｂ^＋）を、比較的高いエネルギーでイオン注入する。このときのドーズは、たとえば、１×１０^１８atoms／ｃｍ^３である。
これにより、トレンチ溝４Ｐの底面から深さ方向に３５０〜５００ｎｍ程度までの寸法を有するセル間分離用の不純物領域１３が形成される。

つぎに、図４（Ｂ）に示すように、撮像領域を第３レジストＲ３で覆い、ロジック領域に選択的に、トレンチ溝の追加エッチングを行う。

第３レジストＲ３を除去し、ＳｉＯ_２膜２２をウエットエッチングにより除去する。
図５（Ａ）に示すように、ＣＶＤによりＳｉＯ_２膜を厚く堆積する。あるいは、充填性のよいスピン・オン・グラス塗布法によりＳＯＧ膜を形成する。とくにＳＯＧ膜の場合は、アスペクト比が高いトレンチ溝４Ｐ内が十分に充填されボイドの発生を防止できる。また、図２（Ｃ）に示すようにトレンチ溝がボウイング形状の場合は、ＳＯＧ塗布、その他の複数の膜塗布による方法が望ましい。
これによりトレンチ溝４Ｐ,４Ｒを埋め込む絶縁膜２５が形成される。

充填した絶縁膜２５をＣＭＰにより研磨エッチングする。このときＳｉＮ膜２１がストッパ膜として機能し、その終点検出、平坦性向上が可能である。
その後、ＣＭＰにより分離された絶縁膜２５Ｐ,２５Ｒの高さをウエットエッチングにより調整し、図５（Ｂ）に示すようにＳｉＮ膜２１を除去する。

以後は、既知の方法により画素セルを完成させる。
まず、セル分離以外に必要な不純物領域をイオン注入法により形成する。これにより図５（Ｂ）に示すように、Ｐウェル（およびＮウェル）、さらには、画素セルのＮ型フォトダイオード領域５が撮像領域側に形成される。
Ｐウェル３形成時のイオン注入のドーズは、１×１０^１７atoms／ｃｍ^３程度とし、その深さは基板表面から約１μｍとする。また、セル間分離用の不純物領域１３形成においては、イオン注入のドーズを、１×１０^１８atoms／ｃｍ^３程度とし、その深さは基板表面から約３００ｎｍとする。
このため、セル間分離用の不純物領域１３とＮ型フォトダイオード領域５との深さ方向の距離ｄ１〜ｄ３（図２参照）は、最低でも５０ｎｍ、最大で２００ｎｍと十分な値となる。

その後、ゲート絶縁膜を形成して各種ゲート電極を形成し、絶縁膜を介して、さらに各種転送電極を形成する。
その後、遮光膜、その上層のリフロー膜等を堆積させ、画素セル１の層内レンズを層間絶縁膜内に形成する。
そして、フィルタ層（カラーフィルタ）、オンチップレンズを形成し、パッシベーション膜を堆積して、ウエハ工程を終了する。

以上の製造方法によれば、第２レジストＲ２と第３レジストＲ３の形成と、追加のエッチングを既存のプロセスに加えるだけで、深さが異なるトレンチ溝４Ｐと４Ｒを作り分けることができる。

本実施形態によれば、フォトダイオード面積増大にともなう集光感度の向上が可能である。
とくに、半導体基体の内部をトレンチ加工して、絶縁膜を埋め込むことによりセル分離層が形成されたことにより、隣接する画素セル間が絶縁膜により絶縁されて、隣接する画素セルへ電荷が漏れ込むことを防止することができる。また、埋め込まれた絶縁膜との界面に入射した光が反射するため、隣接する画素へ光が漏れ込むことを防止することができる。さらに、トレンチ加工してセル分離層を形成しているため、不純物のイオン注入によるセル分離層のような拡散を生じないため、セル分離層の幅を制御性良く形成することができる。
また、基板の深い側の領域では拡散層分離により画素間の分離を形成しているため、ＳＴＩの深さをその分浅くすることが可能となる。したがって、ＳＴＩ幅を狭くしてもＳＴＩ溝のアスペクト比を低くおさえることができ、セル分離絶縁膜の埋込み性という点で向上する。
さらにＳＴＩ幅を狭くしても基板の深い領域で拡散層による分離構造を形成しているため、ＳＴＩ上に形成されたゲート配線による寄生ＭＯＳトランジスタの動作が抑制される。
以上より、隣接画素セル間リークによる混色を有効に防止または抑制することができる。

ＣＣＤの画素セルの概略断面図である。 （Ａ）〜（Ｃ）は、セル分離部周囲の拡大図であり、それぞれトレンチ形状が異なる場合を示す。 （Ａ）および（Ｂ）は、トレンチ溝の同時エッチングまでを示す断面図である。 （Ａ）および（Ｂ）は、追加エッチングまでを示す断面図である。 （Ａ）および（Ｂ）は、トレンチ溝内に絶縁物を埋め込むまでを示す断面図である。 ＣＭＯＳセンサの画素セル断面構造図である。

符号の説明

１…画素セル、２…半導体基板、３…Ｐウェル、４…トレンチ溝、５…Ｎ型フォトダイオード領域、１３…セル間分離用の不純物領域、１３Ａ…基板表面側端、ｄ１〜ｄ３…セル間分離用の不純物領域とＮ型不純物領域との深さ方向の距離

Claims (12)

1. 互いにセル分離された画素セルが撮像領域内で繰り返し配列されている固体撮像デバイスであって、
   半導体基板に形成されている第１半導体領域と、
   前記第１半導体領域内の受光面側に形成され、信号電荷を蓄積するための第２半導体領域と、
   前記第１半導体領域の受光面から基板深さ方向に形成され、内部に絶縁物が充填されているセル分離用のトレンチ溝と、
   前記トレンチ溝の底部から、さらに基板深さ方向にかけて形成されているセル分離用の第３半導体領域と、を有し、
   前記第３半導体領域は、前記第２半導体領域より基板深さ方向に離れ、前記トレンチ溝に接して形成されている
   固体撮像デバイス。
2. 前記トレンチ溝は前記第１半導体領域に形成され、
   前記第３半導体領域は、トレンチ溝の底面から、前記第１半導体領域と基板バルク領域との界面までの第１半導体領域の部分に形成されて画素セル間で第１半導体領域を分離し、かつ、前記界面からさらに基板バルク領域の一定深さまで達している
   請求項１に記載の固体撮像デバイス。
3. 前記第３半導体領域の前記受光面からの深さと、前記第２半導体領域の前記受光面からの深さとの差が、当該２つの半導体領域が空乏層を介して接しないような値に設定されている
   請求項１に記載の固体撮像デバイス。
4. 前記第２半導体領域がＮ型、前記第３半導体領域がＰ型の導電型を有する
   請求項１に記載の固体撮像デバイス。
5. 前記トレンチ溝は、その受光面側の開口径と基板深部側の底面の径とが略同一に形成されている
   請求項１に記載の固体撮像デバイス。
6. 前記トレンチ溝は、その受光面側の開口径よりも、側壁の最大径が大きく形成されている
   請求項１に記載の固体撮像デバイス。
7. 前記トレンチ溝に充填されている絶縁物は、スピン・オン・グラス塗布用の絶縁材料からなる
   請求項１に記載の固体撮像デバイス。
8. 前記撮像領域とロジック領域とが同一半導体基板に形成され、
   前記撮像領域に形成されているセル分離用の前記トレンチ溝は、前記ロジック領域に形成されている素子間分離用のトレンチ溝に比べて、トレンチ開口の径が小さく、かつ、トレンチ開口から基板深さ方向の端面までの距離が短い
   請求項１に記載の固体撮像デバイス。
9. 半導体基板の撮像領域とロジック領域とに、それぞれトレンチ溝を形成する工程を含む固体撮像デバイスの製造方法であって、
   前記トレンチ溝形成の工程が、
   半導体基板上にマスク層を形成し、当該マスク層に対し、前記ロジック領域側より前記撮像領域側で径が小さくなるように開口部を同時に形成するマスク開口ステップと、
   前記撮像領域と前記ロジック領域で同時に、前記マスク層の前記開口部を通して前記半導体基板にトレンチ溝を形成する溝形成ステップと、
   前記撮像領域側に形成されているトレンチ溝に選択的に前記マスク層の開口部から不純物をイオン注入して、当該トレンチ溝の底部から基板深部にかけてセル分離用の不純物領域を形成するセル分離ステップと、
   前記ロジック領域に形成されているトレンチ溝に選択的に追加エッチングを行って、当該トレンチ溝の深さを前記撮像領域側より深くする追加エッチングのステップと、を含み、
   その後の画素セルの不純物領域形成工程において、前記撮像領域の画素セル信号電荷蓄積用の不純物領域を、前記セル分離用の不純物領域の基板表面側端面より浅い基板位置に形成する
   固体撮像デバイスの製造方法。
10. 前記セル分離用の不純物領域の前記基板表面からの深さと、前記画素セル信号電荷蓄積用の不純物領域の前記基板表面からの深さとの差が、当該２つの不純物領域が空乏層を介して接しない値になるように、前記トレンチ溝、前記セル分離用の不純物領域および前記画素セル信号電荷蓄積用の不純物領域を形成する
    請求項９に記載の固体撮像デバイスの製造方法。
11. 前記溝形成ステップでは、前記トレンチ溝の開口径に比べて側壁の最大径が大きくなる基板エッチング条件を用いる
    請求項９に記載の固体撮像デバイスの製造方法。
12. 前記追加エッチングのステップ後に、形成したトレンチ溝に、スピン・オン・グラス塗布法により絶縁物を埋め込むステップを、
    さらに含む請求項９に記載の固体撮像デバイスの製造方法。
    

Images