JP5629450B2 - 半導体素子及び半導体素子の形成方法 - Google Patents
半導体素子及び半導体素子の形成方法 Download PDFInfo
- Publication number
- JP5629450B2 JP5629450B2 JP2009239867A JP2009239867A JP5629450B2 JP 5629450 B2 JP5629450 B2 JP 5629450B2 JP 2009239867 A JP2009239867 A JP 2009239867A JP 2009239867 A JP2009239867 A JP 2009239867A JP 5629450 B2 JP5629450 B2 JP 5629450B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- fluorine
- trench
- semiconductor
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000000034 method Methods 0.000 title claims description 18
- 229910052731 fluorine Inorganic materials 0.000 claims description 47
- 239000011737 fluorine Substances 0.000 claims description 47
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 41
- 238000002955 isolation Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 22
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 9
- -1 fluorine ions Chemical class 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 230000001133 acceleration Effects 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 238000003384 imaging method Methods 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 108091006146 Channels Proteins 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical class [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910008284 Si—F Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Description
本発明は、半導体素子やイメージセンサのトレンチ型の素子分離領域周辺に生じるダングリングボンドを終端させる技術に関する。
デジタルカメラ、ビデオカメラ、複写機、ファクシミリなどの電子機器では、光電変換素子を含む画素を１次元あるいは２次元に配列した固体撮像装置が搭載されている。固体撮像装置には、例えばＣＣＤ撮像素子やＣＭＯＳ型撮像素子がある。
近年、固体撮像装置の画素数の増加に伴い、画素の微細化が進行し、受光素子の受光面積や、回路を構成するトランジスタの活性領域の面積が減少する傾向にある。特に、ＣＭＯＳ型撮像素子においては、受光素子をトランジスタから素子分離するための素子分離領域や、トランジスタ間の素子分離領域が配置されているため、微細化のため素子分離領域の面積を小さくする必要がある。画素の微細化に伴って信号電荷が小さくなると、ノイズ成分となる受光領域の暗電流も小さくする必要が生じている。
微細化への対応として、素子分離領域として、半導体基板に設けられたトレンチ（溝）内に埋め込み絶縁膜を形成するＳＴＩ（Shallow Trench Isolation）が用いられるようになってきている。
半導体素子において素子分離領域としてＳＴＩ構造を用いた場合、ＬＯＣＯＳ法により形成された選択酸化膜を用いた場合に比べ、素子分離領域近傍における結晶欠陥が多くなり、それにともなって、リーク電流が増大することが知られている。このリーク電流の原因は、ＳＴＩ内壁のシリコン、シリコン酸化膜界面にひずみや結晶欠陥が多く残留している結果、界面準位密度が高いためであることが知られている。
特許文献１には、フッ素原子をシリコン酸化膜とシリコン基板の界面に注入し、ダングリングボンドをフッ素で終端させてSi-F結合を生じさせることにより結晶欠陥を低減する解消する方法が開示されている。
また、ゲート絶縁膜形成前後にフッ素イオンを注入する場合、素子形成領域への注入ダメージの影響や、多くのフッ素が混入することによるゲート電極やゲート絶縁膜の信頼性の低下を招く場合があることが知られている（特許文献２、３参照）。
しかしながら、特許文献１に記載の界面準位低減技術を固体撮像装置に適用すると、光電変換素子の暗電流（あるいはリーク電流）や、トレンチ型素子分離領域での暗電流（あるいはリーク電流）が充分小さくならないという課題を生じる。デジタルカメラ用の固体撮像装置の場合、暗電流は１画素あたりｆＡ（フェムトアンペア）オーダーに抑えこむ必要があるが、この大きさはＣＰＵなどのロジック回路やメモリ素子で許容できる大きさよりはるかに小さい値である。このように、固体撮像装置では、従来の手法を更に改善する必要があることがわかる。
また、特許文献２、３に記載があるように、ゲート絶縁膜形成前後にフッ素イオンを注入する場合には素子形成領域へのダメージ等の懸念がある。固体撮像装置は、活性領域には光電変換素子を有すると同時に、ＭＯＳトランジスタを有するので、ゲート酸化膜へのダメージは最小限に抑える必要がある。また、素子分離領域では酸化膜の信頼性は大きな問題とはならないものの、画素の微細化により光電変換素子に近づいた素子分離領域での結晶欠陥や界面準位は最小限に抑える必要がある。
本発明は上記問題点を鑑みてなされたものであり、半導体素子のトレンチ型素子分離領域における暗電流の発生を抑制することを目的とする。
上記目的を達成するために、本発明の半導体素子は、半導体基板に形成され、半導体領域を含む活性領域と、前記半導体基板に形成されたトレンチ型の素子分離領域と、前記素子分離領域を囲み、前記半導体基板に形成されたフッ素拡散領域と、前記半導体基板に形成されたチャネルストップ領域とを有し、前記活性領域と前記フッ素拡散領域とは前記チャネルストップ領域によって分離されている。
本発明によれば、半導体素子のトレンチ型素子分離領域における暗電流の発生を抑制することができる。
以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。ただし、本形態において例示される構成部品の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるべきものであり、本発明がそれらの例示に限定されるものではない。
図１は本発明の半導体素子の一例である、固体撮像装置の画素部の断面図である。図１において、１０１はＮ型半導体基板、１０２はＮ型半導体基板内に形成されたＰ型ウェル領域、１０３は光電変換素子であるフォトダイオードのＮ型半導体領域（光電変換領域）である。なお、不図示ではあるが、フォトダイオードを埋め込み型とするために、Ｎ型半導体領域１０３の最表面に高不純物濃度のＰ型層を形成することもできる。
１０４は、隣接する活性領域を電気的に分離するための、絶縁体により構成されたトレンチ型素子分離領域、１０５はポリシリコン配線層である。ポリシリコン配線層１０５は必ずしもこの位置にあるとは限らず、図１は単に一例を示している。１０６はＰ型チャネルストップ領域、１１６はフッ素拡散領域である。フッ素拡散領域１１６はＰ型チャネルストップ領域１０６と素子分離領域１０４との間の部分であり、具体的にはフッ素によりダングリングボンドが終端されたシリコンである。
１０７はＭＯＳトランジスタのソースドレイン領域、１０８はゲート酸化膜、１０９は電荷転送ＭＯＳトランジスタのゲート電極で転送ゲートと呼称する。
図１に示すように、本実施の形態ではトレンチ型素子分離領域１０４の内壁と接するシリコン領域にのみ、フッ素を拡散させた層であるフッ素拡散領域１１６を形成する。フッ素拡散領域１１６は、光電変換素子となるＮ型半導体領域１０３あるいはソースドレイン領域１０７と接触しないように離れている。本実施形態では、更に、Ｎ型半導体領域１０３あるいはソースドレイン領域１０７との間にはチャネルストップ領域１０６が配されている。この構造により、注入ダメージの影響や、多くのフッ素が混入することによる光電変換素子あるいはゲート酸化膜１０８への悪影響を抑えながら、素子分離領域１０４近傍から発生する暗電流を最小限に抑えることができる。
図２は、図１に示す固体撮像装置におけるフッ素拡散領域の形成手順を示す図である。なお、本実施の形態における固体撮像装置の製造方法は、増幅型ＭＯＳセンサで見られる、ＳＴＩ技術により素子分離領域を形成する固体撮像装置に適用される方法であるが、素子分離領域の形成工程に特徴がある。素子分離領域の形成工程以外は、既存の半導体装置の製造工程と同じ形成手順が適用可能であるので、説明を割愛する。
まず、シリコン基板１１０上にシリコン酸化膜１１１を１０〜２０ｎｍ程度、またシリコン窒化膜１１２を１５０〜２００ｎｍ程度、順次形成する（図２（ａ））。次に、素子分離領域１０４を形成する領域のみが開口したフォトレジスト１１３を形成し、このフォトレジスト１１３をマスクとしてシリコン窒化膜１１２をエッチングする（図２（ｂ））。そして、フォトレジスト１１３を除去した後、シリコン窒化膜１１２をマスクとして、シリコン酸化膜１１１および半導体シリコン基板１１０をドライエッチングして、トレンチ１１４を形成する（図２（ｃ））。ここまでの工程は、既存のトレンチの形成方法と同じである。エッチングにより形成されるトレンチ１１４の深さは、２５０ｎｍ〜３５０ｎｍ程度である。このドライエッチングのダメージの影響により、シリコン基板１１０のトレンチ１１４の側壁近傍には、結晶欠陥１１９が発生してしまう。
トレンチ１１４を形成した後、トレンチ１１４の内壁面、すなわちトレンチ１１４の底面及び側面全体を均一性よく覆うように、絶縁膜として内壁シリコン酸化膜１１５を形成する（図２（ｄ））。この内壁シリコン酸化膜１１５の厚さは、３０〜４０ｎｍ程度である。
その後、イオン注入装置により、この内壁シリコン酸化膜１１５中に均一にフッ素イオン１１７を傾斜注入する（図２（ｅ））。ここでは少なくともフッ素を含んだイオンを注入すればよいので、例えばＢＦ２イオンなどの化合物イオンを用いて注入してもよい。このフッ素イオン注入工程において、注入したフッ素が内壁シリコン酸化膜１１５を貫通して、直接シリコン基板１１０に到達してしまうと、注入ダメージが発生し、更にトレンチ側壁近傍の結晶欠陥を増加させてしまう。そのため、加速エネルギーを、例えば５〜６ＫｅＶとし、内壁シリコン酸化膜１１５中にフッ素を注入するが、シリコン基板１１０には到達しないように制御する。フッ素は注入した量に比例してダングリングボンドを低減する効果がある。そのため、注入量に関しては一般的な中電流イオン注入装置の限界である１×１０１１ｃｍ-2以上は注入するようにする。
次に、熱処理を行って、内壁シリコン酸化膜１１５中のフッ素をトレンチ側壁近傍に存在する結晶欠陥１１９を十分に終端できるほど拡散させる（１１８）が、ここでは、例えば、８００〜１０００℃で熱処理を行う（図２（ｆ））。これにより、拡散したフッ素がダングリングボンドと反応し、Si-F結合が生じ、その結果、ダングリングボンドがフッ素により終端されるため、トレンチ側壁近傍の結晶欠陥は低減されることとなる。また、反応に寄与しなかった余剰のフッ素は、外方拡散によって抜けていくため、余計なフッ素も残存しないこととなる。このようにして、シリコン基板１１０のトレンチ側壁近傍には、フッ素拡散領域１２０が形成されることとなる（図２（ｇ））。
この後、フッ素のイオン注入よりも大きなエネルギーでイオン注入を行い、Ｐ型チャネルストップ領域１０６を形成する。次に、内壁シリコン酸化膜１１５の内側を絶縁体で埋めるが、これ以降の処理は既存のトレンチ型の素子分離領域の形成手順と同様であるため、ここでは説明を省略する。
上記の通り、本実施の形態によれば、上述したフッ素拡散領域１２０の形成手順により、水素より結合エネルギーが高いフッ素によって、トレンチ１１４の側壁のダングリングボンドを終端させることができる。そのため、その後のプロセス変遷による熱処理を経ても、フッ素イオンの脱離を抑制することができる。また、内壁シリコン酸化膜１１５中にフッ素イオン注入を行っている為、注入によるシリコンとシリコン酸化膜界面へのダメージも少ない。従って、トレンチ型素子分離領域における暗電流の発生を抑制することができる。
なお、図２（ｅ）のフッ素イオン注入処理よりも先に、光電変換素子が形成される活性領域上には、内壁シリコン酸化膜１１５よりも厚い膜を形成しておく。図２に示す例では、内壁シリコン酸化膜１１５よりも厚いシリコン窒化膜１１２が形成されている。シリコン窒化膜は拡散抑制効果も高いため、内壁シリコン酸化膜１１５よりも厚いシリコン窒化膜１１２を形成しておくことで、活性領域上へのフッ素の拡散を十分に抑制することができる。また、活性領域へのフッ素の拡散を抑制することで、ゲート電極やゲート絶縁膜中の信頼性を高めると共に、シリサイド化を行った時にシリサイド表面の高抵抗化を防ぐことができる。
上述したようにして構成された光電変換素子を、一次元または２次元に複数配列することにより、ラインセンサやエリアセンサ等のイメージセンサを構成することができる。
Claims (9)
- 半導体基板に形成され、半導体領域を含む活性領域と、
前記半導体基板に形成されたトレンチ型の素子分離領域と、
前記素子分離領域を囲み、前記半導体基板に形成されたフッ素拡散領域と、
前記半導体基板に形成されたチャネルストップ領域とを有し、
前記活性領域と前記フッ素拡散領域とは前記チャネルストップ領域によって分離されていることを特徴とする半導体素子。 - 前記活性領域の半導体領域が光電変換領域を含むことを特徴とする請求項１に記載の半導体素子。
- 前記素子分離領域は、前記半導体基板に形成されたトレンチ内に位置し、
前記フッ素拡散領域は、前記トレンチの内壁を構成し、
前記チャネルストップ領域は、前記フッ素拡散領域の周りに位置することを特徴とする請求項１または２に記載の半導体素子。 - 前記活性領域の上には、ゲート酸化膜が形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子。
- 半導体基板に形成された、活性領域とトレンチ型の素子分離領域とを有する半導体素子の製造方法であって、
前記半導体基板の上に、前記素子分離領域を形成する領域を開口したマスクを形成する工程と、
前記開口を介して、前記半導体基板にトレンチを形成する工程と、
前記トレンチの内壁を絶縁膜で覆う工程と、
前記絶縁膜にフッ素を注入する工程と、
熱処理により前記フッ素を拡散させることにより、前記素子分離領域を囲むフッ素拡散領域を形成する工程と、
前記活性領域と前記フッ素拡散領域とを分離するチャネルストップ領域を形成する工程と、
前記トレンチを絶縁体で埋めることにより、前記トレンチ型の素子分離領域を形成する工程と
を有することを特徴とする半導体素子の製造方法。 - 前記マスクを、前記絶縁膜よりも厚く形成することを特徴とする請求項５に記載の半導体素子の製造方法。
- 前記フッ素を注入する工程では、フッ素が前記絶縁膜を貫通して前記半導体基板に到達することのないように、フッ素を注入するときの加速エネルギーを制御することを特徴とする請求項５または６に記載の半導体素子の製造方法。
- 前記フッ素を注入する工程では、前記トレンチにフッ素のイオンを傾斜注入することを特徴とする請求項５乃至７のいずれか１項に記載の半導体素子の製造方法。
- 半導体素子の製造方法であって、
半導体領域を含む活性領域とトレンチとを有する半導体基板を準備する工程と、
前記トレンチの内壁を構成するフッ素拡散領域を形成する工程と、
前記活性領域と前記フッ素拡散領域とを分離するチャネルストップ領域を形成する工程と、
前記トレンチ内に素子分離領域を形成する工程と
を有することを特徴とする半導体素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009239867A JP5629450B2 (ja) | 2009-10-16 | 2009-10-16 | 半導体素子及び半導体素子の形成方法 |
| US12/883,221 US8384177B2 (en) | 2009-10-16 | 2010-09-16 | Semiconductor device and method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009239867A JP5629450B2 (ja) | 2009-10-16 | 2009-10-16 | 半導体素子及び半導体素子の形成方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011086840A JP2011086840A (ja) | 2011-04-28 |
| JP2011086840A5 JP2011086840A5 (ja) | 2012-11-29 |
| JP5629450B2 true JP5629450B2 (ja) | 2014-11-19 |
Family
ID=43878645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009239867A Expired - Fee Related JP5629450B2 (ja) | 2009-10-16 | 2009-10-16 | 半導体素子及び半導体素子の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8384177B2 (ja) |
| JP (1) | JP5629450B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5487034B2 (ja) * | 2010-07-20 | 2014-05-07 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| TWI538023B (zh) | 2013-04-17 | 2016-06-11 | 華亞科技股份有限公司 | 具有凹入式閘極結構之記憶體單元及其製作方法 |
| US8846508B1 (en) * | 2013-07-15 | 2014-09-30 | Varian Semiconductor Equipment Associates, Inc. | Method of implanting high aspect ratio features |
| KR102399338B1 (ko) | 2014-09-12 | 2022-05-19 | 삼성전자주식회사 | 이미지 센서의 제조 방법 |
| EP3113224B1 (en) * | 2015-06-12 | 2020-07-08 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
| JP6861471B2 (ja) * | 2015-06-12 | 2021-04-21 | キヤノン株式会社 | 撮像装置およびその製造方法ならびにカメラ |
| CN109559984B (zh) * | 2017-08-21 | 2020-11-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法 |
| JP7084735B2 (ja) * | 2018-01-31 | 2022-06-15 | キヤノン株式会社 | 半導体装置の製造方法 |
| CN109216392A (zh) * | 2018-09-12 | 2019-01-15 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3304621B2 (ja) | 1994-07-29 | 2002-07-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPH08316465A (ja) * | 1995-05-12 | 1996-11-29 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JP3523151B2 (ja) | 1999-09-17 | 2004-04-26 | Ｎｅｃエレクトロニクス株式会社 | Ｍｏｓトランジスタの製造方法 |
| JP2001144170A (ja) * | 1999-11-11 | 2001-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP4832629B2 (ja) * | 2000-10-04 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100428768B1 (ko) * | 2001-08-29 | 2004-04-30 | 삼성전자주식회사 | 트렌치 소자 분리형 반도체 장치 및 그 형성 방법 |
| JP2003318379A (ja) * | 2002-04-22 | 2003-11-07 | Sony Corp | 光電変換装置及びその製造方法 |
| US6949445B2 (en) * | 2003-03-12 | 2005-09-27 | Micron Technology, Inc. | Method of forming angled implant for trench isolation |
| JP2004356554A (ja) | 2003-05-30 | 2004-12-16 | Semiconductor Leading Edge Technologies Inc | 半導体装置及び半導体装置の製造方法 |
| US7064406B2 (en) * | 2003-09-03 | 2006-06-20 | Micron Technology, Inc. | Supression of dark current in a photosensor for imaging |
| DE102004031453B4 (de) * | 2004-06-29 | 2009-01-29 | Qimonda Ag | Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur |
| JP2006287117A (ja) * | 2005-04-04 | 2006-10-19 | Canon Inc | 半導体装置およびその製造方法 |
| US7709345B2 (en) * | 2006-03-07 | 2010-05-04 | Micron Technology, Inc. | Trench isolation implantation |
| JP2009224585A (ja) * | 2008-03-17 | 2009-10-01 | Panasonic Corp | 半導体装置及びその製造方法 |
-
2009
- 2009-10-16 JP JP2009239867A patent/JP5629450B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-16 US US12/883,221 patent/US8384177B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8384177B2 (en) | 2013-02-26 |
| JP2011086840A (ja) | 2011-04-28 |
| US20110089513A1 (en) | 2011-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5629450B2 (ja) | 半導体素子及び半導体素子の形成方法 | |
| US9728564B2 (en) | Solid-state imaging device, method of manufacturing the same, and imaging apparatus | |
| US7217961B2 (en) | Solid-state image pickup device and method for producing the same | |
| JP2007053217A (ja) | 固体撮像素子 | |
| JP2005347325A (ja) | 固体撮像素子及びその製造方法 | |
| JP2010212536A (ja) | 固体撮像装置の製造方法 | |
| JP2005072236A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20080157138A1 (en) | Cmos image sensor and method for fabricating the same | |
| JP2007036118A (ja) | 固体撮像デバイスおよびその製造方法 | |
| JP2009088447A (ja) | 固体撮像素子およびその製造方法 | |
| JP5458135B2 (ja) | 固体撮像素子の製造方法 | |
| JP2008153566A (ja) | 固体撮像装置及びその製造方法 | |
| JP2006287117A (ja) | 半導体装置およびその製造方法 | |
| US8076207B2 (en) | Gate structure and method of making the same | |
| JP2007141937A (ja) | 固体撮像素子、半導体装置及び半導体装置の製造方法 | |
| JP2007141938A (ja) | 固体撮像素子及びその製造方法 | |
| TW202143464A (zh) | 用於降低隨機擾動訊號(rts)雜訊及白像素之選擇性氮化閘極氧化物 | |
| JP2006294756A (ja) | 半導体装置の製造方法 | |
| JP2015046505A (ja) | 半導体装置およびその製造方法 | |
| US8823853B2 (en) | Solid-state image sensor, method of manufacturing the same and camera | |
| KR100776162B1 (ko) | 이미지 소자의 제조방법 | |
| KR100841208B1 (ko) | 암신호 감소를 위한 이미지센서 제조 방법 | |
| JP2005259886A (ja) | 固体撮像装置及びその製造方法 | |
| JP2017079272A (ja) | 固体撮像装置および固体撮像装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121016 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121016 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140304 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141006 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5629450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |