CN109559984B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN109559984B
CN109559984B CN201710717380.4A CN201710717380A CN109559984B CN 109559984 B CN109559984 B CN 109559984B CN 201710717380 A CN201710717380 A CN 201710717380A CN 109559984 B CN109559984 B CN 109559984B
Authority
CN
China
Prior art keywords
layer
gate
contact hole
semiconductor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710717380.4A
Other languages
English (en)
Other versions
CN109559984A (zh
Inventor
梁金娥
吕乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710717380.4A priority Critical patent/CN109559984B/zh
Priority to US16/044,795 priority patent/US10991572B2/en
Publication of CN109559984A publication Critical patent/CN109559984A/zh
Application granted granted Critical
Publication of CN109559984B publication Critical patent/CN109559984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys

Abstract

本发明公开了一种半导体装置的制造方法，涉及半导体技术领域。该方法包括：提供半导体结构，该半导体结构包括：衬底和在该衬底上的层间电介质层，其中该层间电介质层具有用于形成栅极的开口；在该半导体结构上沉积栅极金属层以填充该开口，其中该栅极金属层含有杂质；在该栅极金属层上形成杂质吸附层；对形成该杂质吸附层之后的半导体结构执行第一退火处理，以使得该栅极金属层中的杂质进入该杂质吸附层；以及在执行该第一退火处理之后，去除该杂质吸附层。本发明可以减少栅极金属层内的杂质，从而可以提高栅极的接触电阻，进而提高器件性能。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体装置的制造方法。
背景技术
随着半导体器件的关键尺寸(Critical Dimension，简称为CD)的逐渐减小，在接触件粘合层(contact glue layer)处引进了钛硅化合物(例如硅化钛)。在现有的制造过程中，在形成源极、漏极和金属栅极的接触孔后，在这些接触孔的底部和侧壁上形成粘合层，例如该粘合层可以为钛(Ti)或氮化钛(TiN)，然后执行退火处理，使得与源极和漏极的表面部分接触的粘合层的部分形成钛硅化合物，然后形成填充这些接触孔的源极接触件、漏极接触件和栅极接触件。这些接触件的材料可以为钨等。
然而，经过上述工艺制造的半导体器件中，金属栅极和栅极接触件之间出现了接触异常的问题。图1是示意性地示出现有技术中的金属栅极和栅极接触件的连接结构的横截面图。例如，如图1所示，在金属栅极11和栅极接触件12(该栅极接触件被二氧化硅层13包围)之间的粘合层14出现了空隙(void)15，这将导致栅极的接触电阻比较高。
发明内容
本发明的发明人发现，现有技术中，在金属栅极和栅极接触件之间的粘合层出现了空隙，这将导致栅极的接触电阻比较高，影响器件性能。
本发明的发明人进一步研究发现，在粘合层中出现了杂质(例如氟)，该杂质基本上是从金属栅极进入粘合层中的，并与粘合层中的钛发生反应形成化合物，从而形成上述空隙。
本发明需要解决的一个技术问题是：提供一种半导体装置的制造方法，能够降低金属栅极中的杂质含量，从而减少由金属栅极进入粘合层中的杂质含量。
根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：衬底和在所述衬底上的层间电介质层，其中所述层间电介质层具有用于形成栅极的开口；在所述半导体结构上沉积栅极金属层以填充所述开口，其中所述栅极金属层含有杂质；在所述栅极金属层上形成杂质吸附层；对形成所述杂质吸附层之后的半导体结构执行第一退火处理，以使得所述栅极金属层中的杂质进入所述杂质吸附层；以及在执行所述第一退火处理之后，去除所述杂质吸附层。
在一个实施例中，在沉积栅极金属层的步骤中，所述栅极金属层包括：在所述开口中的第一部分和在所述第一部分之上的第二部分，其中所述第二部分还形成在所述层间电介质层之上；在形成所述杂质吸附层之前，所述方法还包括：利用平坦化工艺或回蚀刻工艺去除所述第二部分的一部分以对所述第二部分减薄。
在一个实施例中，在去除所述第二部分的一部分之后，所述第二部分的剩余部分的厚度范围为
Figure BDA0001384097080000021
至
Figure BDA0001384097080000022
在一个实施例中，利用平坦化工艺去除所述杂质吸附层；其中，在所述去除所述杂质吸附层的步骤中，还去除了所述第二部分的剩余部分、所述层间电介质层的一部分和所述第一部分的一部分；所述第一部分的剩余部分作为金属栅极。
在一个实施例中，所述栅极金属层的材料包括钨；所述杂质包括氟；所述杂质吸附层的材料包括：钛或钛铝合金。
在一个实施例中，所述杂质吸附层的厚度范围为
Figure BDA0001384097080000023
至
Figure BDA0001384097080000024
在一个实施例中，所述第一退火处理包括：动态表面退火工艺或快速热退火工艺。
在一个实施例中，所述第一退火处理的温度范围为800℃至1000℃。
在一个实施例中，在执行所述第一退火处理之前，所述方法还包括：在所述杂质吸附层上形成防氧化层；在去除所述杂质吸附层的步骤中，还去除所述防氧化层。
在一个实施例中，所述防氧化层的材料包括氮化钛。
在一个实施例中，所述防氧化层的厚度范围为
Figure BDA0001384097080000031
至
Figure BDA0001384097080000032
在一个实施例中，所述开口露出所述衬底的表面的一部分；在提供所述半导体结构的步骤中，所述半导体结构还包括：在所述开口的侧壁上的间隔物层，在所述开口中的所述衬底的被露出表面上和在所述间隔物层的侧壁上的界面层，在所述界面层上的高k电介质层，以及在所述高k电介质层上的阻挡层；其中，所述栅极金属层形成在所述阻挡层上。
在一个实施例中，所述衬底包括：半导体层、在所述半导体层上的半导体鳍片、以及在所述半导体层上且在所述半导体鳍片周围的沟槽隔离部；其中，所述层间电介质层形成在所述半导体鳍片和所述沟槽隔离部上。
在一个实施例中，在提供所述半导体结构的步骤中，所述半导体结构还包括：分别在所述开口两侧且至少部分地位于所述衬底中的源极和漏极，其中，所述层间电介质层还覆盖所述源极和所述漏极。
在一个实施例中，所述方法还包括：在所述层间电介质层上形成绝缘物层；对所述绝缘物层进行图案化以形成露出所述源极的源极接触孔、露出所述漏极的漏极接触孔和露出所述栅极的栅极接触孔；在所述源极接触孔、漏极接触孔和栅极接触孔的侧壁和底部上形成粘合层；执行第二退火处理，使得在所述源极接触孔和所述漏极接触孔的底部的粘合层的部分分别与所述源极和所述漏极的表面部分结合形成硅化物层；以及在所述源极接触孔的硅化物层上形成源极接触件，在所述漏极接触孔的硅化物层上形成漏极接触件，以及在所述栅极接触孔的粘合层上形成栅极接触件。
在上述制造方法中，在形成栅极金属层之后，在栅极金属层上形成杂质吸附层，然后通过执行第一退火处理，使得栅极金属层中的杂质进入该杂质吸附层，然后去除杂质吸附层，因此可以尽量多的去除栅极金属层内的不期望的杂质，降低金属栅极中该杂质的含量，从而减少由金属栅极进入粘合层中的杂质含量。
进一步地，在后续形成粘合层之后，基本上不会出现由于杂质从金属栅极进入粘合层中而形成空隙的现象，从而可以使得金属栅极与后续形成的栅极接触件的接触电阻比较小，提高器件性能。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示意性地示出现有技术中的金属栅极和栅极接触件的连接结构的横截面图。
图2是示出根据本发明一个实施例的半导体装置的制造方法的流程图。
图3是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图4是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图5是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图6是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图7是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图8是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图9是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图10是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图11是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图12是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图13是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图14是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
图15是示意性地示出根据本发明一个实施例的半导体装置的制造过程中一个阶段的结构的横截面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
本发明的发明人发现，如图1所示，在金属栅极(例如钨)11和栅极接触件(例如钨)12之间的粘合层14并不是完整的例如Ti组件，而是出现了空隙15，并且进一步研究发现，在粘合层中存在氟元素。上述出现的空隙将导致栅极的接触电阻比较高。
目前通常采用钨的沉积工艺形成金属栅极，即形成钨栅极。例如可以利用B2H6和WF6通过原子层沉积工艺(Atomic Layer Deposition，简称为ALD)形成金属栅极的成核层，其化学反应如下：B2H6+WF6(ALD)→W+BF3+HF。然后，可选地，可以利用B2H6对成核层表面进行处理。接下来利用H2和WF6反应进行填充孔的操作，从而形成钨栅极(即金属栅极)，其化学反应如下：H2+WF6→W+HF。本发明的发明人发现，由于在上述反应沉积钨栅极的过程中，采用了WF6作为反应气体，因此在所形成的钨层中有可能掺入氟元素。
在后续制造工艺中，需要形成源极、漏极和钨栅极的接触孔，在这些接触孔的底部和侧壁上形成粘合层，例如该粘合层可以为钛或氮化钛，然后执行退火处理，使得与源极和漏极的表面部分接触的粘合层的部分形成钛硅化合物(例如硅化钛)，然后形成填充这些接触孔的源极接触件、漏极接触件和栅极接触件。在该过程中，主要来自于钨栅极的氟元素可能扩散到钨栅极上的粘合层，并与粘合层中的钛元素发生反应，从而可能形成气体化合物，导致粘合层出现空隙。这些空隙将导致栅极与栅极接触件的接触电阻比较大，从而影响器件的性能。
图2是示出根据本发明一个实施例的半导体装置的制造方法的流程图。
在步骤S201，提供半导体结构，该半导体结构包括：衬底和在该衬底上的层间电介质层，其中该层间电介质层具有用于形成栅极的开口。
在一个实施例中，该开口可以露出衬底的表面的一部分。在该步骤S201中，该半导体结构还可以包括：在该开口的侧壁上的间隔物层，在该开口中的该衬底的被露出表面上和在该间隔物层的侧壁上的界面层，在该界面层上的高k电介质层，以及在该高k电介质层上的阻挡层。
在一个实施例中，该衬底可以包括：半导体层、在该半导体层上的半导体鳍片以及在该半导体层上且在该半导体鳍片周围的沟槽隔离部(例如STI(Shallow TrenchIsolation，浅沟槽隔离))。其中，
层间电介质层形成在该半导体鳍片和该沟槽隔离部上。
在一个实施例中，在该步骤S201中，该半导体结构还可以包括：
分别在开口两侧且至少部分地位于衬底中的源极和漏极。其中，该层间电介质层还可以覆盖该源极和该漏极。
在步骤S202，在半导体结构上沉积栅极金属层以填充开口，其中该栅极金属层含有杂质。例如，该栅极金属层可以形成在阻挡层上。例如，该栅极金属层的材料可以包括钨，该杂质可以包括氟。
在步骤S203，在栅极金属层上形成杂质吸附层。例如，该杂质吸附层的材料可以包括：钛或钛铝合金(TiAl)等。例如，该杂质吸附层的厚度范围可以为
Figure BDA0001384097080000071
至
Figure BDA0001384097080000072
例如，该杂质吸附层的厚度可以为
Figure BDA0001384097080000073
或
Figure BDA0001384097080000074
等。
在步骤S204，对形成杂质吸附层之后的半导体结构执行第一退火处理，以使得栅极金属层中的杂质进入该杂质吸附层。
在一个实施例中，该第一退火处理可以包括：动态表面退火工艺(DynamicSurface Anneal，简称为DSA)或快速热退火工艺。在一个实施例中，该第一退火处理的温度范围可以为800℃至1000℃。例如，该第一退火处理的温度可以为900℃等。
在步骤S205，在执行第一退火处理之后，去除杂质吸附层。例如，可以利用平坦化(例如CMP(Chemical Mechanical Planarization，化学机械平坦化))工艺去除该杂质吸附层。
在上述实施例的制造方法中，在形成栅极金属层之后，在栅极金属层上形成杂质吸附层，然后执行第一退火处理使得栅极金属层中的杂质进入该杂质吸附层，然后去除杂质吸附层，因此可以尽量多的去除栅极金属层内的不期望的杂质(例如氟)，降低金属栅极中该杂质的含量，从而减少由金属栅极进入粘合层中的杂质含量。
进一步地，在后续形成粘合层之后，基本上不会出现由于杂质从金属栅极进入粘合层中而形成空隙的现象，从而可以使得金属栅极与后续形成的栅极接触件的接触电阻比较小，提高器件性能。
在一个实施例中，在沉积栅极金属层的步骤中，该栅极金属层可以包括：在开口中的第一部分和在该第一部分之上的第二部分，其中该第二部分还形成在层间电介质层之上。在一个实施例中，在形成杂质吸附层之前，所述制造方法还可以包括：利用平坦化工艺或回蚀刻工艺去除该第二部分的一部分以对该第二部分减薄。通过对第二部分减薄，可以在后续利用杂质吸附层去除栅极金属层的过程中，能够使得栅极金属层的第一部分内的杂质尽量多地进入杂质吸附层，从而尽量多地去除该杂质，降低金属栅极中的杂质含量，从而减少由金属栅极进入粘合层中的杂质含量，这样可以降低金属栅极的接触电阻，提高器件性能。
在一个实施例中，在去除第二部分的一部分之后，该第二部分的剩余部分的厚度范围可以为
Figure BDA0001384097080000081
至
Figure BDA0001384097080000082
例如，该第二部分的剩余部分的厚度可以为
Figure BDA0001384097080000083
等。
在一个实施例中，在(例如利用平坦化工艺)去除杂质吸附层的步骤中，还去除了第二部分的剩余部分、层间电介质层的一部分和第一部分的一部分。该第一部分的剩余部分作为栅极。
在本发明的一个实施例中，在执行第一退火处理之前，所述制造方法还可以包括：在杂质吸附层上形成防氧化层。例如，该防氧化层的材料可以包括氮化钛。该防氧化层可以防止杂质吸附层(例如Ti)被氧化。在一个实施例中，该防氧化层的厚度范围可以为
Figure BDA0001384097080000091
至
Figure BDA0001384097080000092
例如，该防氧化层的厚度可以为
Figure BDA0001384097080000093
在一个实施例中，在去除杂质吸附层的步骤中，还去除该防氧化层。
在本发明的另一个实施例中，也可以不生长该防氧化层。例如，可以在后续去除杂质吸附层(例如Ti)之前，还原被氧化的杂质吸附层，这样就不需要生长防氧化层了。
可选地，在去除杂质吸附层之后，上述制造方法还可以包括：在层间电介质层上形成绝缘物层。可选地，该制造方法还可以包括：对该绝缘物层进行图案化以形成露出源极的源极接触孔、露出漏极的漏极接触孔和露出栅极的栅极接触孔。可选地，该制造方法还可以包括：在源极接触孔、漏极接触孔和栅极接触孔的侧壁和底部上形成粘合层。可选地，该制造方法还可以包括：执行第二退火处理，使得在源极接触孔和漏极接触孔的底部的粘合层的部分分别与源极和漏极的表面部分结合形成硅化物层。可选地，该制造方法还可以包括：在源极接触孔的硅化物层上形成源极接触件，在漏极接触孔的硅化物层上形成漏极接触件，以及在栅极接触孔的粘合层上形成栅极接触件。
在上述实施例中，分别在源极、漏极和栅极上形成了粘合层，并且通过第二退火处理在源极和漏极上形成了硅化物层，然后形成了源极接触件、漏极接触件和栅极接触件。由于在之前的步骤中，利用杂质吸附层和第一退火处理去除了栅极金属层内的杂质(例如氟)，然后在栅极上形成粘合层并进行第二退火处理的过程中，栅极中的杂质基本不会扩散到粘合层中，因此在栅极上的粘合层中基本不出现空隙，从而可以使得栅极与栅极接触件之间的接触电阻比较小，进而可以提高器件性能。
图3至图15是示意性地示出根据本发明一些实施例的半导体装置的制造过程中若干阶段的结构的横截面图。下面结合图3至图15详细描述根据本发明一些实施例的半导体装置的制造过程。
首先，如图3所示，提供半导体结构。该半导体结构可以包括：衬底31和在该衬底31上的层间电介质层34。如图3所示，该衬底31可以包括：半导体层(例如硅)310、在该半导体层310上的第一半导体鳍片(例如硅)311和第二半导体鳍片(例如硅)312、以及在该半导体层310上且在这两个半导体鳍片周围的沟槽隔离部313。例如该第一半导体鳍片和该第二半导体鳍片的导电类型可以相反。例如第一半导体鳍片311的导电类型为P型，用于形成NMOS器件；第二半导体鳍片312的导电类型为N型，用于形成PMOS器件。其中，层间电介质层34形成在第一半导体鳍片311、第二半导体鳍片312和该沟槽隔离部313上。该沟槽隔离部可以包括在这些半导体鳍片周围的沟槽和部分地填充该沟槽的沟槽绝缘物层(例如二氧化硅)。可选地，该衬底还可以包括在第一半导体鳍片和第二半导体鳍片的部分表面上的表面覆盖层314，例如该表面覆盖层的材料可以为二氧化硅。
在一个实施例中，如图3所示，层间电介质层34可以包括：覆盖在半导体鳍片(例如第一半导体鳍片311和第二半导体鳍片312)和沟槽隔离部313上的第一电介质层(例如二氧化硅)341和在该第一电介质层341上的第二电介质层(例如氮化硅)342。该层间电介质层34具有用于形成栅极的开口。该开口可以露出衬底31的部分表面。例如，该开口可以包括：露出第一半导体鳍片311的部分表面的第一开口3401和露出第二半导体鳍片312的部分表面的第二开口3402。
在一个实施例中，如图3所示，该半导体结构还可以包括：在开口(例如第一开口3401和第二开口3402)的侧壁上的间隔物层(例如二氧化硅和/或氮化硅)35，在该开口(例如第一开口3401和第二开口3402)中的衬底的被露出表面上和在该间隔物层35的侧壁上的界面层(例如二氧化硅)36，在该界面层36上的高k电介质层(例如HfO2或TiO2等)37，以及在该高k电介质层37上的阻挡层(例如氮化钛)38。例如，可以通过沉积工艺依次形成界面层36和高k电介质层37，以及通过原子层沉积工艺形成阻挡层38。在该过程中，如图3所示，界面层36、高k电介质层37和阻挡层38还可以形成在第一开口3401和第二开口3402之外的层间电介质层34之上。
在一个实施例中，该半导体结构还可以包括：分别在开口两侧且至少部分地位于衬底中的源极和漏极。例如，如图3所示，该半导体结构还可以包括：分别在第一开口3401两侧且至少部分地位于第一半导体鳍片311中的第一源极321和第一漏极322，以及分别在第二开口3402两侧且至少部分地位于第二半导体鳍片312中的第二源极331和第二漏极332。层间电介质层34覆盖该第一源极321、该第一漏极322、该第二源极331和该第二漏极332。该间隔物层35的一些部分将第一开口3401分别与第一源极321和第一漏极322间隔开，并且该间隔物层35的另一些部分将第二开口3402分别与第二源极331和第二漏极332间隔开。
需要说明的是，虽然图3示出了两个半导体鳍片以及分别在每个半导体鳍片之上的层间电介质层的开口、源极和漏极等，但是本领域技术人员应该理解，本发明的实施例也可以仅有一个半导体鳍片，或者有多于两个的半导体鳍片，以及在每个半导体鳍片之上的层间电介质层的开口、源极和漏极的等，因此本发明的范围并不仅限于此。
接下来，如图4所示，例如通过沉积工艺在图3所示的半导体结构上沉积栅极金属层40以填充开口(例如第一开口3401和第二开口3402)，该栅极金属层40形成在阻挡层38上。在一个实施例中，该栅极金属层的材料可以包括钨。例如，可以采用B2H6和WF6反应形成钨的成核层，然后采用H2和WF6反应形成钨的填充层从而填充开口。在该反应沉积的过程中，该栅极金属层40中可能会含有杂质。例如，该杂质可以包括氟。
如图4所示，该栅极金属层40可以包括：在开口(例如第一开口3401和第二开口3402)中的第一部分41和在该第一部分41之上的第二部分42。该第二部分42还形成在层间电介质层34之上，例如形成在层间电介质层34之上的阻挡层38上。
接下来，如图5所示，利用平坦化(例如CMP)工艺或回蚀刻工艺去除该第二部分42的一部分以对该第二部分42减薄。例如，该第二部分42的剩余部分的厚度h的范围可以为
Figure BDA0001384097080000121
至
Figure BDA0001384097080000122
例如，该第二部分42的剩余部分的厚度h可以为
Figure BDA0001384097080000123
等。通过对第二部分减薄，可以在后续利用杂质吸附层去除栅极金属层的过程中，能够使得栅极金属层的第一部分内的杂质尽量多地进入杂质吸附层，从而尽量多地去除该杂质，这样可以使得在栅极与栅极接触件之间的粘合层中基本不出现空隙，从而降低金属栅极的接触电阻，提高器件性能。
接下来，如图6所示，例如通过PVD(Physical Vapor Deposition，物理气相沉积)工艺或CVD(Chemical Vapor Deposition，化学气相沉积)工艺在栅极金属层40上形成杂质吸附层51。例如，该杂质吸附层的材料可以包括：钛或钛铝合金(TiAl)等。例如，该杂质吸附层的厚度范围可以为
Figure BDA0001384097080000124
至
Figure BDA0001384097080000125
例如，该杂质吸附层的厚度可以为
Figure BDA0001384097080000126
或
Figure BDA0001384097080000127
等。
接下来，如图7所示，例如通过沉积工艺在杂质吸附层51上形成防氧化层53。例如，该防氧化层53的材料可以包括氮化钛。该防氧化层可以防止杂质吸附层被氧化。在一个实施例中，该防氧化层53的厚度范围可以为
Figure BDA0001384097080000128
至
Figure BDA0001384097080000129
例如，该防氧化层的厚度可以为
Figure BDA00013840970800001210
接下来，如图8所示，对图7所示的半导体结构执行第一退火处理，以使得栅极金属层40中的杂质进入该杂质吸附层51。例如，在该过程中，栅极金属层40中的氟杂质与杂质吸附层51中的钛结合，形成更稳定的化合物(例如可以是固体或气体，这在后续平坦化工艺中容易去除)，在浓度梯度的驱动下，氟杂质被杂质吸附层吸收掉。
在一个实施例中，该第一退火处理可以包括：DSA或快速热退火工艺。在一个实施例中，该第一退火处理的温度范围可以为800℃至1000℃。例如，该第一退火处理的温度可以为900℃等。
接下来，如图9所示，对图8所示的半导体结构执行平坦化(例如CMP)，从而去除防氧化层53、杂质吸附层51、栅极金属层40的第二部分42的剩余部分、层间电介质层34的一部分(例如该层间电介质层可以损耗大约
Figure BDA00013840970800001211
来满足工艺要求)和栅极金属层40的第一部分41的一部分。该第一部分41的剩余部分可以作为在第一半导体鳍片311之上的第一栅极401和在第二半导体鳍片312之上的第二栅极402。通过去除杂质吸附层(其中该杂质吸附层吸收了栅极金属层中的杂质)，从而可以减少栅极金属层内的不期望的杂质的含量，甚至可以将杂质基本去除干净，有利于减小栅极的接触电阻，提高器件性能。
接下来，如图10所示，例如通过沉积工艺在层间电介质层34上形成绝缘物层(例如二氧化硅)60。
接下来，对该绝缘物层进行图案化以形成露出源极的源极接触孔、露出漏极的漏极接触孔和露出栅极的栅极接触孔。例如，如图11所示，对该绝缘物层60进行图案化，从而形成露出第一源极321的第一源极接触孔71、露出第一漏极322的第一漏极接触孔72、露出第一栅极401的第一栅极接触孔73、露出第二源极331的第二源极接触孔81、露出第二漏极332的第二漏极接触孔82和露出第二栅极402的第二栅极接触孔83。
接下来，如图12所示，例如通过沉积工艺在源极接触孔(例如第一源极接触孔71和第二源极接触孔81)、漏极接触孔(例如第一漏极接触孔72和第二漏极接触孔82)和栅极接触孔(例如第一栅极接触孔73和第二栅极接触孔83)的侧壁和底部上形成粘合层90。该粘合层90还形成在绝缘物层60上。例如该粘合层的材料可以包括：钛或氮化钛。
接下来，如图13所示，执行第二退火处理，使得在源极接触孔(例如第一源极接触孔71和第二源极接触孔81)和漏极接触孔(例如第一漏极接触孔72和第二漏极接触孔82)的底部的粘合层90的部分分别与相应的源极(例如第一源极321和第二源极331)和漏极(例如第一漏极322和第二漏极332)的表面部分结合形成硅化物层91。例如该硅化物层91可以是钛硅化合物(例如硅化钛(TiSix))。通过形成硅化物层，可以使得源极和漏极分别与后续形成的相应的接触件实现欧姆接触，降低接触电阻。
接下来，在源极接触孔的硅化物层上形成源极接触件，在漏极接触孔的硅化物层上形成漏极接触件，以及在栅极接触孔的粘合层上形成栅极接触件。下面结合图14和图15描述该形成这些接触件的过程。
例如，如图14所示，例如通过沉积工艺在图13所示的半导体结构上形成接触金属层(例如钨)92。该接触金属层92填充源极接触孔(例如第一源极接触孔71和第二源极接触孔81)、漏极接触孔(例如第一漏极接触孔72和第二漏极接触孔82)和栅极接触孔(例如第一栅极接触孔73和第二栅极接触孔83)。
接下来，如图15所示，对图14所示的半导体结构执行平坦化(例如CMP)，去除在这些接触孔之外的接触金属层92的部分和粘合层90的部分，从而形成相应的接触件。例如，在第一源极接触孔71的硅化物层91上形成第一源极接触件9211，在第一漏极接触孔72的硅化物层91上形成第一漏极接触件9212，在第一栅极接触孔73的粘合层90上形成第一栅极接触件9213，在第二源极接触孔81的硅化物层91上形成第二源极接触件9221，在第二漏极接触孔82的硅化物层91上形成第二漏极接触件9222，以及在第二栅极接触孔83的粘合层90上形成第二栅极接触件9223。
至此，提供了根据本发明一些实施例的半导体装置的制造方法。在该制造方法中，在形成栅极金属层之后，在栅极金属层上形成杂质吸附层，然后执行第一退火处理，使得栅极金属层中的杂质进入该杂质吸附层，然后去除杂质吸附层，因此可以尽量多的去除栅极金属层内的不期望的杂质(例如氟)，降低金属栅极中该杂质的含量，这样在后续形成粘合层之后，基本上不会出现由于杂质从金属栅极进入粘合层中而形成空隙的现象，从而可以使得金属栅极与后续形成的栅极接触件的接触电阻比较小，提高器件性能。
至此，已经详细描述了根据本发明的实施例的半导体装置的制造方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (14)

1.一种半导体装置的制造方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括：衬底和在所述衬底上的层间电介质层，其中所述层间电介质层具有用于形成栅极的开口；
在所述半导体结构上沉积栅极金属层以填充所述开口，其中所述栅极金属层含有杂质，所述栅极金属层包括：在所述开口中的第一部分和在所述第一部分之上的第二部分，其中所述第二部分还形成在所述层间电介质层之上；
利用平坦化工艺或回蚀刻工艺去除所述第二部分的一部分以对所述第二部分减薄；
在对所述第二部分减薄之后，在所述栅极金属层上形成杂质吸附层；
对形成所述杂质吸附层之后的半导体结构执行第一退火处理，以使得所述栅极金属层中的杂质进入所述杂质吸附层；以及
在执行所述第一退火处理之后，去除所述杂质吸附层。
2.根据权利要求1所述的方法，其特征在于，
在去除所述第二部分的一部分之后，所述第二部分的剩余部分的厚度范围为
Figure FDA0002607288410000011
至
Figure FDA0002607288410000012
3.根据权利要求1所述的方法，其特征在于，
利用平坦化工艺去除所述杂质吸附层；
其中，在去除所述杂质吸附层的步骤中，还去除了所述第二部分的剩余部分、所述层间电介质层的一部分和所述第一部分的一部分；所述第一部分的剩余部分作为金属栅极。
4.根据权利要求1所述的方法，其特征在于，
所述栅极金属层的材料包括钨；
所述杂质包括氟；
所述杂质吸附层的材料包括：钛或钛铝合金。
5.根据权利要求1所述的方法，其特征在于，
所述杂质吸附层的厚度范围为
Figure FDA0002607288410000021
至
Figure FDA0002607288410000022
6.根据权利要求1所述的方法，其特征在于，
所述第一退火处理包括：动态表面退火工艺或快速热退火工艺。
7.根据权利要求1所述的方法，其特征在于，
所述第一退火处理的温度范围为800℃至1000℃。
8.根据权利要求1所述的方法，其特征在于，
在执行所述第一退火处理之前，所述方法还包括：在所述杂质吸附层上形成防氧化层；
在去除所述杂质吸附层的步骤中，还去除所述防氧化层。
9.根据权利要求8所述的方法，其特征在于，
所述防氧化层的材料包括氮化钛。
10.根据权利要求8所述的方法，其特征在于，
所述防氧化层的厚度范围为
Figure FDA0002607288410000023
至
Figure FDA0002607288410000024
11.根据权利要求1所述的方法，其特征在于，
所述开口露出所述衬底的表面的一部分；
在提供所述半导体结构的步骤中，所述半导体结构还包括：在所述开口的侧壁上的间隔物层，在所述开口中的所述衬底的被露出表面上和在所述间隔物层的侧壁上的界面层，在所述界面层上的高k电介质层，以及在所述高k电介质层上的阻挡层；
其中，所述栅极金属层形成在所述阻挡层上。
12.根据权利要求1所述的方法，其特征在于，
所述衬底包括：半导体层、在所述半导体层上的半导体鳍片以及在所述半导体层上且在所述半导体鳍片周围的沟槽隔离部；
其中，所述层间电介质层形成在所述半导体鳍片和所述沟槽隔离部上。
13.根据权利要求3所述的方法，其特征在于，
在提供所述半导体结构的步骤中，所述半导体结构还包括：分别在所述开口两侧且至少部分地位于所述衬底中的源极和漏极，其中，所述层间电介质层还覆盖所述源极和所述漏极。
14.根据权利要求13所述的方法，其特征在于，还包括：
在所述层间电介质层上形成绝缘物层；
对所述绝缘物层进行图案化以形成露出所述源极的源极接触孔、露出所述漏极的漏极接触孔和露出所述栅极的栅极接触孔；
在所述源极接触孔、漏极接触孔和栅极接触孔的侧壁和底部上形成粘合层；
执行第二退火处理，使得在所述源极接触孔和所述漏极接触孔的底部的粘合层的部分分别与所述源极和所述漏极的表面部分结合形成硅化物层；以及
在所述源极接触孔的硅化物层上形成源极接触件，在所述漏极接触孔的硅化物层上形成漏极接触件，以及在所述栅极接触孔的粘合层上形成栅极接触件。
CN201710717380.4A 2017-08-21 2017-08-21 半导体装置的制造方法 Active CN109559984B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710717380.4A CN109559984B (zh) 2017-08-21 2017-08-21 半导体装置的制造方法
US16/044,795 US10991572B2 (en) 2017-08-21 2018-07-25 Manufacturing method for semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710717380.4A CN109559984B (zh) 2017-08-21 2017-08-21 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN109559984A CN109559984A (zh) 2019-04-02
CN109559984B true CN109559984B (zh) 2020-11-13

Family

ID=65360706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710717380.4A Active CN109559984B (zh) 2017-08-21 2017-08-21 半导体装置的制造方法

Country Status (2)

Country Link
US (1) US10991572B2 (zh)
CN (1) CN109559984B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210042222A (ko) 2019-10-08 2021-04-19 삼성전자주식회사 반도체 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001716A (en) * 1998-05-22 1999-12-14 United Silicon Incorporated Fabricating method of a metal gate
CN101246850A (zh) * 2007-02-15 2008-08-20 索尼株式会社 绝缘栅场效应晶体管及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376358B1 (en) * 2001-03-15 2002-04-23 Micron Technology, Inc. Method of forming plugs and local interconnect for embedded memory/system-on-chip (SOC) applications
US7018880B2 (en) * 2003-12-22 2006-03-28 Texas Instruments Incorporated Method for manufacturing a MOS transistor having reduced 1/f noise
US8853075B2 (en) * 2008-02-27 2014-10-07 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method for forming a titanium-containing layer on a substrate using an atomic layer deposition (ALD) process
JP5235486B2 (ja) * 2008-05-07 2013-07-10 パナソニック株式会社 半導体装置
KR101094376B1 (ko) * 2009-07-31 2011-12-15 주식회사 하이닉스반도체 반도체장치의 매립워드라인 형성 방법
JP5629450B2 (ja) * 2009-10-16 2014-11-19 キヤノン株式会社 半導体素子及び半導体素子の形成方法
JP2012209331A (ja) * 2011-03-29 2012-10-25 Renesas Electronics Corp 半導体集積回路装置の製造方法
US9117925B2 (en) * 2013-01-31 2015-08-25 United Microelectronics Corp. Epitaxial process
JP6311901B2 (ja) * 2014-06-26 2018-04-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び有機ｅｌ表示装置
US9570557B2 (en) * 2015-04-29 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Tilt implantation for STI formation in FinFET structures
WO2017013691A1 (ja) * 2015-07-17 2017-01-26 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
US9922884B2 (en) * 2015-10-14 2018-03-20 International Business Machines Corporation Integrated circuit with replacement gate stacks and method of forming same
US9502307B1 (en) * 2015-11-20 2016-11-22 International Business Machines Corporation Forming a semiconductor structure for reduced negative bias temperature instability
US10109740B2 (en) * 2016-07-18 2018-10-23 International Business Machines Corporation Programmable bulk FinFET antifuses
US10355110B2 (en) * 2016-08-02 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001716A (en) * 1998-05-22 1999-12-14 United Silicon Incorporated Fabricating method of a metal gate
CN101246850A (zh) * 2007-02-15 2008-08-20 索尼株式会社 绝缘栅场效应晶体管及其制造方法

Also Published As

Publication number Publication date
US10991572B2 (en) 2021-04-27
CN109559984A (zh) 2019-04-02
US20190057861A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
US11410846B2 (en) Method for metal gate surface clean
US10692779B2 (en) Method and structure for CMOS metal gate stack
US8309448B2 (en) Method for forming buried word line in semiconductor device
US20080105920A1 (en) Semiconductor devices and fabrication process thereof
CN107680938B (zh) 半导体装置的制造方法
US9147746B2 (en) MOS transistors and fabrication method thereof
US20120238088A1 (en) Fabrication method of metal gates for gate-last process
TW201730925A (zh) 半導體結構及其製造方法
US9224691B2 (en) Semiconductor device contact structures
JP2007158065A (ja) 半導体装置の製造方法および半導体装置
CN108615705B (zh) 接触插塞的制造方法
JP4635070B2 (ja) 半導体装置
CN109559984B (zh) 半导体装置的制造方法
JP2010186877A (ja) 半導体装置およびその製造方法
US9685374B1 (en) Contact process flow
US20150295018A1 (en) Semiconductor device and method for forming the same
JP2012186259A (ja) 半導体装置の製造方法および半導体装置
US9570348B2 (en) Method of forming contact strucutre
US8008728B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20090209096A1 (en) Method for manufacturing semiconductor device having decreased contact resistance
CN109148299B (zh) 半导体装置及其制造方法
TWI625856B (zh) 半導體裝置結構及其製造方法
CN115332248A (zh) 形成半导体元件的方法
CN115394637A (zh) 半导体器件及其制作方法
CN115732413A (zh) 形成半导体结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant