CN115394637A - 半导体器件及其制作方法 - Google Patents
半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN115394637A CN115394637A CN202211322530.9A CN202211322530A CN115394637A CN 115394637 A CN115394637 A CN 115394637A CN 202211322530 A CN202211322530 A CN 202211322530A CN 115394637 A CN115394637 A CN 115394637A
- Authority
- CN
- China
- Prior art keywords
- tungsten
- layer
- opening
- semiconductor device
- fluorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 117
- 239000010937 tungsten Substances 0.000 claims abstract description 117
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 116
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 37
- 239000011737 fluorine Substances 0.000 claims abstract description 37
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 34
- 230000006911 nucleation Effects 0.000 claims description 26
- 238000010899 nucleation Methods 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 22
- 239000001257 hydrogen Substances 0.000 claims description 20
- 229910052739 hydrogen Inorganic materials 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 20
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 15
- 239000002131 composite material Substances 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 6
- 238000007669 thermal treatment Methods 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 125000001153 fluoro group Chemical group F* 0.000 abstract description 12
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- UORVGPXVDQYIDP-UHFFFAOYSA-N borane Chemical compound B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000085 borane Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种半导体器件及其制作方法，所述方法包括：提供一衬底，所述衬底上形成有绝缘层，所述绝缘层内形成有暴露所述衬底的开口；在所述开口内填充钨金属，所述钨金属内残留有氟；进行快速热处理，使所述氟从所述钨金属内挥发出来。本发明通过进行快速热处理，使氟从所述钨金属内挥发出来，从而减小或消除了所述钨金属中的氟残留，避免了氟残留造成的器件失效等问题，并且降低了开口内钨金属的阻值，提高了器件的性能。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种半导体器件及其制作方法。
背景技术
在大多数先进半导体器件的制作过程中，由于金属钨具有极好的台阶覆盖和间隙填充能力以及良好的抗电迁移特性，因此广泛采用金属钨作为通孔或凹槽的填充材料。
现有技术中的钨填充工艺一般包括：在衬底上沉积氧化层；对氧化层进行刻蚀形成通孔；在通孔的侧壁与底部沉积扩散阻挡层；在通孔内沉积钨金属；对钨金属平坦化。
然而，在通孔内填充钨金属时，一般采用硅烷或硼烷与氢气、六氟化钨反应形成所述钨金属，由于反应气体都需要使用六氟化钨，因此在形成的钨金属内会存在氟残留，而氟残留扩散至衬底内可能会导致器件失效。
发明内容
本发明的目的在于提供一种半导体器件及其制作方法，能够减小或消除钨金属中的氟残留，提高器件性能。
为解决上述技术问题，本发明提供一种半导体器件的制作方法，包括以下步骤：
提供一衬底，所述衬底上形成有绝缘层，所述绝缘层内形成有暴露所述衬底的开口；
在所述开口内填充钨金属，所述钨金属内残留有氟；以及
进行快速热处理，使所述氟从所述钨金属内挥发出来。
可选的，所述快速热处理的温度不超过500℃，所述快速热处理的时间介于5s~20s之间。
可选的，在进行快速热处理的过程中，向反应腔室内通入氢气与氮气，所述氢气与氟反应生成氟化氢。
可选的，在所述开口内填充钨金属之前，所述制作方法还包括：形成扩散阻挡层在所述开口的侧壁及底部。
可选的，所述扩散阻挡层包含钛/氮化钛复合层或钽/氮化钽复合层。
可选的，在所述开口内填充钨金属的方法包括：
形成钨成核层，所述钨成核层覆盖所述开口的侧壁与底部，并覆盖所述绝缘层；
形成钨主体层，所述钨主体层填满所述开口并覆盖所述钨成核层；以及
对所述钨主体层与所述钨成核层进行平坦化至暴露出所述绝缘层。
可选的，采用六氟化钨作为钨源进行原子层沉积工艺，形成所述钨成核层；或者，
采用六氟化钨作为钨源进行化学气相沉积工艺，形成所述钨主体层。
可选的，所述衬底上形成有栅极结构，在所述栅极结构两侧的衬底中形成有源极与漏极，所述绝缘层覆盖所述栅极结构，所述开口形成于所述绝缘层内且暴露出所述栅极结构、所述源极或所述漏极。
可选的，所述栅极结构包括栅氧化层、位于栅氧化层上的多晶硅栅极、以及位于栅氧化层与所述多晶硅栅极两侧的侧墙。
相应的，本发明还提供一种半导体器件，采用如上所述的半导体器件的制作方法制作而成。
本发明提供的一种半导体器件及其制作方法中，在开口内填充钨金属，所述钨金属内残留有氟，接着进行快速热处理，使所述氟从所述钨金属内挥发出来，从而减小或消除所述钨金属中的氟残留，避免了氟残留造成的器件失效等问题，并且降低了开口内钨金属的阻值，提高了器件的性能。
进一步的，在快速热处理过程中，向反应腔室内通入氢气与氮气，氢气与氟反应生成氟化氢，从而避免挥发至空气中的氟对器件造成影响，进一步提高了器件的性能。
进一步的，在热处理过程中，向反应腔室内通入氢气，氢气能够修复栅氧化层的悬空键，从而改善栅氧化层的质量。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1是本发明一实施例提供的半导体器件的制作方法的流程图。
图2是本发明一实施例提供的形成开口之后的结构示意图。
图3是本发明一实施例提供的形成扩散阻挡层之后的结构示意图。
图4是本发明一实施例提供的形成钨成核层之后的结构示意图。
图5是本发明一实施例提供的形成钨主体层之后的结构示意图。
图6是本发明一实施例提供的进行平坦化之后的结构示意图。
图7是本发明一实施例提供的半导体器件的结构示意图。
附图标记：
10-衬底；11-绝缘层；12-开口；13-扩散阻挡层；14-钨金属；141-钨成核层；142-钨主体层；15-通孔；21-栅极结构；211-栅氧化层；212-多晶硅栅极；213-侧墙；22-源极；23-漏极。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图1是本发明一实施例提供的半导体器件的制作方法的流程图。
如图1所示，所述半导体器件的制作方法包括以下步骤：
S1：提供一衬底，所述衬底上形成有绝缘层，所述绝缘层内形成有暴露所述衬底的开口；
S2：在所述开口内填充钨金属，所述钨金属内残留有氟；
S3：进行快速热处理，使所述氟从所述钨金属内挥发出来。
图2至图6是本发明一实施例提供的半导体器件的制作方法的各步骤的结构示意图。接下来，将结合图1与图2~图6对本发明一实施例所提供的半导体器件的制作方法进行详细说明。
在步骤S1中，请参照图2所示，提供一衬底10，所述衬底10上形成有绝缘层11，所述绝缘层11内形成有暴露所述衬底10的开口12。
其中，所述衬底10的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等，也可以是绝缘体上硅，绝缘体上锗；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述衬底10的材料优选为硅。
所述衬底10上或所述衬底10内可以形成有多个前道器件，例如PMOS晶体管、NMOS晶体管、电阻器、电容器或电感器等，所述绝缘层11覆盖所述前道器件与所述衬底10。所述绝缘层11的材质包含氧化硅，可以采用化学气相沉积法（chemical vapor deposition，CVD）、物理气相沉积法（physical vapor deposition，PVD）、原子层沉积法（atomic layerdeposition，ALD）等本领域技术人员已知的方法形成。
所述绝缘层11内形成有暴露所述衬底10的开口12，例如暴露出所述前道器件。具体的，首先可以在所述绝缘层11上形成光刻胶层，接着对所述光刻胶层进行曝光与显影，形成图形化的光刻胶层，所述图形化的光刻胶层暴露出所述绝缘层11上预订形成开口12的区域；接着，以所述图形化的光刻胶层为掩膜对所述绝缘层11进行刻蚀，至暴露出所述衬底10；最后，采用灰化工艺或刻蚀工艺去除所述图形化的光刻胶层。在所述绝缘层11与所述衬底10之间还可以形成有刻蚀停止层（未图示），以作为所述绝缘层11的刻蚀停止层。
在步骤S2中，请参照图6所示，在所述开口12内填充钨金属14，所述钨金属14内残留有氟。
具体的，首先，请参考图3所示，形成扩散阻挡层13，所述扩散阻挡层13覆盖所述开口12的侧壁及底部，并覆盖所述绝缘层11。所述扩散阻挡层13作为后续钨金属填充的粘附层和氟扩散阻挡层，所述扩散阻挡层13包含钛/氮化钛（Ti/TiN）复合层或钽/氮化钽（Ta/TaN）复合层，但不限于此。可以采用物理气相沉积或者化学气相沉积等沉积方法形成所述扩散阻挡层13。
接着，请参考图4所示，形成钨成核层141，所述钨成核层141覆盖所述开口12的侧壁及底部，并覆盖所述绝缘层11。本实施例中，所述钨成核层141覆盖所述扩散阻挡层13。
采用六氟化钨（WF6）作为钨源进行沉积工艺形成所述钨成核层141。优选的，可以采用原子层沉积工艺形成所述钨成核层141，但不限于此。所述原子层沉积工艺所采用的工艺气体包含六氟化钨与硅烷（SiH4）或硼烷（B2H6），例如所述工艺气体包含六氟化钨与硅烷。由于反应气体中包含六氟化钨，在形成的所述钨成核层141中会残留有氟。
然后，请参考图5所示，形成钨主体层142，所述钨主体层142填满所述开口12并覆盖所述钨成核层141。
采用六氟化钨作为钨源进行沉积工艺形成所述钨主体层142。优选的，可以采用化学气相沉积工艺或原子层沉积工艺形成所述钨主体层142，但不限于此。例如采用化学气相沉积工艺形成所述钨主体层142，所述化学气相沉积工艺所采用的工艺气体包含六氟化钨与氢气（H2）。由于反应气体中包含六氟化钨，在所述钨主体层142中也会残留有氟。
之后，请参考图6所示，对所述钨主体层142与所述钨成核层141进行平坦化至暴露出所述绝缘层11，在所述开口12内形成钨金属14。
示例性的，可以采用化学机械研磨工艺将所述开口12外的所述钨主体层142、所述钨成核层141与所述扩散阻挡层13都去除，停留在所述绝缘层11上，形成如图6所示的结构。
在步骤S3中，请继续参考图6所示，进行快速热处理，使所述氟从所述钨金属14内挥发出来。
本实施例中，通过快速热处理，使所述氟从所述钨金属14内挥发出来，从而减小或消除所述钨金属14中的氟残留，避免了氟残留造成的器件失效等问题，并且降低了开口12内钨金属14的阻值，提高了器件的性能。
示例性的，所述快速热处理的温度不超过500℃，所述快速热处理的时间介于5s~20s之间。优选的，在进行快速热处理的过程中，向反应腔室内通入氢气（H2）与氮气（N2），所述氮气作为绝缘气体，所述氢气与氟反应生成氟化氢，从而避免从所述钨金属14内挥发出来的氟对器件造成影响，进一步提高了器件的性能。
本发明实施例中，所述开口12可以为沟槽或通孔，或本领域技术人员已知的其他结构，在所述开口12内填充钨金属14可以将所述开口12上下两侧的结构相连接，例如将所述开口12底部的前道器件与所述开口12顶部的外部结构相连接。只要所述开口12内形成的钨金属14具有氟残留，均可以采用本发明所述的制作方法减小或消除所述钨金属14内的氟残留。
以下以所述前道器件为MOS晶体管为例进行说明。图7是本发明一实施例提供的半导体器件的结构示意图，请参考图7所示，在步骤S1中，提供一衬底10，所述衬底10上形成有栅极结构21，所述栅极结构21两侧的所述衬底10中形成有源极22与漏极23，在所述衬底10上形成有绝缘层11，所述绝缘层11覆盖所述栅极结构21。在所述绝缘层11内形成有通孔15，所述通孔15暴露出所述栅极结构21、所述源极22或所述漏极23。例如，所述绝缘层11内形成有多个通孔15，每个所述通孔15分别暴露出所述栅极结构21、所述源极22或所述漏极23，以将所述栅极结构21、所述源极22或所述漏极23与外部结构相连接。图7中仅示出了所述源极22与所述漏极23上的两个所述通孔15。
在步骤S2中，在所述通孔15内分别形成扩散阻挡层13、钨成核层141与钨主体层142，所述扩散阻挡层13覆盖所述通孔15的侧壁及底部，所述钨成核层141也覆盖所述通孔15的侧壁与底部，并覆盖所述扩散阻挡层13，所述钨主体层142填充所述通孔15，并覆盖所述钨成核层141。
由于在形成所述钨成核层141与所述钨主体层142的过程中都采用了六氟化钨作为钨源，因此，在所述钨成核层141与所述钨主体层142中均残留有氟，如果不对氟残留进行去除，在后续工艺过程中，氟残留会扩散至所述衬底10内导致器件失效。
因此，在步骤S3中，进行快速热处理，使得所述钨成核层141与所述钨主体层142中的氟挥发出来，从而减小或消除所述钨金属中的氟残留，避免了氟残留造成的器件失效等问题，并且降低了所述通孔15内钨金属的阻值，提高了器件的性能。
优选的，在进行快速热处理的过程中，通入氮气与氢气，所述氮气作为绝缘气体，所述氢气与氟反应生成氟化氢，从而避免挥发至腔室中的氟对器件造成影响，进一步提高了器件的性能。
本实施例中，请参考图7所示，所述栅极结构21包括栅氧化层211、位于所述栅氧化层211上的多晶硅栅极212，以及位于所述栅氧化层211与所述多晶硅栅极212两侧的侧墙213。在热处理过程中，向反应腔室内通入氢气，氢气能够修复栅氧化层211的悬空键，从而改善栅氧化层211的质量。
本发明提供的半导体器件的制作方法中，在开口12内填充钨金属14，所述钨金属14内残留有氟，接着进行快速热处理，使所述氟从所述钨金属14内挥发出来，从而减小或消除所述钨金属14中的氟残留，避免了氟残留造成的器件失效等问题，并且降低了开口12内钨金属14的阻值，提高了器件的性能。
进一步的，在快速热处理过程中，向反应腔室内通入氢气与氮气，氢气与氟反应生成氟化氢，从而避免挥发至空气中的氟对器件造成影响，进一步提高了器件的性能。
进一步的，在热处理过程中，向反应腔室内通入氢气，氢气能够修复栅氧化层211的悬空键，从而改善栅氧化层211的质量。
相应的，本发明还提供一种半导体器件，采用如上所述的半导体器件的制作方法制作而成。请参考图6所示，所述半导体器件包括：
衬底10，位于所述衬底10上的绝缘层11，所述绝缘层11内形成有暴露出所述衬底10的开口12；
钨金属14，填充于所述开口12内。
进一步的，所述半导体器件还包括扩散阻挡层13，所述扩散阻挡13位于所述开口12的侧壁及底部。所述扩散阻挡层13包含钛/氮化钛复合层或钽/氮化钽复合层
进一步的，所述钨金属14包含钨成核层141与钨主体层142，所述钨成核层141覆盖所述开口12的侧壁与底部，并覆盖所述扩散阻挡层13，所述钨主体层142填满所述开口12并覆盖所述钨成核层141。
本发明所提供的半导体器件中，所述钨金属14内并没有氟残留，因此所述开口12内的所述钨金属14的阻值比较低，所述半导体器件具有比较高的器件性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供一衬底，所述衬底上形成有绝缘层，所述绝缘层内形成有暴露所述衬底的开口；
在所述开口内填充钨金属，所述钨金属内残留有氟；以及
进行快速热处理，使所述氟从所述钨金属内挥发出来。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述快速热处理的温度不超过500℃，所述快速热处理的时间介于5s~20s之间。
3.如权利要求1所述的半导体器件的制作方法，其特征在于，在进行快速热处理的过程中，向反应腔室内通入氢气与氮气，所述氢气与氟反应生成氟化氢。
4.如权利要求1所述的半导体器件的制作方法，其特征在于，在所述开口内填充钨金属之前，所述制作方法还包括：形成扩散阻挡层在所述开口的侧壁及底部。
5.如权利要求4所述的半导体器件的制作方法，其特征在于，所述扩散阻挡层包含钛/氮化钛复合层或钽/氮化钽复合层。
6.如权利要求1所述的半导体器件的制作方法，其特征在于，在所述开口内填充钨金属的方法包括：
形成钨成核层，所述钨成核层覆盖所述开口的侧壁与底部，并覆盖所述绝缘层；
形成钨主体层，所述钨主体层填满所述开口并覆盖所述钨成核层；以及
对所述钨主体层与所述钨成核层进行平坦化至暴露出所述绝缘层。
7.如权利要求6所述的半导体器件的制作方法，其特征在于，采用六氟化钨作为钨源进行原子层沉积工艺，形成所述钨成核层；或者，
采用六氟化钨作为钨源进行化学气相沉积工艺，形成所述钨主体层。
8.如权利要求1所述的半导体器件的制作方法，其特征在于，所述衬底上形成有栅极结构，在所述栅极结构两侧的衬底中形成有源极与漏极，所述绝缘层覆盖所述栅极结构，所述开口形成于所述绝缘层内且暴露出所述栅极结构、所述源极或所述漏极。
9.如权利要求8所述的半导体器件的制作方法，其特征在于，所述栅极结构包括栅氧化层、位于所述栅氧化层上的多晶硅栅极以及位于所述栅氧化层与所述多晶硅栅极两侧的侧墙。
10.一种半导体器件，其特征在于，采用如权利要求1~9中任一项所述的半导体器件的制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211322530.9A CN115394637A (zh) | 2022-10-27 | 2022-10-27 | 半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211322530.9A CN115394637A (zh) | 2022-10-27 | 2022-10-27 | 半导体器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115394637A true CN115394637A (zh) | 2022-11-25 |
Family
ID=84127783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211322530.9A Pending CN115394637A (zh) | 2022-10-27 | 2022-10-27 | 半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115394637A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120368A (ja) * | 1989-08-25 | 1991-05-22 | Applied Materials Inc | 化学的蒸着装置の洗浄方法 |
| JPH10163127A (ja) * | 1996-12-04 | 1998-06-19 | Shibaura Eng Works Co Ltd | 半導体装置の製造方法 |
| JPH10163323A (ja) * | 1996-12-02 | 1998-06-19 | Ricoh Co Ltd | 半導体装置の製造方法 |
| US6387749B1 (en) * | 1999-07-30 | 2002-05-14 | Hyundai Electronics Co., Ltd. | Method of manufacturing a capacitor in a semiconductor device |
| CN107527795A (zh) * | 2017-08-31 | 2017-12-29 | 长江存储科技有限责任公司 | 一种3d nand器件栅线缝隙氧化物的沉积方法 |
| CN109065495A (zh) * | 2018-07-13 | 2018-12-21 | 上海华力微电子有限公司 | 钨填充凹槽结构中形成不含氟钨金属层的方法 |
| US20190172707A1 (en) * | 2017-12-01 | 2019-06-06 | Tokyo Electron Limited | Method for manufacturing a semiconductor device and film deposition apparatus |
| US20190393027A1 (en) * | 2018-06-25 | 2019-12-26 | Mattson Technology, Inc. | Post Etch Defluorination Process |
-
2022
- 2022-10-27 CN CN202211322530.9A patent/CN115394637A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120368A (ja) * | 1989-08-25 | 1991-05-22 | Applied Materials Inc | 化学的蒸着装置の洗浄方法 |
| JPH10163323A (ja) * | 1996-12-02 | 1998-06-19 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JPH10163127A (ja) * | 1996-12-04 | 1998-06-19 | Shibaura Eng Works Co Ltd | 半導体装置の製造方法 |
| US6387749B1 (en) * | 1999-07-30 | 2002-05-14 | Hyundai Electronics Co., Ltd. | Method of manufacturing a capacitor in a semiconductor device |
| CN107527795A (zh) * | 2017-08-31 | 2017-12-29 | 长江存储科技有限责任公司 | 一种3d nand器件栅线缝隙氧化物的沉积方法 |
| US20190172707A1 (en) * | 2017-12-01 | 2019-06-06 | Tokyo Electron Limited | Method for manufacturing a semiconductor device and film deposition apparatus |
| US20190393027A1 (en) * | 2018-06-25 | 2019-12-26 | Mattson Technology, Inc. | Post Etch Defluorination Process |
| CN109065495A (zh) * | 2018-07-13 | 2018-12-21 | 上海华力微电子有限公司 | 钨填充凹槽结构中形成不含氟钨金属层的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7390743B2 (en) | Methods for forming a structured tungsten layer and forming a semiconductor device using the same | |
| JP4653949B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US7709376B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| US6136697A (en) | Void-free and volcano-free tungsten-plug for ULSI interconnection | |
| JP5598145B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20070111438A1 (en) | Self-aligned metal electrode to eliminate native oxide effect for metal insulator semiconductor (mis) capacitor | |
| US8536060B2 (en) | Method for clearing native oxide | |
| EP1894233B1 (en) | Prevention of copper delamination in semiconductor device | |
| KR100459717B1 (ko) | 반도체 소자의 금속 콘택 형성 방법 | |
| JP4456276B2 (ja) | ＣＶＤ窒化酸化シリコン層の後処理を備えるＳｉＯＮ／ＴＥＯＳ層間誘電体を形成するためのプロセス | |
| US8445381B2 (en) | Oxide-nitride stack gate dielectric | |
| US7259092B2 (en) | Semiconductor device and method for fabricating the same | |
| JPWO2008117430A1 (ja) | 半導体装置の製造方法、半導体装置 | |
| JP2007234667A (ja) | 半導体装置の製造方法 | |
| CN115394637A (zh) | 半导体器件及其制作方法 | |
| US7514314B2 (en) | Method of manufacturing semiconductor device and semiconductor memory device | |
| US20020106881A1 (en) | Prevention of contact failure by hydrogen treatment | |
| US6734098B2 (en) | Method for fabricating cobalt salicide contact | |
| US6617240B2 (en) | Method of fabricating semiconductor device | |
| US7442639B2 (en) | Method of forming plug of semiconductor device | |
| JPH11204456A (ja) | 半導体装置の製造方法 | |
| JP2006179645A (ja) | 半導体装置及びその製造方法 | |
| CN114078745A (zh) | 互连结构及其形成方法 | |
| US20090170311A1 (en) | Method for fabricating contact in semiconductor device | |
| CN113314454A (zh) | 互连结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221125 |
|
| RJ01 | Rejection of invention patent application after publication |