JP4456276B2 - ＣＶＤ窒化酸化シリコン層の後処理を備えるＳｉＯＮ／ＴＥＯＳ層間誘電体を形成するためのプロセス - Google Patents

ＣＶＤ窒化酸化シリコン層の後処理を備えるＳｉＯＮ／ＴＥＯＳ層間誘電体を形成するためのプロセス Download PDF

Info

Publication number
JP4456276B2
JP4456276B2 JP2000584523A JP2000584523A JP4456276B2 JP 4456276 B2 JP4456276 B2 JP 4456276B2 JP 2000584523 A JP2000584523 A JP 2000584523A JP 2000584523 A JP2000584523 A JP 2000584523A JP 4456276 B2 JP4456276 B2 JP 4456276B2
Authority
JP
Japan
Prior art keywords
deposition
oxide layer
teos
substrate
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000584523A
Other languages
English (en)
Other versions
JP2002530887A5 (ja
JP2002530887A (ja
Inventor
サン，スィ−ピン
ガードナー，マーク・アイ
ンゴウ，ミン・バン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2002530887A publication Critical patent/JP2002530887A/ja
Publication of JP2002530887A5 publication Critical patent/JP2002530887A5/ja
Application granted granted Critical
Publication of JP4456276B2 publication Critical patent/JP4456276B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【発明の背景】
１．技術分野
この発明は、集積回路製造に関し、より特定的には層間誘電体形成のためのインシトゥプロセスに関する。
【０００２】
２．背景技術
ＵＳ−Ａ−５ ０７１ ７９０は、ドープされたガラス膜が半導体トポグラフィの多結晶シリコンゲートの上に堆積される方法を開示する。その後に、熱処理が９００℃の温度で６０分間行なわれ、その後にタングステンシリサイド成分がガラス層の上に形成される。その後に、プラズマ窒化酸化膜がタングステンシリサイド成分の上に堆積され、その後に熱処理が８５０℃の温度で３０分間行なわれる。その後に、ガラス成分がその構造の上に形成される。
ＷＯ ８７／０７３０９は、２つのチャンバ、反応チャンバおよびロードロックウェハ保管チャンバを含む堆積装置を開示する。反応チャンバは、複数のウェハ堆積ステーションを有する。
金属−酸化物−半導体（ＭＯＳ）集積回路の製造は、多くの処理ステップを伴う。典型的には、ゲート酸化物が、ｎ型不純物またはｐ型不純物のいずれかでドープされた半導体基板上に形成される。形成される各トランジスタごとに、ゲート導体がゲート酸化物の上に形成され、ドーパント不純物が基板中に導入され、ソース領域およびドレイン領域を形成する。誘電体スペーサが、ゲート導体の側壁上に形成され得、ソース／ドレイン領域の低濃度にドープされたドレイン（ＬＤＤ）部の形成を支援し得る。誘電体スペーサはまた、ソース／ドレイン領域からゲートを分離し得、そのため自己整合されたシリサイドまたはサリサイドプロセスがトランジスタに対して行なわれ得る。サリサイドプロセスはしばしば、これらのドープされたシリコン領域の上表面上に金属シリサイド層を設けることにより、トランジスタのソース領域、ドレイン領域およびゲート領域へのより低い抵抗のコンタクトを形成するために使用される。
【０００３】
トランジスタの製造後、配線構造が、トランジスタを接続して回路を形成するために必要とされる。配線は、誘電体層によりトランジスタおよび他の配線層から分離される導電性の層からパターニングされる。現在製造されている高密度の集積回路においては、２つ以上の配線層が典型的には必要とされる。トランジスタのゲート、ソースおよび／またはドレインと直接接触するか、または近接して間隔をあけられたコンタクト領域間に延在する配線は、「ローカル配線」と呼ばれる。ローカル配線は、典型的には、近傍のトランジスタのゲート、ソースおよび／またはドレイン領域間の接続をなすために使用され、基板の最も近くの配線層に位置する。それらの比較的短い長さのために、低い抵抗率はそれほど重要ではなく、ローカル配線は、タングステンなどのより高い抵抗率の金属から、またはドープされた多結晶シリコンおよび金属シリサイドから形成されてもよい。回路にわたってより長い距離を通る配線は、「グローバル配線」と呼ばれる。グローバル配線は、ローカル配線よりも基板のさらに上の層に形成され、典型的にはアルミニウム、またはより最近には銅などの低い抵抗率の金属から形成される。
【０００４】
配線形成は、配線層を隔てる層間誘電体に対していくつかの制約を課す。配線は、ソース／ドレイン不純物分布が導入された後に形成されるので、ドーパント再分布を最小にするために、比較的低い配線形成温度が必要とされる。基板の最も近くの配線層（典型的にはローカル配線層）の場合には、配線層の下にある層間誘電体は、トランジスタの部分と接触する。この場合には、トランジスタと相互作用してホットキャリア効果および／またはしきい値電圧シフトをもたらし得る誘電体における欠陥を最小とすることが特に重要である。これらの２つの要求、すなわち低い形成温度および低い欠陥密度は相容れないことがある。たとえば、誘電体層のプラズマ化学蒸着法（ＰＥＣＶＤ）は低温度の堆積（典型的には約４００℃以下）を可能にするが、二酸化シリコン（「酸化物」）および窒化シリコン（「窒化物」）などの誘電体における過剰な水素取込みをもたらす可能性もある。誘電体中の水素は、誘電体に注入されるホットエレクトロンによって占有され得る有効なトラップ状態の密度を増大させることにより、トランジスタ中のホットエレクトロン効果に寄与すると考えられている。水素は酸化物中に急速に拡散するので、トランジスタチャネル近くのＳｉ／酸化物インターフェイスまで拡散可能であり、そこでそれは先在する結合を崩壊し得る。未結合手はＳｉ−Ｈ結合形成で終結され得るが、Ｓｉ−Ｈ結合は弱く、注入されたホットエレクトロンによって簡単に壊れる可能性がある。このように、水素はホットエレクトロン効果を悪化させてしまうことがある。
【０００５】
配線形成において使用される層間誘電体の別の望ましい特性は、膜厚さがすべての基板トポグラフィにわたって等しいような、コンフォーマリティである。コンフォーマルな層間誘電体は、適切な絶縁体厚さが、回路にわたるその経路全体について各配線導体の下に存在することを確実にし、かつたとえば段差を渡る誘電体層におけるボイドの形成の可能性を最小にする。誘電体の平坦化の後でさえも、より高くに存在するフィーチャにわたって適切な絶縁体厚さを維持するために、層間誘電体層はしばしば比較的厚い（１ミクロン以上）ものとされる。これらの厚い層を通るビアホールをエッチングして下にあるデバイスまたは配線へのコンタクトを形成するために、急速エッチプロセスが使用される。誘電体のエッチは、一般的には、シリコンにわたって完全に選択的ではないので、エッチストップ層が、基板と上にある層間誘電体との間に必要とされ得る。この場合に、さらなる要求はエッチストップ層と層間誘電体層との整合性ということになる。さらに、層間誘電体層およびエッチストップ層の堆積時間が可能な限り短いものであることが望ましいであろう。
【０００６】
したがって、集積回路製造中、配線形成のためのコンフォーマルな層間誘電体を形成するための方法を開発することが有益であろう。エッチストップ層が、下にあるトランジスタのオーバーエッチングを防ぐために含まれるべきである。トランジスタ中のドーパントの再分布を回避するために、層間誘電体は低温度で形成されるべきである。誘電体はまた、低い水素含有量を有するべきであり、堆積時間は短いものであるべきである。
【０００７】
【発明の開示】
上述した要求は、テトラエチルオルソシリケート（ＴＥＯＳ）から形成される酸化物層と、窒化酸化シリコン（ＳｉＯＮ）エッチストップ層と、ＴＥＯＳの堆積の前のＳｉＯＮ層のベークとを採用するプロセスによって大部分解決される。ゲート誘電体と、ゲート導体と、ソース領域およびドレイン領域とを含むトランジスタが、半導体基板上に製造され得る。トランジスタはまた、誘電体側壁スペーサと、シリサイドゲート、ソースおよび／またはドレインコンタクト領域とを含み得る。ＳｉＯＮ層は、前駆物質としてシラン、Ｎ2およびＮ2Ｏを用いて約４００℃でＰＥＣＶＤによってその後に堆積され得る。ＳｉＯＮ層は、好ましくは約５００オングストロームから約１０００オングストロームの厚さである。ＳｉＯＮ層のベークは、好ましくは、ＳｉＯＮ堆積チャンバおよびＴＥＯＳ堆積チャンバへの１つ以上の弁によって連結されるチャンバ内で行なわれ、そのため基板は、ＳｉＯＮの堆積とＴＥＯＳの堆積との間で室内空気に露出することがない。室内空気露出は、粒子汚染および／または望ましくない酸化をもたらす可能性がある。ベークは、約３８０℃から４１０℃までの温度での不活性ガス雰囲気中で、約３０秒から約１分までの時間の間行なわれ得る。ＴＥＯＳ堆積について、ＴＥＯＳは、約４００℃の基板温度でプラズマＣＶＤ（ＰＥＣＶＤ）反応炉において分解され得る。ＴＥＯＳ層は、約０．５ミクロンから約２ミクロンの厚さであり得る。コンタクトがその後に、トランジスタおよびローカル配線形成へのコンタクトのために、組合されたＴＥＯＳ／ＳｉＯＮ誘電体を介して形成され得る。
【０００８】
ＴＥＯＳ堆積は、約４００℃の低温度での非常にコンフォーマルな誘電体の堆積を可能にすると考えられる。ＳｉＯＮ層における窒素によって、それは、たとえばコンタクトホールのエッチング中ＴＥＯＳよりもゆっくりとエッチングされ得る。窒化物は、エッチストップ層としてさらにより効果的であり得るが、窒化物層の使用は、下にあるトランジスタの動作中より厳しいホットキャリア効果をもたらすと考えられる。
【０００９】
ＳｉＯＮ層のベークは、ＳｉＯＮ上のＴＥＯＳの堆積後、ＴＥＯＳ表面上に現れる欠陥の密度を低減すると考えられる。ＴＥＯＳ／ＳｉＯＮの層にされた誘電体で生ずる問題は、高密度（最大、ｃｍ2あたり何万）の小さい（直径約０．２ミクロン未満）の泡形状の（「バブル」）欠陥が、ＳｉＯＮ層上のＴＥＯＳの堆積中現れることである。これらの欠陥は、ＳｉＯＮ膜から除気することによりもたらされると考えられる。欠陥が、仕上がったデバイスの性能に影響を与えないとしても、そのような大きい欠陥密度は、ウェハ製造中自動化されたウェハ検査システムの使用への妨害となる。KLA-Tencorによって製造されるものなどの、自動化されたウェハ検査システムは、製造欠陥、特に粒子および構造欠陥の検出のために、半導体製造産業において現在広く使用されている。これらのシステムは、パターニングされていないウェハからのレーザ反射、またはパターニングされたウェハ上の繰返された構造からの画像のサブトラクション（ダイとダイとの比較）などの、さまざまな照明および画像処理技術を採用する。KLA-Tencorウェハ検査システムによって生成される出力は、典型的には、存在する欠陥のサイズおよび場所に関する情報を含む、ウェハの欠陥マップを含む。製造欠陥に関するそのような情報は、複雑な半導体製造プロセス中生じる品質管理問題を特定し解決するとき重要であり得る。上述した多くのＴＥＯＳバブル欠陥は、他の欠陥の存在をマスクすることにより、この品質管理プロセスの妨げとなり得る。自動化されたウェハ検査システムの動作へのこの妨害に加えて、バブル欠陥は、回路性能を損なうものであり得る。たとえば、欠陥は、ＴＥＯＳ／ＳｉＯＮ層間誘電体の一体性に影響し、誘電体を介する電荷の漏れの可能性を増大させ得る。さらに、欠陥は、トランジスタの近傍の誘電体における電荷のトラッピングの可能性を増大させ得る。そのような電荷のトラッピングは、しきい値電圧シフトをもたらす可能性がある。
【００１０】
上述したＳｉＯＮの堆積およびＴＥＯＳの堆積は、典型的には、半導体産業において使用される「クラスタツール」と関連する化学蒸着（ＣＶＤ）チャンバ中で行なわれる。クラスタツールは、プロセス間で基板を室内空気に露出することなしに複数の堆積プロセス、エッチングプロセスまたは他のプロセスがシーケンシャルに行なわれ得るように、互いにグループ化されたチャンバを含む。ＣＶＤチャンバは、しばしば、複数の（たとえば６個）基板実装位置を有する。堆積の一部がチャンバ内の実装位置の各々における基板に行なわれるように、基板は堆積中異なった位置にシーケンシャルに移動される。たとえば、基板は、チャンバの第１の基板位置に装填され得、その後に堆積の６分の１が行なわれる。次に基板は第２の基板位置に移動され、第２の基板がチャンバに運ばれ、第１の位置に装填される。堆積の別の６分の１が行なわれ、プロセスは引続き、この２つの基板が隣接する位置に移動され、第３の基板がチャンバに入れられる。この種のシステムは、複数の基板のオーバーラップする堆積シーケンスを可能にすることによりスループットを増大することに加えて、チャンバ場所に依存するランダムなプロセス変動を平均化することにより、基板にわたる堆積された層の不均一さを改良するよう設計される。ＳｉＯＮ層の完全な堆積（この場合には全６部分）に続いて、基板は、上述したようにベークのために別個のしかし好ましくは接続されたチャンバに移動され得る。ベークの後に、基板はＴＥＯＳ堆積のために堆積チャンバに移動され得る。ＳｉＯＮ堆積についてと同様に、ＴＥＯＳ堆積は、典型的には、層の一部がチャンバ内の複数の実装位置の各々において基板に堆積されるように部分的に行なわれる。それにより、大きく低減された密度のバブル欠陥を有するＴＥＯＳ膜が形成され得る。
【００１１】
ＴＥＯＳバブル欠陥の密度を低減することに加えて、ここに記載されるプロセスは、ここに記載されるインシトゥベークなしのプロセスと比べて、より低いサイクル時間、または基板上の集積回路の製造のために必要とされる時間をもたらすものと考えられる。ＳｉＯＮ堆積後のインシトゥベークの使用は、ＴＥＯＳ堆積中に費やされる温度ソーク時間（temperature soak time）をより短くすることを可能にする。温度ソーク時間は、堆積チャンバ中の各基板位置において行なわれる堆積部の前に基板温度を安定化させるのに必要な時間である。４５秒のソーク時間が典型的にはＴＥＯＳの堆積のために必要とされるが、１０秒未満がベークモジュールへの堆積のために十分である。しかしながら、上述した堆積チャンバ構成において、新しい基板が、あらゆる部分的堆積の前にチャンバに入る。したがって、基板のすべてに対する温度ソーク時間は常に、チャンバ内の新しい基板のために必要とされるものと同じ長さでなければならず、それにより同じソーク時間が所与の基板上の堆積の各部のために必要とされる。この場合には、６個の実装位置を備えるチャンバにおける堆積は、温度ソーキングのために一堆積あたり６×４５秒、または４．５分を必要とする。
【００１２】
以上の記載から、堆積の第１の部分の温度ソーク時間を低減することが全体の堆積時間をかなり低減し得ることがわかる。ＴＥＯＳ堆積の前にここに記載されるインシトゥベークを含めることが、ＴＥＯＳ堆積温度の近くの温度に基板を維持すると考えられる。したがって、チャンバ中各位置における約１０秒の低減された温度ソーク時間、または全体の堆積について１分が、ここに記載されるインシトゥベークの後に行なわれるＴＥＯＳ堆積のために十分であると考えられる。上述したように、インシトゥベークが使用されない、約４５秒の典型的なソーク時間と比べて、ここに記載されるプロセスは、一基板あたりのＴＥＯＳ堆積あたり約３．５分節約し得る。
【００１３】
堆積後ＳｉＯＮ層をベークするための代替の方策は、その堆積中にＳｉＯＮ層をベークする方法として、ＳｉＯＮ層の堆積中温度ソーク時間を増大させることである。しかしながら、この技術は、より時間がかかることに加えて、ＴＥＯＳバブル欠陥の密度を低減するのにそれほど効果的でないことがわかった。これは、ＳｉＯＮ層の最上部がＴＥＯＳバブル欠陥の主なソースであるということを示し得る。したがって、ここに記載されるプロセスは、ＳｉＯＮ堆積およびＴＥＯＳ堆積中温度ソーク時間をより短くすることを可能にすることにより、サイクル時間をさらに短くし得る。
【００１４】
別の代替の方策は、ＳｉＯＮ堆積の温度を約４５０℃まで上昇させることである。これは、その後に堆積されるＴＥＯＳ層におけるバブル欠陥の密度を低くすることがわかった。しかしながら、このより高いＳｉＯＮ堆積温度が使用される場合、下にあるトランジスタの動作中のホットエレクトロン効果がより厳しくなることもわかった。増大した堆積温度が、堆積中に起こる化学的プロセスの均衡を変えることが仮定される。この変えられた均衡は、ＴＥＯＳ堆積中除気することによりバブル欠陥を生じ得る化学種の膜への組込みを抑えるように思われる。しかしながら、トランジスタ中のホットキャリア効果に寄与し得る水素などの他の種が、より大きい量組込まれるか、またはそれらがトランジスタ動作に対してより大きい効果を有し得るように組込まれるかのいずれかであるように思われる。
【００１５】
この発明の他の目的および利点は、以下の詳細な説明を読み、添付の図面を参照することにより明らかとなる。
【００１６】
この発明は、さまざまな変形および代替の形を認めるものであるが、その具体的実施例は、図面に例として示され、ここに詳細に記載される。しかしながら、図面およびその詳細な説明は、開示される特定の形にこの発明を限定するものでないことが理解される。反対に、本発明の精神および範囲内にあるすべての変形、等価および代替を含むものと意図される。
【００１７】
【発明を実施する態様】
図面を参照し、図１は、半導体基板１２上に配置されるゲート導体１６およびゲート誘電体１４を含むトランジスタ１０の部分的断面図を示す。誘電体スペーサ１８は、ゲート導体１６に隣接して形成される。ソース領域およびドレイン領域２０は、ゲート導体１６に自己整合された低濃度にドープされた不純物分布と、スペーサ１８の側面に自己整合された高濃度にドープされた不純物分布とを用いて形成され得る。ソースおよびドレイン領域２０の形成の後、サリサイドプロセスが当該技術に周知の態様で行なわれ、ソースおよびドレイン領域２０ならびにゲート導体１６の上表面上にシリサイド２２を形成し得る。スペーサ１８の形成は、チャネルのドレイン端に発達する最大の電界を低くし得る、スペーサの下に低濃度にドープされた領域を形成する能力を含む理由のために、有利であり得る。この低くされた電界は、ドレイン／基板接合におけるなだれ降伏およびゲート誘電体へのキャリアの注入などのホットキャリア効果の厳しさを低減し得る。スペーサ１８はまた、サリサイドプロセスが行なわれ得るようにソース／ドレイン領域とゲート領域との間の分離を設けることにより、有利であり得る。
【００１８】
半導体基板１２は、好ましくは単結晶シリコンであり、ｎ型またはｐ型のいずれかでドープされる。より具体的には、基板１２は、単結晶シリコン基板上で成長するエピタキシャルシリコン層、または単結晶シリコン基板中に形成されるｎ型もしくはｐ型ウェル領域であり得る。図示しないが、隣接するトランジスタからトランジスタ１０を隔てる誘電体分離領域が基板１２中に形成されてもよい。そのような分離領域が形成され得る方法の１つは、堆積された誘電体でその後に充填されるトレンチの形成であり、使用され得る別の方法は、トランジスタが形成されるべき活性領域をマスクするために窒化シリコンを用いる、基板のローカル酸化である。ゲート誘電体１４は、好ましくは、酸化雰囲気中で約７００℃より高い温度まで基板１２を加熱することにより成長させられ、二酸化シリコンを成長させる。しかしながら、窒化シリコン、窒化された二酸化シリコン、窒化酸化シリコンおよび堆積された二酸化シリコンを含む他のゲート誘電体が使用されてもよい。ゲート導体１６は、好ましくは、たとえばシランソースからシリコンの化学蒸着（ＣＶＤ）を用いて堆積される多結晶シリコン層からパターニングされた多結晶シリコンゲート導体である。低い基板温度（５８０℃未満）が使用されるならば特に、そのようなＣＶＤプロセスは、代わりにアモルファスシリコン層をもたらし得る。アモルファスシリコン層はまた、ゲート導体１６を形成するためにパターニングされてもよく、（ソースおよびドレイン領域を形成するために必要な処理などの）その後の処理に耐え得る他の材料が使用されてもよい。
【００１９】
ソースおよびドレイン領域２０を形成する不純物分布は、好ましくは、イオン注入を用いて導入され、基板１２のものと反対の型である。たとえば、ｎチャネルトランジスタについて、基板１２はｐ型であり、ソースおよびドレイン領域２０はｎ型である。典型的なｎ型ドーパントは、砒素およびリンを含み、ボロンが典型的なｐ型のドーパントである。ソースおよびドレイン領域２０がイオン注入によって導入されるならば、不純物を活性化させかつ基板１２への損傷を修復するために、その後のアニールが行なわれる。スペーサ１８は、典型的には二酸化シリコンであって、スペーサを形成するための、コンフォーマルな二酸化シリコン層のＣＶＤおよび層の異方性エッチングにより形成される。スペーサ１８は、窒化シリコンまたは窒化酸化シリコンなどの他の誘電体から形成されてもよい。シリサイド２２は典型的には、チタンシリサイドまたはコバルトシリサイドであるが、タンタル、ニッケル、タングステン、モリブデンおよび白金を含む他の金属を用いて形成されてもよい。
【００２０】
図２に示すように、ＳｉＯＮ層２４はその後に、トランジスタ１０の上に堆積される。ＳｉＯＮは、シラン、Ｎ2およびＮ2Ｏ反応ガスを用いてＰＥＣＶＤによって堆積され得る。この場合には、好ましい堆積温度は約４００℃であるが、約２００℃から約５００℃の範囲であってもよい。ＳｉＯＮ層は好ましくは約８００オングストロームの厚さであるが、約４００オングストロームから約２０００オングストロームの範囲の厚さを有してもよい。他の反応ガスが使用されてもよい、たとえば、Ｎ2の代わりにＮＨ3が使用可能である。加えて、ＳｉＯＮは、常圧ＣＶＤ（ＡＰＣＶＤ）、ＬＰＣＶＤまたは室温ＣＶＤ（ＲＴＣＶＤ）などの他の技術を用いて成長可能である。ＳｉＯＮ膜の正確な組成は、反応ガスの相対的流量などの堆積条件に依存し、それにより、より酸素リッチのまたはより窒素リッチの膜が形成され得る。より高い窒素含有量は、上にあるＴＥＯＳ層のためのエッチストップとしてのＳｉＯＮ膜の有効性を増大させると考えられるが、ＰＥＣＶＤによって成長するより窒素リッチの膜は、下にあるトランジスタの動作中より厳しいホットキャリア効果をもたらすものと考えられる。より高い窒素含有量を有するＳｉＯＮ膜は、より低い窒素含有量を有するものよりも、ＰＥＣＶＤ堆積中より多くの水素を組込み得る。
【００２１】
ＴＥＯＳ層２６が次に、図３に示すように、ＳｉＯＮ層２４の上に堆積され得る。特に、テトラエチルオルソシリケート（ＴＥＯＳ）の分解が、約２００℃から５００℃の範囲の基板温度でＰＥＣＶＤ反応炉中で行なわれ、非常にコンフォーマルな膜を生成し得る。代替的に、ＴＥＯＳ膜２６は、約３００℃から約８００℃の範囲の基板温度での低圧ＣＶＤ（ＬＰＣＶＤ）を含む他の方法によって形成されてもよい。好ましい実施例では、ＴＥＯＳは、約４００℃で堆積され、約１．２ミクロンの厚さを有する。ＴＥＯＳ層２６はまた、約０．５ミクロンから約２ミクロンの範囲の厚さを有し得る。下にあるＳｉＯＮからの除気の結果として、高密度のバブル欠陥２８がＴＥＯＳ層２６の表面内に形成される。各欠陥２８は、約１．２ミクロンのＴＥＯＳ厚さに対して直径が約０．２ミクロン未満である。図１−図３に示されるようにＳｉＯＮ層の上に成長するより厚いＴＥＯＳ膜は、より大きいバブル欠陥を含むものと予想され、より薄いＴＥＯＳ層はより小さい欠陥を有するべきである。バブル欠陥２８は、バブルの起点からＴＥＯＳの表面への局所化されたボイドとして延在する。起点からＴＥＯＳ表面へのこの延在は、図３に断続線を用いて例示される。わかりやすくするために、延在は数個のみの欠陥について示される。ここに記載されるＳｉＯＮ層ベークが行なわれなければ、局所化されたボイドは、エレクトロマイグレーションおよび他の信頼性の問題を生じ得る。
【００２２】
図４を参照し、ＳｉＯＮ層２４への熱プロセス２の付与が示される。熱プロセス２は、図３に示すＴＥＯＳ堆積の前に、図２に示すような構造に付与される。熱プロセス２は、好ましくは、約１分間約４００℃まで基板を加熱することを含む。ベーク温度は、約３５０℃から約４５０℃の範囲であり得、ベーク時間は約３０秒から約２分の範囲である。熱プロセス２は、好ましくは、窒素またはアルゴンなどの不活性ガス環境において行なわれる。さらに、熱プロセス２は、好ましくは、１つ以上の真空弁を用いて、ＳｉＯＮ堆積チャンバとＴＥＯＳ堆積チャンバとに接続される加熱チャンバ中において行なわれるインシトゥベークである。このように、基板はＳｉＯＮ堆積とＴＥＯＳ堆積との間で室内空気に露出されない。代替的に、ベークは、反応ガスをチャンバに導入することなしに基板を加熱することにより、ＳｉＯＮ堆積チャンバまたはＴＥＯＳ堆積チャンバのいずれかにおいて行なわれ得る。しかしながら、たとえば、チャンバの壁上に堆積された材料の薄片および粒子からの汚染の可能性のために、堆積チャンバ中の基板の加熱は、典型的には、可能な範囲まで最小とされる。さらに、典型的なクラスタツール堆積システムのオペレーティングハードウェアおよびソフトウェアはしばしば、１つの基板実装位置におけるさらなる加熱ステップがすべての実装位置において繰返されなければならないように構成される。この結果、プロセスのサイクル時間が増大する可能性がある。
【００２３】
ここに記載されるプロセスに従う、図４のベークされたＳｉＯＮ層２４の上へのＴＥＯＳ層３０の堆積が図５に示される。ＴＥＯＳ層３０は、図３に示すＴＥＯＳ層２６と同様に堆積される。しかし、ＴＥＯＳ層３０は、図３のＴＥＯＳ層２６と比べて、大きく低減された数のバブル欠陥２８を有する。図５に示すバブル欠陥の低減は、図４に示す熱プロセス２の結果であると考えられる。ＳｉＯＮ層２４の加熱は、ＴＥＯＳ層３０の堆積中ＳｉＯＮ層２４の除気、およびそのような除気からもたらされ得る欠陥形成を大きく低減すると考えられる。
【００２４】
図５に示すような層間誘電体の形成の後、トランジスタのソース、ゲートおよび／またはドレインへの接続を可能とするために、開口部が誘電体にエッチングされ得る。これらの開口部は、たとえば、接着層が開口部を内張りするよう堆積され、次にタングステンが開口部を充填するよう堆積される、タングステンプラグプロセスを用いて充填され得る。その後、上にある配線層がタングステンプラグに接続し得る。代替的に、ローカル配線は、層間誘電体にトレンチをパターニングし、次にこれを上述したタングステンプラグプロセスと同様のプロセスで充填することにより、タングステン（または他の導体）プラグ材料から直接形成され得る。さらに、トランジスタの直接上に行なわれる代わりに、図２、図４および図５に示すプロセスが、先に形成された１つ以上の配線層を有する基板に付与されてもよい。次に、開口部がＴＥＯＳ／ＳｉＯＮ誘電体中に作られ、配線の上にある層と下にある層との接続を可能にするであろう。
【００２５】
図６を参照し、例示の堆積チャンバ３２の断面上面図が示される。図６に例示されるものなどの、半導体産業のための堆積チャンバは、たとえば、Novellusによって製造される。弁３４は、チャンバ３２の他のチャンバへの接続を可能として、クラスタツールを形成する。基板実装表面３６は、複数の基板、またはウェハ、実装位置（この場合には６個）を含む。断続線の矢印は、堆積のためにチャンバに入る基板によってとられる経路を示す。堆積される層の第１の部分は、第１の実装位置３８上の基板に形成される。基板は次に、層の第２の部分の堆積のために、第２の実装位置４０に移動される。第６の部分が第６の実装位置４２上の基板に堆積されるまで、このプロセスが各実装位置に対して続行し、その後基板は堆積チャンバから出される。プロセスは１つの基板について記載されたが、なお、図６に例示される堆積システムの典型的な作動中、新しい基板が第１の実装位置上に移動され、完全な堆積された層を有する基板が、堆積の各部分の後チャンバから除去される。言い換えれば、６個の基板が同時に堆積を受けることが可能であり、各基板は、チャンバ内のある堆積位置にあり、総堆積量の一部を受ける。図６には示されない典型的なチャンバの部品は、基板取扱いメカニズム、基板ヒータ、反応ガスの搬送のための配管、プラズマ生成のための電極、および１つ以上の真空ポンプを含む。６個の基板実装位置が図６のチャンバには示されるが、異なった数の位置が使用され得る。
【００２６】
図２、図４および図５のプロセスの好ましい実施例のために使用される可能性のある例示的クラスタツール配置を示す断面上面図が図７に示される。一群の基板がウェハカセット４４に積層される。カセット４４は、クラスタツールのロードロック／エントリチャンバ４８内へ、弁４６を介して装填される。弁５０は、ロードロックチャンバ４８を移送チャンバ５２に接続する。移送チャンバ５２は、カセット４４から基板を除去し、それを装着されたチャンバ中の基板実装位置に移送可能である１つ以上の基板マニピュレータ５４を含む。基板５６などの基板の下および／またはまわりに嵌るフォークとしてここに示されるが、基板マニピュレータ５４は、他の形をとり得る。たとえば、基板を掴むために真空を使用する真空ワンドが使用され得る。基板マニピュレータ５４は、基板が装着されたチャンバに出入れされ得るように、さまざまな態様での運動に対して構成される。採用される運動の形は、回転、トラックに沿う並進、より短くまたは長くなるよう伸縮することを含み得る。
【００２７】
図７に示すものなどの機器を用いてここに記載されるプロセスを行なうための手順は、図８の流れ図によって示される。流れ図の手順は、図７に示す機器の部品の参照符号を用いて、ここに記載される。基板５６上の層間誘電体の形成のためにここに記載されるプロセスを行なうために、基板は、ＳｉＯＮ堆積チャンバ６２の第１の基板実装位置６０上に弁５８を介して装填される。次に、ＳｉＯＮ層が、図６に例示されるようなチャンバを通して基板を移動させることにより、６部分において堆積される。図８に記載されるように、基板は、堆積温度まで加熱され、温度を安定化するように放置され、その後反応ガスが導入される。このプロセスは、堆積の各部分ごとに繰返される。第６の実装位置６４におけるＳｉＯＮ層の最終部分の堆積の後、基板５６はＳｉＯＮ堆積チャンバ６２から出される。
【００２８】
基板５６はその後に、弁６６を通り、加熱チャンバ７０の実装位置６８上に移動される。基板５６は次に、図４にも示されるように、約１分間約４００℃まで加熱される。加熱は、たとえば、基板が放射的に加熱されるように、チャンバ内に配置されるランプのシステムによって達成され得る。ランプ加熱システムは、典型的には、非常に急速な（数秒）加熱および冷却応答時間を提供する。加熱チャンバ７０におけるベークの後に、基板５６は弁７２を通され、ＴＥＯＳ堆積チャンバ７６の第１の基板実装位置７４上に移動される。ＴＥＯＳ堆積は、ＳｉＯＮ堆積についてと同じように、６部分において行なわれる。ＴＥＯＳ層の最終部分の堆積後、図８に示すように、層間誘電体形成プロセスが完了する。その後にエッチプロセスが行なわれ、下にあるトランジスタまたは配線への接続のために誘電体層に開口部を形成し得る。エッチプロセスは、図７のクラスタツールの一部として接続されるさらなるチャンバにおいて行なわれ得る。代わりに、基板は、さらなる処理のために別個のチャンバに移動されなければならないかもしれない。以上に図６の記載において指摘したように、第１の実装位置が空くや否や、新しい基板が典型的には各チャンバに導入され、そのため任意の所与の時間において複数の基板がプロセスを通過することが注目されるべきである。あるチャンバ内で生じるプロセスがその後に使用されるチャンバ中のプロセスと異なった時間の量がかかる場合には、チャンバ中の利用可能なスペースを待っている間基板が「溜まる」、製造シーケンスの点があるかもしれない。この場合には、基板は、既存のあるチャンバの後であって入ってくる別のものの前に、たとえばカセットに一時的に保管されてもよい。図６の場合のように、基板ヒータ、反応ガス配管、プラズマ生成のための電極、および真空ポンプを含む実際のクラスタツールのいくつかの局面は、図７に示されない。
【００２９】
３．産業上の利用可能性
この発明は、これに限られるものではないが、集積回路製造の分野を含む多数の産業上の用途のために好適である。上の開示に従って、集積回路の製造は、ＴＥＯＳ／ＳｉＯＮ層間誘電体を形成する方法を提供することにより実施される。さまざまな局面のさらなる変形および代替の実施例が、この説明に鑑み当業者には明らかであろう。たとえば、ここに記載されるクラスタツールおよび堆積チャンバとは別の機器が、ここに記載されるプロセスを実施するのに使用され得る。使用される可能性のある堆積チャンバの他のタイプは、水平管ＬＰＣＥＤ反応炉を含む。さらに、ここに記載される層間誘電体形成は、バイポーラ集積回路などの、ＭＯＳトランジスタを含まない回路に適用可能であり得る。前掲の特許請求の範囲は、そのような変形および変更のすべてを含むものであると解釈され、したがって明細書および図面は、制限的な意味ではなく例示的なものとしてみなされるべきことが意図される。
【図面の簡単な説明】
【図１】 トランジスタが、ゲート導体および一対の誘電体側壁スペーサを有するゲート構造と、ゲート誘電体と、ゲート導体および側壁スペーサの両方に自己整合されたソースおよびドレイン不純物分布と、ソース、ドレインおよびゲート導体の上表面上のシリサイド領域とを含む、トランジスタが上に形成される半導体基板を含む半導体トポグラフィの部分的断面図である。
【図２】 窒化酸化シリコン層が、図１のトランジスタ形成の後に、トランジスタの上に堆積される、半導体トポグラフィの部分的断面図である。
【図３】 ＴＥＯＳ層が窒化酸化シリコン層の上に堆積され、複数のバブルおよび／またはボイド欠陥が、図２の窒化酸化シリコン堆積の後にＴＥＯＳ層内に形成される、半導体トポグラフィの部分的断面図である。
【図４】 図２の窒化酸化シリコン堆積の後に、窒化酸化シリコン層がＴＥＯＳ層の堆積の前に加熱される、ここに記載されるプロセスに従う半導体トポグラフィの部分的断面図である。
【図５】 ＴＥＯＳ層がベークされた窒化酸化シリコン層の上に堆積され、図４の加熱の後に、大きく低減された数のバブル欠陥がＴＥＯＳ層の上表面に形成される、半導体の部分的断面図である。
【図６】 例示的堆積システムの基板実装位置配置を示す断面の上面図である。
【図７】 互いに接続されかつ外の雰囲気から隔てられる、ＳｉＯＮ堆積チャンバ、加熱チャンバおよびＴＥＯＳ堆積チャンバを有する例示のクラスタツールの配置を示す断面の上面図である。
【図８】 ここに記載されるプロセスの実施例のためのプロセスシーケンスの流れ図である。

Claims (18)

  1. 層間誘電体を形成するための方法であって、
    半導体トポグラフィの上に窒化酸化シリコン層を形成するステップと、
    前記窒化酸化シリコン層のベークを行なうステップと、
    前記窒化酸化シリコン層の上に直接酸化物層を形成し、それによって層間誘電体を形成するステップとを含み、前記酸化物層の形成は、前記ベークを行なうステップの後に続く、方法。
  2. 前記窒化酸化シリコン層を形成するステップは、前記半導体トポグラフィ内にトランジスタを最初に形成するステップをさらに含む、請求項１に記載の方法。
  3. 前記トランジスタを形成するステップは、
    半導体基板上に、誘電的に間隔を空けたゲート導体を形成するステップと、
    前記ゲート導体の対向する側壁の表面上に誘電体スペーサを形成するステップと、
    ソースおよびドレインが形成されるように、前記ゲート導体および前記側壁スペーサに自己整合されたドーパント不純物分布を導入するステップと、
    前記誘電体スペーサを除き、前記ゲート導体、ソースおよびドレインの上表面上にシリサイド領域を形成するステップとを含む、請求項２に記載の方法。
  4. 前記窒化酸化シリコン層を形成するステップは、約２００℃から約５００℃の範囲の堆積温度を用いて化学蒸着するステップを含む、請求項１に記載の方法。
  5. 前記化学蒸着するステップは、窒素含有化学物質および酸素含有化学物質でシランを反応させるステップを含む、請求項４に記載の方法。
  6. 前記窒素含有化学物質は窒素を含む、請求項５に記載の方法。
  7. 前記酸素含有化学物質は亜酸化窒素を含む、請求項５に記載の方法。
  8. 前記化学蒸着するステップは、
    複数の基板実装位置を有する堆積チャンバの第１の基板実装位置へ前記半導体トポグラフィを装填するステップと、
    前記堆積温度が予め定められた程度の精度に維持されるまで前記半導体トポグラフィを加熱するステップと、
    前記窒化酸化シリコン層の一部が堆積されるように、予め定められた時間の間前記堆積チャンバ内に反応ガスを導入するステップと、
    前記窒化酸化シリコン層の別の部分の堆積のために、前記堆積チャンバ中の隣接する実装位置に前記半導体トポグラフィを移動するステップとを含む、請求項４に記載の方法。
  9. 前記半導体トポグラフィを加熱するステップは、前記反応ガスを導入するステップの前に前記加熱するステップの持続時間を増大させるステップを含む、請求項８に記載の方法。
  10. 前記ベークを行なうステップは、約３５０℃から約４５０℃の範囲のベーク温度を用いて前記半導体トポグラフィを加熱するステップを含む、請求項１に記載の方法。
  11. 前記加熱するステップは、不活性雰囲気内で加熱するステップを含む、請求項１０に記載の方法。
  12. 前記不活性雰囲気内で加熱するステップは、窒素雰囲気内で加熱するステップを含む、請求項１１に記載の方法。
  13. 前記加熱するステップは、
    加熱チャンバの基板実装位置へ前記半導体トポグラフィを装填するステップを含み、前記加熱チャンバは、１つ以上の堆積チャンバへ１つ以上の真空弁を用いて接続され、前記加熱するステップはさらに、
    約３０秒から約２分の範囲の時間の間前記ベーク温度まで前記半導体トポグラフィを加熱するステップを含む、請求項１０に記載の方法。
  14. 前記酸化物層を形成するステップは、約３００℃から約８００℃の範囲の堆積温度を用いて、テトラエチルオルソシリケート（ＴＥＯＳ）を分解するステップを含む、請求項１に記載の方法。
  15. 前記分解するステップは、
    複数の基板実装位置を有する堆積チャンバの第１の基板実装位置へ前記半導体トポグラフィを装填するステップと、
    前記堆積温度が予め定められた程度の精度に維持されるまで前記半導体トポグラフィを加熱するステップと、
    前記酸化物層の一部が堆積されるように、予め定められた時間の間前記堆積チャンバに前記ＴＥＯＳを導入するステップと、
    前記酸化物層の別の部分の堆積のために、前記堆積チャンバ中の隣接する実装位置に前記半導体トポグラフィを移動するステップとを含む、請求項１４に記載の方法。
  16. 層間誘電体を形成するための方法であって、
    複数の基板実装位置を有する窒化酸化物堆積チャンバの第１の基板実装位置へ半導体基板を装填するステップと、
    温度が予め定められた程度の精度に維持されるまで、約２００℃から約５００℃の範囲の温度まで前記半導体基板を加熱するステップと、
    窒化酸化シリコン層の一部が堆積されるように、予め定められた時間の間前記窒化酸化物堆積チャンバに反応ガスを導入するステップと、
    完全な窒化酸化シリコン層が堆積されるように、各基板実装位置における前記窒化酸化シリコン層の別の部分の堆積のために、前記窒化酸化物堆積チャンバ中の残りの実装位置の各々に前記半導体基板をシーケンシャルに移動するステップと、
    前記半導体基板を加熱チャンバにその後に装填するステップとを含み、前記加熱チャンバは、前記窒化酸化物堆積チャンバに１つ以上の真空弁を用いて接続され、前記方法はさらに、
    約３０秒から約２分の範囲の時間の間約３５０℃から約４５０℃の範囲のベーク温度まで前記半導体基板を加熱するステップと、
    複数の基板実装位置を有するＴＥＯＳ堆積チャンバの第１の基板実装位置に前記半導体基板をその後に装填するステップとを含み、前記ＴＥＯＳ堆積チャンバは、前記窒化酸化物堆積チャンバおよび前記加熱チャンバに１つ以上の真空弁を用いて接続され、前記方法はさらに、
    ＴＥＯＳ温度が予め定められた程度の精度に維持されるまで、約３００℃から約８００℃の範囲のＴＥＯＳ温度まで前記半導体基板を加熱するステップと、
    ＴＥＯＳ酸化物層の一部が前記窒化酸化シリコン層の上に直接堆積されるように、予め定められた時間の間前記堆積チャンバにテトラエチルオルソシリケート（ＴＥＯＳ）を導入するステップと、
    完全なＴＥＯＳ酸化物層が前記窒化酸化シリコン層の上に直接堆積されるように、各基板実装位置における前記ＴＥＯＳ酸化物層の別の部分の堆積のために、前記ＴＥＯＳ堆積チャンバ中の残りの実装位置の各々に前記半導体基板をその後に移動するステップ、およびそれにより、層間誘電体を形成するステップとを含む、方法。
  17. 前記半導体基板内にトランジスタを形成するステップをさらに含む、請求項１６に記載の方法。
  18. 前記反応ガスを導入するステップは、シラン、窒素含有ガス、および酸素含有ガスを導入するステップを含む、請求項１６に記載の方法。
JP2000584523A 1998-11-25 1999-06-16 ＣＶＤ窒化酸化シリコン層の後処理を備えるＳｉＯＮ／ＴＥＯＳ層間誘電体を形成するためのプロセス Expired - Fee Related JP4456276B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/200,016 US6124217A (en) 1998-11-25 1998-11-25 In-situ SiON deposition/bake/TEOS deposition process for reduction of defects in interlevel dielectric for integrated circuit interconnects
US09/200,016 1998-11-25
PCT/US1999/013575 WO2000031790A1 (en) 1998-11-25 1999-06-16 Process for forming a sion/teos interlevel dielectric with after-treatment of the cvd silicum oxynitride layer

Publications (3)

Publication Number Publication Date
JP2002530887A JP2002530887A (ja) 2002-09-17
JP2002530887A5 JP2002530887A5 (ja) 2006-07-27
JP4456276B2 true JP4456276B2 (ja) 2010-04-28

Family

ID=22739966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000584523A Expired - Fee Related JP4456276B2 (ja) 1998-11-25 1999-06-16 ＣＶＤ窒化酸化シリコン層の後処理を備えるＳｉＯＮ／ＴＥＯＳ層間誘電体を形成するためのプロセス

Country Status (6)

Country Link
US (1) US6124217A (ja)
EP (1) EP1135796B1 (ja)
JP (1) JP4456276B2 (ja)
KR (1) KR100562541B1 (ja)
DE (1) DE69931656T2 (ja)
WO (1) WO2000031790A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297148B1 (en) * 1999-08-19 2001-10-02 Advanced Micro Devices, Inc. Method of forming a silicon bottom anti-reflective coating with reduced junction leakage during salicidation
US6372668B2 (en) * 2000-01-18 2002-04-16 Advanced Micro Devices, Inc. Method of forming silicon oxynitride films
KR100331861B1 (en) * 2000-07-21 2002-04-09 Hynix Semiconductor Inc Method for fabricating gate electrode of semiconductor device
US6727168B2 (en) * 2001-10-24 2004-04-27 Micron Technology, Inc. Method of forming local interconnects
US7009226B1 (en) * 2004-07-12 2006-03-07 Advanced Micro Devices, Inc. In-situ nitride/oxynitride processing with reduced deposition surface pattern sensitivity
KR100643493B1 (ko) * 2004-09-23 2006-11-10 삼성전자주식회사 반도체 장치의 실리콘 산질화막을 형성하는 방법 및 장치
US7301185B2 (en) * 2004-11-29 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. High-voltage transistor device having an interlayer dielectric etch stop layer for preventing leakage and improving breakdown voltage
US7214988B2 (en) * 2005-09-20 2007-05-08 United Microelectronics Corp. Metal oxide semiconductor transistor
US7648871B2 (en) * 2005-10-21 2010-01-19 International Business Machines Corporation Field effect transistors (FETS) with inverted source/drain metallic contacts, and method of fabricating same
US9665001B2 (en) 2009-12-15 2017-05-30 Rohm And Haas Electronic Materials Llc Photoresists and methods for use thereof
TWI477911B (zh) 2009-12-15 2015-03-21 羅門哈斯電子材料有限公司 光阻劑及其使用方法
EP2472327A1 (en) 2010-12-30 2012-07-04 Rohm and Haas Electronic Materials LLC Photoresists and methods for use thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4619034A (en) * 1983-05-02 1986-10-28 Ncr Corporation Method of making laser recrystallized silicon-on-insulator nonvolatile memory device
WO1987007309A1 (en) * 1986-05-19 1987-12-03 Novellus Systems, Inc. Deposition apparatus with automatic cleaning means and method of use
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
JPS6419760A (en) * 1987-07-15 1989-01-23 Fuji Electric Co Ltd Semiconductor integrated circuit device
KR910008835B1 (ko) * 1988-09-30 1991-10-21 삼성전자 주식회사 반도체장치 및 제조방법
TW347149U (en) * 1993-02-26 1998-12-01 Dow Corning Integrated circuits protected from the environment by ceramic and barrier metal layers
US5413940A (en) * 1994-10-11 1995-05-09 Taiwan Semiconductor Manufacturing Company Process of treating SOG layer using end-point detector for outgassing
US6127261A (en) * 1995-11-16 2000-10-03 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit including a tri-layer pre-metal interlayer dielectric compatible with advanced CMOS technologies
US5861340A (en) * 1996-02-15 1999-01-19 Intel Corporation Method of forming a polycide film
US5648287A (en) * 1996-10-11 1997-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of salicidation for deep quarter micron LDD MOSFET devices
US5998270A (en) * 1997-05-15 1999-12-07 Advanced Micro Devices Formation of oxynitride and polysilicon layers in a single reaction chamber
US5972804A (en) * 1997-08-05 1999-10-26 Motorola, Inc. Process for forming a semiconductor device
JP3305627B2 (ja) * 1997-08-06 2002-07-24 富士通株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
EP1135796B1 (en) 2006-05-31
EP1135796A1 (en) 2001-09-26
DE69931656D1 (de) 2006-07-06
KR100562541B1 (ko) 2006-03-22
JP2002530887A (ja) 2002-09-17
WO2000031790A1 (en) 2000-06-02
KR20010080548A (ko) 2001-08-22
US6124217A (en) 2000-09-26
DE69931656T2 (de) 2007-03-08

Similar Documents

Publication Publication Date Title
US7666728B2 (en) Manufacturing method of semiconductor device
US7713884B2 (en) Method of manufacturing semiconductor device that includes forming metal oxide film on semiconductor wafer
US8058695B2 (en) Semiconductor device
US5434096A (en) Method to prevent silicide bubble in the VLSI process
JP4456276B2 (ja) ＣＶＤ窒化酸化シリコン層の後処理を備えるＳｉＯＮ／ＴＥＯＳ層間誘電体を形成するためのプロセス
US20210175075A1 (en) Oxygen radical assisted dielectric film densification
US7183207B2 (en) Chemical vapor deposition metallization processes and chemical vapor deposition apparatus used therein
JP3399413B2 (ja) 酸窒化膜およびその形成方法
JP2005260177A (ja) 半導体装置の製造方法
JP3619795B2 (ja) 半導体装置の製造方法
US6060404A (en) In-situ deposition of stop layer and dielectric layer during formation of local interconnects
US6060393A (en) Deposition control of stop layer and dielectric layer for use in the formation of local interconnects
US6713387B2 (en) Method for forming contact plug in semiconductor device
US20020177327A1 (en) Method for forming a gate dielectric layer by a single wafer process
KR100548579B1 (ko) 반도체소자의 제조방법
JP3833956B2 (ja) 半導体装置の製造方法及び半導体装置
KR100486825B1 (ko) 반도체 소자의 제조방법
US20050112877A1 (en) Method of manufacturing a semiconductor device
KR100380980B1 (ko) 텅스텐 게이트 형성 방법
CN115394637A (zh) 半导体器件及其制作方法
JP2005222977A (ja) 半導体装置の製造方法
JPH0513697A (ja) 半導体装置の製造方法
JPH05109652A (ja) 半導体装置の製造方法
KR20040001267A (ko) 반도체 소자의 살리사이드 블로킹층 형성방법
KR20020091884A (ko) 급속 열처리에 의한 보더리스 콘택용 식각 방지막 형성 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees