KR100380980B1 - 텅스텐 게이트 형성 방법 - Google Patents
텅스텐 게이트 형성 방법 Download PDFInfo
- Publication number
- KR100380980B1 KR100380980B1 KR10-2001-0038036A KR20010038036A KR100380980B1 KR 100380980 B1 KR100380980 B1 KR 100380980B1 KR 20010038036 A KR20010038036 A KR 20010038036A KR 100380980 B1 KR100380980 B1 KR 100380980B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- layer
- oxide film
- annealing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title description 2
- 229910052721 tungsten Inorganic materials 0.000 title description 2
- 239000010937 tungsten Substances 0.000 title description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 238000000137 annealing Methods 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052731 fluorine Inorganic materials 0.000 abstract description 6
- 239000011737 fluorine Substances 0.000 abstract description 6
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 13
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000010893 electron trap Methods 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 모노 실란을 이용한 W6게이트를 형성하는 방법에 관한 것으로 NH3어닐링 공정을 이용함으로써 W6와 폴리실리콘의 경계면에 질소를 파일-업(pile-up)하여 후속 열처리 공정에서 플루오르가 게이트 산화막으로 확산되는 것을 방지한다.
Description
본 발명은 반도체 소자의 게이트 형성 방법에 관한 것으로, 특히 모노 실란을 이용한 W6게이트를 형성하는 방법에 관한 것이다.
종래의 폴리실리콘 게이트의 RC 지연의 문제점을 해결하기 위해 W6/폴리실리콘의 폴리사이드 게이트를 이용하는데, W6를 이용한 게이트는 소자의 동작 속도는 증가하지만 MS W6를 증착할 때 소스 가스인 WF6에 의해 박막 내에 플루오르가 포함되어 후속 열처리 공정에서 플루오르가 게이트 산화막 내로 확산되어 Si-O 결합을 끊고 전자 트랩을 형성하며 분해된 산소가 하부의 실리콘 및 상부의 폴리실리콘과 반응하여 추가적인 산화막을 형성함으로써 게이트 산화막의 두께를 증가시키는 문제점이 있었다.
본 발명은 이러한 문제를 해결하기 위해, NH3어닐링 공정을 이용함으로써 W6와 폴리실리콘의 경계면에 질소를 파일-업(pile-up)하여 후속 열처리 공정에서 플루오르가 게이트 산화막으로 확산되는 것을 방지하는 게이트 제조 방법을 제공한다.
도 1a 내지 도 1d는 본 발명에 따른 게이트 전극 형성 방법에 의해 제조된 반도체 소자를 설명하기 위한 단면도들.
< 도면의 주요부분에 대한 부호의 설명 >
10 : 반도체 기판 20 : 게이트산화막
30 : 도핑된 폴리실리콘막 40 : 제1 MS W6층
50 : 제2 MS W6층
상기 목적을 달성하기 위해 본 발명에 따른 텅스텐 게이트 형성 방법은 반도체 기판 상에 게이트산화막, 도핑된 폴리실리콘막 및 제1 MS W6층의 적층 구조를 형성하는 단계와, RTP 어닐링을 수행하는 단계와, 상기 제1 MS W6층 상부에 제2 MS W6층을 형성하는 단계와, 식각 공정에 의해 게이트를 형성하는 단계 및 폴리사이드 어닐링을 수행하는 단계를 포함하는 것을 특징으로 한다
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명에 따른 게이트 전극 형성 방법에 의해 제조된 반도체 소자를 설명하기 위한 단면도들이다. 도 1a 내지 도 1d를 참조하면, 반도체기판(10) 상에 게이트산화막(20), 도핑된 폴리실리콘막(30) 및 제1 MS W6층(40)을 순차적으로 형성한다(도 1a 참조). 여기서 폴리실리콘막(30)은 SiH4및 SiH2Cl2가스를 이용하여 500 내지 700℃의 온도 및 760Torr 이하의 압력에서 형성하는 것이 바람직하며, 제1 MS W6층(40)은 WF6 및 SiH4가스를 이용하여 300 내지 700℃의 온도 및 10Torr 이하의 압력에서 형성하는 것이 바람직하다. 그 다음에 NH3가스를 이용하여 500 내지 700℃의 온도에서 RTP 어닐링을 수행한다. RTP 어닐링을 수행하면, 질소가 W6와 폴리실리콘의 경계면에 파일-업하게 된다(도 1b 참조). 다음에는, 제1 MS W6층(40) 상부에 제2 MS W6층(50)을 형성한다(도 1c 참조). 제2 MS W6층(50)은 제1 MS W6층(40)과 동일한 조건하에서 형성하는 것이 바람직하다. 다음에는, 게이트 마스크를 이용하여 식각 공정에 의해 게이트를 형성한다. 그리고 폴리사이드 어닐링을 수행한다. 폴리사이드 어닐링을 수행하면 W6와 폴리실리콘의 경계면에 파일-업된 질소에 의해 플루오르가 게이트 산화막으로 확산되는 것이 방지된다.
이상에서 설명한 바와 같이, 본 발명에 따른 게이트 형성 방법은 플루오르가 게이트 산화막 내로 확산되는 것을 방지함으로써, 게이트 산화막 내에 전자 트랩이 발생하는 것을 방지하며, 게이트 산화막의 두께가 증가하는 것을 함으로써 반도체 소자의 신뢰도를 높이는 효과가 있다.
Claims (4)
- 반도체 기판 상에 게이트산화막, 도핑된 폴리실리콘막 및 제1 MS W6층의 적층 구조를 형성하는 단계;RTP 어닐링을 수행하는 단계;상기 제1 MS W6층 상부에 제2 MS W6층을 형성하는 단계;식각 공정에 의해 게이트를 형성하는 단계; 및폴리사이드 어닐링을 수행하는 단계를 포함하는 것을 특징으로 하는 게이트 형성 방법.
- 제 1 항에 있어서,상기 폴리실리콘막은 SiH4및 SiH2Cl2가스를 이용하여 500 내지 700℃의 온도 및 760Torr 이하의 압력에서 형성되는 것을 특징으로 하는 게이트 형성 방법.
- 제 1 항에 있어서,상기 RTP 어닐링을 수행하는 단계는 NH3가스를 이용하여 500 내지 700℃의 온도에서 수행되는 것을 특징으로 하는 게이트 형성 방법.
- 제 1 항에 있어서,상기 제1 MS W6층 및 제2 MS W6층은 WF6 및 SiH4가스를 이용하여 300 내지 700℃의 온도 및 10Torr 이하의 압력에서 형성하는 것을 특징으로 하는 게이트 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038036A KR100380980B1 (ko) | 2001-06-29 | 2001-06-29 | 텅스텐 게이트 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038036A KR100380980B1 (ko) | 2001-06-29 | 2001-06-29 | 텅스텐 게이트 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002437A KR20030002437A (ko) | 2003-01-09 |
| KR100380980B1 true KR100380980B1 (ko) | 2003-04-23 |
Family
ID=27712165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0038036A KR100380980B1 (ko) | 2001-06-29 | 2001-06-29 | 텅스텐 게이트 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100380980B1 (ko) |
-
2001
- 2001-06-29 KR KR10-2001-0038036A patent/KR100380980B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030002437A (ko) | 2003-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434096A (en) | Method to prevent silicide bubble in the VLSI process | |
| WO2005083795A8 (ja) | 半導体装置の製造方法及びプラズマ酸化処理方法 | |
| JP4456276B2 (ja) | ＣＶＤ窒化酸化シリコン層の後処理を備えるＳｉＯＮ／ＴＥＯＳ層間誘電体を形成するためのプロセス | |
| KR100634163B1 (ko) | 금속 게이트 전극을 구비하는 반도체 소자의 형성 방법 | |
| KR100290467B1 (ko) | 반도체소자의확산방지막형성방법 | |
| JP4477981B2 (ja) | 半導体装置の製造方法 | |
| KR100380980B1 (ko) | 텅스텐 게이트 형성 방법 | |
| JP2001210606A (ja) | 半導体装置の製造方法 | |
| KR100596775B1 (ko) | 반도체 소자의 제조방법 | |
| KR100415094B1 (ko) | 반도체소자의제조방법 | |
| KR100357224B1 (ko) | 컨택 플러그 제조 방법 | |
| JP3185235B2 (ja) | 半導体装置の製造方法 | |
| CN101211768B (zh) | 栅极电极及其形成方法 | |
| US6764942B2 (en) | Re-oxidation process of semiconductor device | |
| KR100846391B1 (ko) | 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법 | |
| KR20040002301A (ko) | 반도체 소자의 제조 방법 | |
| KR0119965B1 (ko) | 반도체 소자의 산화막 형성방법 | |
| KR100332124B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100745905B1 (ko) | 텅스텐 비트 라인 형성 방법 | |
| KR960012321A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR19980040125A (ko) | 반도체소자의 폴리사이드전극 형성방법 | |
| KR100709461B1 (ko) | 텅스텐 게이트 형성 방법 | |
| US20080124923A1 (en) | Fabricating Method of Semiconductor Device | |
| KR20010059856A (ko) | 모스 트랜지스터의 제조 방법 | |
| KR20020002905A (ko) | 반도체소자의 게이트전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |