KR100415094B1 - 반도체소자의제조방법 - Google Patents

반도체소자의제조방법 Download PDF

Info

Publication number
KR100415094B1
KR100415094B1 KR1019960057813A KR19960057813A KR100415094B1 KR 100415094 B1 KR100415094 B1 KR 100415094B1 KR 1019960057813 A KR1019960057813 A KR 1019960057813A KR 19960057813 A KR19960057813 A KR 19960057813A KR 100415094 B1 KR100415094 B1 KR 100415094B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
layer
gate insulating
temperature
Prior art date
Application number
KR1019960057813A
Other languages
English (en)
Other versions
KR19980038873A (ko
Inventor
박상훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960057813A priority Critical patent/KR100415094B1/ko
Publication of KR19980038873A publication Critical patent/KR19980038873A/ko
Application granted granted Critical
Publication of KR100415094B1 publication Critical patent/KR100415094B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 게이트 절연막을 다층 구조로 형성하여 게이트 절연막의 열화를 방지할 수 있는 반도체 소자의 제조방법에 관한 것으로, 반도체 기판 상에 열산화막, 완충 산화막 및 확산 방지막이 순차적을 적층된 게이트 절연막을 형성하는 단계; 게이트 절연막 상에 폴리실리콘막 및 텅스텐 실리사이드막을 순차적으로 형성하는 단계; 및, 텅스텐 실리사이드막과 폴리실리콘막 및 게이트 절연막을 식각하여 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 제조방법
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 게이트 절연막의 열화를 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
대부분의 집적회로에서 낮은 비저항과 고온의 안정도를 가지는 금속 실리사이드가 접촉 재료로서 사용된다. 실리사이드는 고유의 조성과 각기의 화학적 성질을 갖는 금속-실리콘 화합물이다. 상기 금속은 내화성 금속족인 몰리브덴, 탄타륨, 티타늄, 팅스텐 또는 귀금속 원자인 코발트, 니켈, 백금 등과 반응한 화합물로 구성된다.
한편, 상기 게이트 전극용 재료로 각광을 받고 있는 실리사이드 물질은 텅스텐 실리사이드(WSi2)로서, 폴리실리콘에 비해 낮은 비저항과 고온에서의 안정도를 갖는 장점이 있다. 반면, 텅스텐 실리사이드는 산화막과의 접착력이 나쁘기 때문에, 대부분의 게이트 전극은 폴리실리콘막과 텅스텐 실리사이드가 적층된 폴리사이드 구조로 형성된다.
이하, 상기한 폴리사이드 구조의 게이트 전극의 제조방법을 도 1A 내지 도 1B를 참조하여 설명한다.
먼저, 도 1A에 도시된 바와 같이, 반도체 기판(11) 상에 소정 두께의 게이트 산화막(12) 및 도핑된 폴리실리콘막(13)을 순차적으로 형성한다. 이어서, WF6및 SiH4의 화학반응을 이용하여 폴리실리콘막(13) 상부에 텅스텐 실리사이드막(14)을 형성한다. 그리고, 텅스텐 실리사이드막(14) 상에 포토리소그라피 공정에 의한 난반사를 방지하기 위한 난반사 방지막(15)을 형성한다.
도 1B에 도시된 바와 같이, 난반사 방지막(15) 상부에 포토리소그라피 공정으로 마스크 패턴(도시되지 않음)을 형성한다. 상기 마스크 패턴을 이용하여 하부의 난반사 방지막(15), 텅스텐 실리사이드막(14), 폴리실리콘막(13) 및 게이트 산화막(12)을 식각하여 게이트 전극을 형성한다.
그러나, 상기한 방법으로 게이트 전극을 형성한 후, 열처리 공정을 실시하게 되는데, 이때 팅스텐 실리사이드막(14)에 함유되어 있던 불소(F)가 상기 열처리 공정에 의해 확산되어 게이트 산화막(12)과 폴리실리콘막(13)의 계면에 모이게 된다. 그리고, 계면에 모인 불소는 실리콘과 산소의 결합(Si-O)을 깨고, 실리콘과 결합하여 실리콘과 불소의 결합(Si-F)을 이룬다. 이에 따라, 게이트 산화막(12)의 특성이 열화되어 결국 소자의 신뢰성을 저하시키는 문제가 발생한다.
이에, 본 발명은 상기한 문제점을 감안하여 창출된 것으로서, 게이트 절연막을 열산화막, CVD 산화막 및 CVD 질화막이 적층된 다층 구조로 형성함으로써 게이트 절연막의 열화를 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
도 1A 및 도 1B는 종래의 폴리사이드 구조의 게이트 형성방법을 설명하기 위한 공정 단면도.
도 2A 내지 도 2C는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위하여 순차적으로 나타낸 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 반도체 기판 22 : 열산화막
23 : CVD 산화막 24 : CVD 질화막
25 : 폴리실리콘막 26 : 텅스텐 실리사이드막
27 : 난반사 방지막
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 반도체 기판상에 산소 및 수소가스를 이용하여 750 내지 850℃온도에서 열산화막을 형성하는 단계와, 열산화막 위에 650 내지 750℃온도에서 약 10 내지 100cc/min 의 TEOS가스를 이용하여 완충산화막을 형성하는 단계와, 완충산화막에 850 내지 950℃ 온도에서 질소가스를 공급하여 열처리를 실시하는 단계와, 결과물에 1,000 내지 1,200℃의 온도에서 8 내지 12cc/min의 질소(N2) 개스와 약 3 내지 5cc/min의 산화질소(N2O) 개스를 공급하여 확산방지막을 형성하여 열산화막, 완충산화막 및 확산방지막의 3중 구조를 가진 게이트 절연막을 형성하는 단계; 게이트 절연막 상에 폴리실리콘막 및 텅스텐 실리사이드막을 순차적으로 형성하는 단계; 및, 텅스텐 실리사이드막과 폴리실리콘막 및 게이트 절연막을 식각하여 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 구성으로 된 본 발명에 의하면, 상기 게이트 전극의 형성 이후의 후속 열처리 공정에서 텅스텐 실리사이드막으로부터 불소의 확산이 발생하더라도, 상기 확산 방지막에 의해 확산이 방지됨으로써, 게이트 절연막의 열화를 방지할 수 있다.
[실시예]
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2A 내지 도 2C는 본 발명의 실시예에 따른 반도체 소자의 게이트 형성방법을 개략적으로 나타낸 공정 단면도이다.
도 2A에 도시된 바와 같이, 반도체 기판(21) 상에 약 750 내지 850℃의 온도에서 산소(O2) 및 수소(H2) 개스를 이용하여 열산화막(22)을 형성한다. 이어서, 열산화막(22) 상부에 이후 형성될 CVD 질화막과 열산화막(22) 사이의 스트레스를 완충시키기 위한 완충 산화막으로서, 약 650 내지 750℃의 온도에서 약 10 내지 100cc/min의 TEOS(Tetra-Ethyl-Ortho-Silicate) 개스를 이용하여 CVD(Chemical Vapor Deposition) 산화막(23)을 형성한 다음, 약 850 내지 950℃의 온도와 질소(N2) 개스에서 열처리를 실시한다.
그리고 나서, CVD 산화막(23) 상부에 약 1,000 내지 1,200℃의 온도에서 약 8 내지 12cc/min의 질소(N2) 개스와 약 3 내지 5cc/min의 산화질소(N2O) 개스를 이용하여 확산 방지막으로 작용할 CVD 질화막(24)을 형성한다. 이때, CVD 질화막(24)의 형성은 상기 산화질소 개스의 완전한 분해에 의해 상기 CVD 산화막(23)의 표면이 질화되도록 하기 위하여 고온에서 실시한다. 이에 따라, 열산화막(22), CVD 산화막(23) 및 CVD 질화막(24)이 순차적으로 적층된 다층 구조의 게이트 절연막을 완성하게 되는데, 상기 다층 구조의 게이트 절연막은 70 내지 100Å의 두께로 형성한다.
도 2B에 도시된 바와 같이, CVD 질화막(24) 상부에 도핑된 폴리실리콘막(25)을 형성하고, 폴리실리콘막(25) 상부에 WF6및 SiH4개스의 화학 반응을 이용하여, 텅스텐 실리사이드막(26)을 형성한다. 그리고 나서, 텅스텐 실리사이드막(26) 상에 포토리소그라피 공정에 의한 난반사를 방지하기 위하여 TiN 또는 옥시나이트라이드막을 난반사 방지막(27)으로서 형성한다.
도 2C에 도시된 바와 같이, 난반사 방지막(27) 상부에 포토리소그라피 공정으로 마스크 패턴(도시되지 않음)을 형성한다. 상기 마스크 패턴을 이용하여 열산화막(22)이 노출되도록 하부의 난반사 방지막(27), 텅스텐 실리사이드막(26), 폴리실리콘막(25), CVD 질화막(24), CVD 산화막(23)을 식각하여 게이트 전극을 형성한다.
상기한 실시예에 의하면, 상기 게이트 전극의 형성 이후의 후속 열처리 공정에서 텅스텐 실리사이드막으로부터 불소의 확산이 발생하더라도, 상기 CVD 질화막에 의해 확산이 방지됨으로써, 게이트 절연막의 열화를 방지할 수 있다. 이에 따라, 소자의 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 게이트 절연막의 열화를 방지할 수 있는 반도체 소자의 제조방법을 실현할 수 있게 된다.

Claims (5)

  1. 반도체 기판 상에 산소 및 수소가스를 이용하여 750 내지 850℃온도에서 열산화막을 형성하는 단계와,
    상기 열산화막 위에 650 내지 750℃온도에서 약 10 내지 100cc/min 의 TEOS가스를 이용하여 완충산화막을 형성하는 단계와,
    상기 완충산화막에 850 내지 950℃ 온도에서 질소가스를 공급하여 열처리를 실시하는 단계와,
    상기 결과물에 1,000 내지 1,200℃의 온도에서 8 내지 12cc/min의 질소(N2)개스와 약 3 내지 5cc/min의 산화질소(N2O) 개스를 공급하여 확산방지막을 형성하여 열산화막, 완충산화막 및 확산방지막의 3중 구조를 가진 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 폴리실리콘막 및 텅스텐 실리사이드막을 순차적으로 형성하는 단계; 및,
    상기 텅스텐 실리사이드막과 폴리실리콘막 및 게이트 절연막을 식각하여 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 완충 산화막은 CVD 산화막인 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1항에 있어서, 상기 확산 방지막은 CVD질화막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서, 상기 식각 공정시 상기 열산화막이 남도록 하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서, 상기 다층 구조의 게이트 절연막의 총두께는 70 내지 100Å인 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019960057813A 1996-11-27 1996-11-27 반도체소자의제조방법 KR100415094B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960057813A KR100415094B1 (ko) 1996-11-27 1996-11-27 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960057813A KR100415094B1 (ko) 1996-11-27 1996-11-27 반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR19980038873A KR19980038873A (ko) 1998-08-17
KR100415094B1 true KR100415094B1 (ko) 2004-03-30

Family

ID=37423091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960057813A KR100415094B1 (ko) 1996-11-27 1996-11-27 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100415094B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687410B1 (ko) * 2005-12-28 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 게이트 산화막 형성방법
KR101050875B1 (ko) * 2005-09-23 2011-07-20 충북대학교 산학협력단 단전자 나노소자의 제작방법 및 그에 따른 단전자 나노소자

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784485B1 (en) * 2000-02-11 2004-08-31 International Business Machines Corporation Diffusion barrier layer and semiconductor device containing same
KR20030054669A (ko) * 2001-12-26 2003-07-02 주식회사 하이닉스반도체 금속 배선의 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198821A (ja) * 1992-01-21 1993-08-06 Kawasaki Steel Corp 半導体不揮発性記憶装置の製造方法
JPH05343694A (ja) * 1992-06-05 1993-12-24 Citizen Watch Co Ltd 半導体不揮発性記憶素子の製造方法
JPH0629554A (ja) * 1992-03-31 1994-02-04 Kawasaki Steel Corp 半導体装置の製造方法
KR960012321A (ko) * 1994-09-08 1996-04-20 김주용 반도체 소자의 게이트 전극 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198821A (ja) * 1992-01-21 1993-08-06 Kawasaki Steel Corp 半導体不揮発性記憶装置の製造方法
JPH0629554A (ja) * 1992-03-31 1994-02-04 Kawasaki Steel Corp 半導体装置の製造方法
JPH05343694A (ja) * 1992-06-05 1993-12-24 Citizen Watch Co Ltd 半導体不揮発性記憶素子の製造方法
KR960012321A (ko) * 1994-09-08 1996-04-20 김주용 반도체 소자의 게이트 전극 형성방법
KR0135223B1 (ko) * 1994-09-08 1998-04-25 김주용 반도체소자의 게이트 전극 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050875B1 (ko) * 2005-09-23 2011-07-20 충북대학교 산학협력단 단전자 나노소자의 제작방법 및 그에 따른 단전자 나노소자
KR100687410B1 (ko) * 2005-12-28 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 게이트 산화막 형성방법

Also Published As

Publication number Publication date
KR19980038873A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US5364803A (en) Method of preventing fluorine-induced gate oxide degradation in WSix polycide structure
US5877074A (en) Method for improving the electrical property of gate in polycide structure
US20060014355A1 (en) Semiconductor device and method of manufacturing the same
KR0175030B1 (ko) 반도체 소자의 고내열 금속 배선 구조 및 그 형성 방법
KR100281887B1 (ko) 반도체장치의 제조방법
KR100530431B1 (ko) 반도체장치형성프로세스
KR100415094B1 (ko) 반도체소자의제조방법
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
KR20040074502A (ko) 금속 게이트 전극을 구비하는 반도체 소자의 형성 방법
KR20000004349A (ko) 반도체 소자의 제조방법
KR20000054970A (ko) 장벽금속막을 구비한 금속 배선 및 그 제조방법
KR0174878B1 (ko) 확산 장벽층 형성방법
KR100290781B1 (ko) 반도체 소자 및 그 제조방법
US5895268A (en) High pressure nitridation of tungsten
KR20040001861A (ko) 금속게이트전극 및 그 제조 방법
KR100600333B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100463236B1 (ko) 반도체소자의 베리어메탈
KR100332122B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100420406B1 (ko) 티타늄질화막의 산소 충진 방법
KR100380980B1 (ko) 텅스텐 게이트 형성 방법
KR100275110B1 (ko) 텅스텐폴리사이드형성방법
KR20010008609A (ko) 반도체장치의 다층 텅스텐 폴리사이드구조의 게이트전극 형성방법
KR20040001959A (ko) 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법
KR0144927B1 (ko) 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법
KR20040059853A (ko) 구리 확산 장벽 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee