KR0144927B1 - 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법 - Google Patents

폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법

Info

Publication number
KR0144927B1
KR0144927B1 KR1019950002139A KR19950002139A KR0144927B1 KR 0144927 B1 KR0144927 B1 KR 0144927B1 KR 1019950002139 A KR1019950002139 A KR 1019950002139A KR 19950002139 A KR19950002139 A KR 19950002139A KR 0144927 B1 KR0144927 B1 KR 0144927B1
Authority
KR
South Korea
Prior art keywords
layer
diffusion barrier
polyside
barrier metal
forming
Prior art date
Application number
KR1019950002139A
Other languages
English (en)
Other versions
KR960032602A (ko
Inventor
손진영
이권재
조용수
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950002139A priority Critical patent/KR0144927B1/ko
Publication of KR960032602A publication Critical patent/KR960032602A/ko
Application granted granted Critical
Publication of KR0144927B1 publication Critical patent/KR0144927B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

폴리사이드와 폴리사이드간의 접촉저항을 감소시키는 접촉창형성방법을 개시한다.
이를 위해, 폴리사이드간의 접촉창형성방법은, 제1폴리사이드와 제2폴리사이드사이에 확산방지금속층을 위치시키는 단계를 구비한다. 확산방지금속층은 폴리사이드간의 접촉을 위한 접촉창의 형성 전 또는 후에 상기 제1폴리사이드 상면에 형성한다.
따라서, 추후 열처리에 의해 제2폴리사이드의 제2폴리실리콘층의 불순물이 제2폴리사이드 제2텅스텐실리사이드층으로 확산되는 것을 방지하여, 접촉저항의 증가 및 반도체소자 특성의 저하를 억제할 수 있다.

Description

폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법
제1도는 종래의 방법에 따른 폴리사이드간의 접촉창상태를 나타내는 단면도이다.
제2a도 내지 제2d도는 본 발명의 제1실시예에 따른 폴리사이드배선간의 접촉창형성방법을 나태내는 단면도이다.
제3a도 내지 제3e도는 본 발명의 제2실시예에 따른 폴리사이드배선간의 접촉창형성방법을 나태내는 단면도이다.
제4a도 내지 제4c도는 본 발명의 제3실시예에 따른 폴리사이드배선간의 접촉창형성방법을 나타내는 단면도이다.
본 발명은 반도체장치의 배선에 관한 것으로, 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법에 관한 것이다.
반도체소자의 집적도가 증가함에 따라 저저항 배선재료의 요구가 증가되고 있다. 종래에는 폴리실리콘의 저항률의 한계를 개선하기 위해 알루미늄을 배선재료료 이용하였다. 그러나 알루미늄은 용융점이 낮기 때문에 후속공정의 수행온도가 제약을 받게도니다. 이러한 문제를 해결하기 위해 고융접의 금속을 이용한 폴리사이드를 저저항 배선재료로 채택하고 있다. 폴리사이드구조는 W, Co, Wo 등의 고융점의 금속을 폴리실리콘상에 형성시킨 것으로, 폴리사이드는 폴리실리콘배선에 비해 접촉저항이 낮고 전압강하없이 전도할 수 있는 길이가 길기 때문이다. 이러한 배선은 비트라인이거나 게이트 전극에 널리 사용되고 있다.
제1도는 종래의 폴리사이드접촉창을 도시한 단면으로, 제1폴리사이드는 게이트전극으로 제1폴리사이드는 비트라인트로 이용된 것이다. 소오스 및 드레인등이 형성된 반도체기판(10) 소정부분에 제1폴리실리콘층(1)과 제1텅스텐실리사이드층(3)을 형성한다. 제1폴리실리콘층(1)과 제1텅스텐실리사이드(3)는 일체로 게이트전극을 형성하다. 다음 기판전면에 층간절연막(5)을 형성하고 게이트전극의 소정부분을 노출시키는 접촉창(11)을 형성한다. 층간절연막(5), 접촉장(11)의 내측벽 및 게이트전극 상면에 제2폴리실리콘층(7)과 제2텅스텐실리사이드(9)를 형성한다. 제2폴리실리콘층(7) 및 제2텅스텐실리사이드(9)는 일체로 비트라인이 된다.
그런데 고융점의 폴리사이드구조의 배선이 상호접촉하게 될 때는 접촉저항이 증가하게 되어 전송속도의 저하등 반도체소자특성의 저하를 가져온다. 이는 제1텅스텐실리사이드(3)와 제2폴리실리콘층(7)이 접촉시에 후속열처리에 의해 제2폴리실리콘층(7) 내부의 도전성 불순물이온들이 제1텅스텐실리사이드(3)로 확산되어 이동함에 따라 제2폴리실리콘층의 도전성이 저하되기 때문이다. 따라서 폴리사이드를 사용하는 반도체소자에 타 소자 또는 외부와의 접촉을 위한 배선으로 폴리사이드배선을 사용하는 데 한계가 있다.
따라서 본 발명의 제1목적은 폴리사이드구조를 가지는 반도체소자의 접촉창에 폴리사이드배선을 사용할 수 있는 방법을 제공하고자 한다.
또한 본 발명의 제2목적은 저접촉저항을 갖는 폴라사이드와 폴리사이드간의 접촉창을 제공하고자 한다.
본 발명의 제1목적을 달성하기 위해, 반도체장치의 폴리사이드와 폴리사이드간의 접촉창형성방법은 제1폴리사이드와 제2폴리사이드간의 접촉면에 도전성불순물의 이동을 막아주는 확산장벽금속층을 형성시키는 단계를 구비한다. 구체적으로, 반도체 장치의 접촉창형성방법은, 반도체 장치의 기판에 제1폴리실리콘층과 제1텅스텐실리사이드를 순차적으로 증착하여 제1폴리사이드를 형성하는 단계, 상기 기판 및 상기 제1폴리사이드 전면에 층간절연막을 형성하는 단계, 상기 층간절연막의 소정부분을 식각하여 상기 제1폴리사이드의 일부르 노출시키는 접촉창을 형성하는단계, 상기 접촉창에 의해 노출된 상기 제1폴리사이드의 상면에 확산장벽금속층을 형성하는 단계, 및 상기 층간절연막의 상면, 상기 접촉창의 내측면 및 상기 확산장벽금속층의 상면에 제2폴리실리콘층과 제2텅스텐실리사이드를 순차적으로 증착하여 제2폴리사이드를 형성하는 단계를 구비한다.
상기 확산장벽금속층의 형성단계는, H2/SiH4/WF를 사용하여 WF의 SiH4환원반응에 의해 선택적으로 증착될 수 있다. 이때, 상기 확산장벽금속층의 두께는 추후의 열처리에 의해 상기 제 확산장벽금속층의 실라사이드화되는 층보다 두께워야 한다.
상기 확산방지금속층을 형성하는 다른 방법으로는 상기 층간절연막 상면, 상기 접촉창의 내측벽 및 상기 제1폴리사이드의 상면에 Ti층을 형성하는 단계, 상기 Ti층을 급속어닐링처리를 하여 상기 제1폴리사이드 상면의 Ti층을 상기 확산장벽금속층으로 변환시키는 단계, 및 상기 확산장벽금속층으로 변한 부분을 제외한 상기 Ti층을 제거하는 단계를 구비한다. 열처리에 의해 생성된 확산장벽금속층은 TiW 또는 TiWSi층이며, 상기 Ti층의 제거단계는 H2SO4용액을 이용한다.
제1폴리사이드와 제2폴리사이드간의 접촉저항을 낮추는 또 다른 접촉창형성방법은, 상기 반도체 장치의 기판에 제1폴리실리콘과 제1텅스텐실리사이드를 증착하여 제1폴리사이드를 형성하는 단계, 상기 제1폴리사이드 전면에 확산장벽금속층을 형성하는 단계, 상기 기판 및 상기 확산장벽금속층 상면에 층간절연막을 형성하는 단계, 상기 층간절연막의 소정부분을 식각하여 상기 확산장벽금속층의 일부를 노출시키는 접촉창을 형성하는 단계, 상기 층간절연막의 상면, 상기 접촉창의 내측면 및 상기 확산장벽금속층의 상면에 제2폴리실리콘과 제2텅스텐실리사이드를 증착하여 제2폴리사이드르 형성하는 단계를 구비한다. 여기서 확산장벽금속층은 추후의 열처리공정에 의해 실리사이드가 아닌 다른 금속화합물로 변하는 것이거나 실리사이드로 변화하여도 접촉저항에 영향을 미지 않는 물질로 변하는 것이어야 하며 이러한 금속층의 예로는 Ti층이 있다.
또한 본 발명의 제2목적을 달성하기 위한 폴리사이드와 폴리사이드간의 접촉창을 가지는 반도체장치는, 반도체 기판 상면의 소정 부분에 순차적으로 형성된 제1폴리실리콘층과 제1실리사이드층, 상기 제1실리사이드층의 소정부분을 노출시키는 접촉구를 가지도록 상기 반도체 기판 상면에 형성된 절연막, 상기 접촉구의 소정부분을 채우면서 제1실리사이드층의 노출된 부분 상에 형성된 금속확산방지층, 및 상기 금속확산방지층의 상면, 상기 접촉구의 내측면 및 상기 절연막의 상면에 순차적으로 형성된 제2폴리실리콘층과 제2실리사이드층으로 이루어진다.
다른 실시예에 의한 실리사이드와 실리사이드간의 접촉창을 가지는 반도체장치는, 반도체 기판 상면에 소정부분에 순차적으로 형성된 제1폴리실리콘층과 제1실리사이드층, 상기 제1실리사이드층의 상면에 형성된 금속확산방지층, 상기 금속확산방지층의 소정부분을 노출시키는 접촉구를 가지도록 상기 반도체 기판 상면에 형선된 절연막, 및 상기 금속확산방지층을 노출된 부분, 상기 접촉구의 내측면 상기 절연막의 상면에 순차적으로 형성된 제2폴리실리콘층과 제2실리사이드층을 구비한다.
따라서, 확산방지층이 제2폴리실리콜층(7)의 불순물이 제1텅스텐실리사이드층(3)으로 확산되는 것을 막으므로 폴리사이드간의 접촉저항이 증가되는 현상이 나타나지 않게 된다.
이하 제2a도 내지 제2d도, 제3a도 내지 제3e도 및 제4a도 내지 제4c도를 참고로 본 발명을 상세히 설명한다.
제2a도 내지 제2d도는 본 발명에 따른 제1실시예를 나타낸다.
제2a도는 제1폴리사이드와 접촉창을 형성하는 것을 나타낸다. 반도체 기판(10)에 제1폴리실리콘층(1)과 제1텅스텐실리사이드층(3)을 형성한다. 다음 제1폴리실콘층(1)가 제1텅스텐실리사이드층(3)을패턴화하여 제1폴리사이드를 형성한다. 다음 결과물전면에 층간절연막(5)을 도포한다. 상기 제1텅스텐실리사이드층(3)의 소정부분이 노출되도록 상기 층간절연막을 식각하여 접촉창(11)을 형성한다.
제2b도는 확산방지금속층(13)을 형성하는 것을 나타낸다. 선택적 저압화학기상증착법에 의해 층간절연막(5)에는 증착되지 않고 제1폴리사이드의 제1텅스텐실리사이드층(3) 위에만 선택적으로 소정두께의 확산방지금속층(13)이 증착된다. 이러한 물질로는 텅스텐이 있으며, H2/SiH4/WF 가스를 사용하면 WF의 SiH4환원반응이 생기며 이에 의해 선택적 증착이 가능하다. 텅스텐 이외에 상기 제1폴리사이드 위에 선택적으로 증착되는 물질이면 가능하다. 확산방지층은 추후의 열처리에 의해 제1폴리사이드의 제1텅스텐실리사이드(3)의 실리콘성분과 반응하여 실리사이드로 변하는 경향이 있기 때문에, 확산방지층의 두께는 열처리에 의해 확산방지층의 일부가 실리사이드층이 되는 두께보다 두꺼워야 한다.
제2c도는 제2폴리사이드층을 형성하는 단계를 나타낸다. 상기 층간절연막(5)의 상면, 상기 접촉창(11)의 내측면 및 상기 확산방지금속층(13)의 상면에 제 제2폴리실리콘층(7)과 제2텅스텐실리사이드층(9)을 순차적으로 형성한다. 상기 제2폴리실리콘층(7)과 제2텅스텐실리사이츠등(9)은 제2폴리사이드를 형성한다.
제2d도는 상기 제2폴리사이드를 열처리하는 것을 나타낸다. 확산장벽층(13)은 추후의 열처리를 받아, 제1텅스텐실리사이드층(3)의 상면과 제2폴리실리콘층(7)의 하면에 접하는 상기 확산장벽층(13) 부분은 살리사이드화된 층(13a)을 형성한다.
제3a도 내지 제3e도는 본 발명에 따른 제2실시예를 나타낸다.
제3a도는 제2a도와 동일한 것으로 제1폴리사이드(1,3)와 접촉창(11)을 형성하는 것을 나타낸다.
제3b도는 Ti층(15)을 증착하는 것을 나타낸다. 층간절연막(5)의 상면, 접촉창(11)의 내측면 및 제1폴리사이드의 제1텅스텐실리사이드층(3)의 상면에 Ti층을 도포한다.
제3c도는 확산방지금속층(15a)을 형성하는 단계를 나타낸다. Ti층을 급속순간어닐링(Rapid Thermal Annealing)처리를 한다. 제1폴리사이드의 제1텅스텐실리사이드층(3)은 티타늄과 반응하여, TiW, TiWSi등의 확산방지금속층(15a)을 형성한다. TiW TiWSi등의 확산방지금속층(15a)은 후속 열처리공정에 대해 반응을 일으키지 않으며 도전성불순물의 확산을 막아주는 특성이 우수하다.
제3d도는 Ti층을 제거하는 단계를 나타낸다. 결과물을 H2SO4용액처리를 하여 층간절연막(5)의 상면 및 접촉창(11)의 내측벽에 형성된 Ti층은 제거하고 확산방지금속층(15a)만 잔존시킨다.
제3e도는 제2폴리사이드를 형성하는 단계를 나타낸다. 상기 층간절연막(5)의 상면, 상기 접촉창(11)의 내측벽 및 상기 확산방지금속층(15a) 상면에 제2폴리실리콘층(7)과 제2텅스텐실리사이드층(9)을 순차적으로 증착한다. 상기 제2폴리실리콘층(7)과 제2텅스텐실리사이드층(9)이 제2폴리사이드를 형성하는 것은 제2C도와 같다.
제4a도 내지 제4c도는 본 발명에 따른 제3실시예를 나타낸다.
제4a도는 확산방지금속층(17)을 형성하는 단계를 나타낸다. 반도체기판(1)에 제1폴리실리콘층, 제1텅스텐실리사이드층 및 확산방지층(도시되지 않음)을 순차적으로 형성하고 패턴화한다. 패턴화된 제1폴리실리콘층(1)와 제1텅스텐실리사이드층(3)은 제1폴리사이드를 형성한다. 여기서 패턴화된 확산방지금속층(17)은 추후의 열처리 공정에 의해서 실리사이드로 변하지 않고 다른 금속화합물로 변하는 물질이거나 실리사이드로 변하더라도 접촉저항에 영향을 주지 않는 것이면 적합하다. 이러한 물질로는 Ti등이 있다.
제4b도는 접촉창을 형성하는 단계를 나타낸다. 결과물 전면에 층간절연막(5)을 도포하고 패턴화하여 확산방지금속층(17)의 소정부분이 노출되도록 한다. 노출된 부분은 제1폴리사이드와 차기 단계에서 형성될 제2폴리사이드를 접촉시키는 접촉창(11)이다.
제4c도는 제2폴리사이드를 형성하는 단계를 나타낸다. 제2폴리사이드를 형성하는 것은 제1 및 제2실시예의 경우와 동일하다.
이상에서, 제1폴리사이드의 제1텅스텐실리사이드층(3)과 제2폴리사이드의 제2폴리실리콘층(7) 사이에는 확산방지금속층(13, 15a, 17)이 위치하므로, 후속 열처리공정에 의해 제2폴리실리콘층(7) 내의 불순물이 확산되더라도 제1텅스텐실리사이드층(3)으로 이동하지 못하게 된다. 따라서 제1폴리사이드와 제2폴리사이드간의 접촉저항의 증가를 방지할 수 있어 반도체소자의 특성의 저하를 억제할 수 있다.
지금까지 본 발명을 실시에를 들어 설명하였으나, 본 발명은 이에 한정되지 않으며 당해 분야의 통상의 지식을 가진 자에게 본원 발명의 범위 내의 각종 변형이 가능함은 자명한다.

Claims (10)

  1. 접촉창을 가지는 반도체 장치에 있어서, 상기 반도체 장치의 기판의 소정부분에 제1폴리실리콘층과 제1텅스텐실리사이드층을 순차적으로 형성하여 제1폴리사이드를 형성하는 단계; 상기 기판 및 상기 제1폴리사이드 전면에 층간절연막을 형성하는 단계; 상기 층간절연막의 소정부분을 식각하여 상기 제1폴리사이드의 일부를 노출시키는 접촉창을 형성하는 단계; 상기 접촉창에 의해 노출된 상기 1폴라사이드의 상면에 확산장벽금속층을 형성하는 단계; 및 상기 층간절연막의 상면, 상기 접촉창의 내측면 및 상기 확산장벽금속층의 상면에 제2폴리실리콘층과 제2텅스텐실리사이드층을 순차적으로 형성하여 제2폴리사이드를 형성하는 단계를 구비함을 특징으로 하는 반도체장치의 접촉창형성방법.
  2. 제1항에 이써서, 상기 확산장벽금속층이 형성단계가. 상기 층간절연막 상면, 상기 접촉창의 내측벽 및 상기 제1폴리사이드의 상면에 Ti층을 형성하는 단계, 상기 Ti층을 급속어닐리아여 상기 제1폴리사이드 상면의 Ti층을 상기 확산장벽금속층으로 변환시키는 단계; 및 상기 확산장벽금속층으로 변한 부분을 제외한 상기 Ti층을 제거하는 단계를 구비함을 특징으로 하는 반도체 장치의 접촉창형성방법.
  3. 제1항에 있어서, 상기 확산장벽금속층의 형성단계가 H2/SiH4/WF를 사용하여 WF의 SiH4의 환원반응에 의해 선택적으로 증착됨을 특징으로 하는 반도체 장치의 접촉창형성방법.
  4. 제3항에 있어서, 상기 확산장벽금속층은 추후의 열처리에 의해 상기 확산장벽금속층의 일부가 실리사이드화되는 층보다 두꺼움을 특징으로 하는 반도체 장치의 접촉창형성방법.
  5. 제2항에 있어서, 상기 확산장벽금속층이 TiW 또는 TiWSi층임을 특징으로 하는 반도체 장치의 접촉창형성방법.
  6. 제2항에 있어서, Ti층의 제거단계가 H2SO4용액을 이용함을 특징으로 하는 반도체 장치의 접촉창형성방법.
  7. 접촉창을 가지는 반도체 장치에 있어서, 상기 반도체 장치의 기판의 소정부분에 제1폴리실리콘층과 제1텅스텐실리사이드층을 순차적으로 형성하여 제1폴리사이드를 형성하는 단계; 상기 제1폴리사이드 전면에 확산장벽금속층을 형성하는 단계; 상기 기판 및 상기 확산장벽금속층 상면에 층간절연막을 형성하는 단계; 상기 층간절연막의 소정부분을 식각하여 상기 확산장벽금속층의 일부를 노출시키는 접촉창을 형성하는 단계; 상기 층간절연막의 상면, 상기 접촉창의 내측면 및 상기 확산장벽금속층의 상면에 제2폴리실리콘층과 제2텅스텐실리사이드층을 증착하여 제2폴리사이드를 형성하는 단계를 구비함을 특징으로 하는 반도체장치의 첩촉창형성방법.
  8. 제7항에 있어서, 상기 확산장벽금속층이 Ti층임을 특징으로 하는 반도체 장치의 접촉창형성방법.
  9. 반도체 장치에 있어서, 반도체 기란 상면의 소정 부분에 순차적으로 형성된 제1폴리실리콘층과 제1실리사이드층; 상기 제1실리사이드층의 소정부분을 노출시키는 접촉구를 가지도록 상기 반도체 기판 상면에 형성된 절연막; 상기 접촉구의 소정부분을 채우면서 제1실리사이드층의 노출된 부분 상에 형성된 금속확산방지층; 및 상기 금속확산방지층의 상면, 상기 접촉구의 내측면 및 상기 절연막의 상면에 순차적으로 형성된 제2폴리실리콘층과 제2실리사이드층을 구비함을 특징으로 하는 실리사이드와 실리사이드간의 접촉창.
  10. 반도체 장치에 있어서, 반도체 기판 상면의 소정 부분에 순차적으로 형성된 제1폴리실리콘층과 제1실리사이드층; 상기 제1실리사이드층의 상면에 형성된 금속확산방지층; 상기 금속확산방지층의 소정부분을 노출시키는 접촉구를 가지도록 상기 반도체 기판 상면에 형성된 절연막; 및 상기 금속확산방지층의 노출된 부분, 상기 접촉구의 내측면 및 상기 절연막의 상면에 순차적으로 형성된 제2폴리실리콘층과 제2실리사이드층을 구비함을 특징으로 하는 실리사이드화 실리사이드간의 접촉창.
KR1019950002139A 1995-02-07 1995-02-07 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법 KR0144927B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950002139A KR0144927B1 (ko) 1995-02-07 1995-02-07 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950002139A KR0144927B1 (ko) 1995-02-07 1995-02-07 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR960032602A KR960032602A (ko) 1996-09-17
KR0144927B1 true KR0144927B1 (ko) 1998-08-17

Family

ID=19407745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002139A KR0144927B1 (ko) 1995-02-07 1995-02-07 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR0144927B1 (ko)

Also Published As

Publication number Publication date
KR960032602A (ko) 1996-09-17

Similar Documents

Publication Publication Date Title
KR890004463B1 (ko) 금속 전극 배선막을 가진 반도체 장치
KR0147682B1 (ko) 반도체 소자의 금속배선 제조방법
KR19980070785A (ko) 반도체 장치 및 그 제조 방법
US6107190A (en) Method of fabricating semiconductor device
KR20040103571A (ko) 낮은 저항을 갖는 반도체장치 및 그 제조방법
KR100250744B1 (ko) 반도체 소자의 폴리사이드층 형성 방법
KR0144927B1 (ko) 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법
KR100415094B1 (ko) 반도체소자의제조방법
KR19990059074A (ko) 반도체 소자의 금속 배선 형성 방법
KR100521051B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0167237B1 (ko) 반도체 소자의 배선 제조방법
KR0176197B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR100227622B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR100321141B1 (ko) 반도체장치의제조방법
KR100284283B1 (ko) 반도체소자의배선형성방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR100318273B1 (ko) 반도체 소자의 비트라인 형성방법
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
KR100219509B1 (ko) 반도체장치의 금속층 형성방법
KR0160545B1 (ko) 실리사이드를 이용한 컨택 및 비어 플러그의 제조방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100341883B1 (ko) 반도체소자의도전배선제조방법
KR100255518B1 (ko) 반도체 소자의 텅스텐 폴리사이드 형성방법
KR100518220B1 (ko) 반도체 소자의 비트라인 형성방법
KR100203303B1 (ko) 반도체 소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100413

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee