KR0176197B1 - 반도체 소자의 금속 배선층 형성 방법 - Google Patents

반도체 소자의 금속 배선층 형성 방법 Download PDF

Info

Publication number
KR0176197B1
KR0176197B1 KR1019960004696A KR19960004696A KR0176197B1 KR 0176197 B1 KR0176197 B1 KR 0176197B1 KR 1019960004696 A KR1019960004696 A KR 1019960004696A KR 19960004696 A KR19960004696 A KR 19960004696A KR 0176197 B1 KR0176197 B1 KR 0176197B1
Authority
KR
South Korea
Prior art keywords
layer
source
drain region
forming
contact hole
Prior art date
Application number
KR1019960004696A
Other languages
English (en)
Other versions
KR970063497A (ko
Inventor
박창수
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960004696A priority Critical patent/KR0176197B1/ko
Publication of KR970063497A publication Critical patent/KR970063497A/ko
Application granted granted Critical
Publication of KR0176197B1 publication Critical patent/KR0176197B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명에 의한 반도체 소자의 금속 배선층 형성 방법은, CVD-W배선층 하부에 오믹층, 희생층, 밀착층을 두어 후속되는 고온의 열처리 공정에 의해 TiSi2층의 변형, 예컨대 응집(Agglomeration)현상 및 소오스/드레인 영역에 주입된 불순물 이온들의 외부 확산(Out-diffusion)을 억제하여 콘택홀에서의 급격한 저항 증가를 방지할 수 있고, 종래의 텅스텐 폴리사이드 구조에 비해 N+ 소오스/드레인 영역과 P+소오스/드레인 영역을 동시에 연결할 수 있다는 잇점이 있다.

Description

반도체 소자의 금속 배선층 형성 방법
제1도는 종래의 텅스텐 폴리사이드 구조의 배선층 형성 방법을 설명하기 위해 도시한 단면도이다.
제2도 내지 제7도는 본 발명에 의한 반도체 소자의 금속 배선층 형성 방법을 순차적으로 도시한 단면도이다.
본 발명은 반도체 소자에 관한 것으로, 특히 비저항이 낮은 고융점 금속을 배선 재료로 사용할 경우 고온의 후속 열처리 공정시 안정된 접촉 저항을 가지는 반도체 소자의 금속 배선층 형성 방법에 관한 것이다.
반도체 소자의 집적도 증가에 따라 신호를 전달하는 금속 배선에 의한 동작 지연 현상이 나타나는데, 이를 막기 위해서는 비저항이 낮은 금속을 선택해야 한다.
일반적으로 금속 배선층을 형성하기 위해서는 텅스텐 폴리사이드, CVD-W구조를 사용한다.
WSi2/Poly-Si의 구조로 이루어지는 텅스텐 폴리사이드 배선층은 고내열성이 장점인 반면에 WSi2증착시 화학기상 증착(CVD)방식으로 증착하는데도 단차 도포성이 매우 불량하다.
이를 보강하기 위해 불순물이 도핑된 폴리 실리콘층을 사용하는데, 또한 이로 인해 비저항이 커지는 문제가 발생한다.
CVD-W배선층은 보통 Si/TiSi2/TiN/W의 구조로 이루어지는데, 배선층 형성 후 후속되는 고온 열처리 공정 동안 소오스/드레인 상의 좁은 콘택홀 바닥에 형성된 TiSi2층이 변형된다.
이러한 응집(Agglomeration)현상과 함께 소오스/드레인 영역에 이온 주입된 불순물을 외부 확산(Out-diffusion)시킴으로써, 콘택홀에서의 접촉 저항이 수배 내지 수십배로 급격히 증가하는 현상이 발생하는데 이는 특히 p+형 불순물이 주입된 소오스/드레인 영역에서 심하게 나타난다.
제1도는 종래의 텅스텐 폴리사이드 구조의 배선층 형성 방법을 설명하기 위해 도시한 단면도이다.
참조 번호 11은 반도체 기판을, 13은 소오스/드레인 영역을, 15는 패터닝된 절연막을, 17은 불순물이 도핑된 폴리실리콘층을, 19는 텅스텐 폴리사이드층을 각각 나타낸다.
차례로, 반도체 기판(11)에 N형 불순물을 주입하여 소오스/드레인 영역(13)을 형성하는 공정, 상기 소오스/드레인 영역(13)이 형성된 반도체 기판(11)에 절연막을 증착하고 패터닝하여 상기 소오스/드레인 영역에 콘택홀을 형성하는 공정, 패터닝된 절연막(15)상에 텅스텐 폴리사이드 구조의 금속 배선을 형성하는 공정이 진행된다.
상기 텅스텐 폴리사이드 구조의 금속 배선은 불순물이 도핑된 폴리실리콘층(17)과 텅스텐 폴리사이드층(WSi2,19)으로 형성된다.
상기 불순물이 도핑된 폴리실리콘층(17)은 상기 텅스텐폴리사이드층(19)을 화학기상 증착(CVD)할 때 WSi2의 단차 도포성이 불량한 것을 보강하기 위한 것으로, 불순물은 상기 소오스/드레인 영역(13)이 N형 이므로 N형 불순물인 인(Phosporus)이 사용되었다.
상기 소오스/드레인 영역(13)이 P형 불순물인 경우에는 상기 폴리실리콘층(17)은 P형의 불순물이 도핑되어야 한다.
상기에서와 같이 텅스텐 폴리사이드 구조의 배선층은, 두꺼운 막 두께뿐만 아니라 비저항값이 500μΩ-㎝정도로서 14~17μΩ-㎝의 비저항을 가진 순수 금속 배선보다 배선 저항이 높아진다.
또한, N+소오스/드레인 영역과 P+소오스/드레인 영역을 동시에 연결하지 못하고 로컬 인터커넥트(Local Interconnect)로 사용되어야 한다는 단점이 있다.
따라서 본 발명의 목적은, 후속 열처리 공정시 접촉 저항이 급격하게 증가되지 않고 N+ 소오스/드레인 영역과 P+소오스/드레인 영역을 동시에 연결할 수 있는 반도체 소자의 금속 배선층 형성 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은,
반도체 기판에 소오스/드레인 영역을 형성하는 단계;
상기 소오스/드레인 영역이 형성된 반도체 기판에 절연막을 증착하고 패터닝하여 상기 소오스/드레인 영역에 콘택홀을 형성하는 단계;
상기 소오스/드레인 영역이 노출된 콘택홀 바닥에 반응지연막을 형성하는 단계;
상기 결과물 전면에 오믹층(Ohmic Layer)을 얇게 증착하는 단계;
상기 결과물에 열처리 공정을 실시하여 상기 반응지연막과 오믹층이 접촉하는 상기 콘택홀 바닥에 화합물층을 형성하고, 상기 콘택홀 바닥을 제외한 상기 절연막 상에 미반응되어 남아있는 상기 오믹층을 제거하는 단계; 및 상기 결과물에 희생층(Sacrificial Layer), 밀착층(Glue Layer) 및 금속 배선층을 차례로 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법을 제공한다.
상기 희생층은 SiH4, Si2H6등과 같이 실리콘을 함유하는 기체들 중 어느 하나를 사용하여 실리콘층을 형성하며, 1000Å이하의 두께를 가지는 것이 바람직하다.
또한, 상기 희생층은 650℃이하에서 저압화학기상증착(LPCVD:Low Pressure Chemical Vapor Deposition), 플라즈마화학기상증착(PE-CVD:Plasma Enhenced Chemical Vapor Deposition)방법 중에서 어느 하나를 사용하고, 상기 희새층을 증착하기 전에 스퍼터(Sputter)식각 공정을 실시하는 것이 바람직하다.
상기 밀착층은 Ti양이 N양보다 많은 TiN층(Ti Rich TiN)과 Ti:N이 1:1인 TiN층의 이중 구조, Ti양이 N양보다 많은 TiN층(Ti Rich TiN)과 N양이 Ti양보다 많은 TiN층(N Rich TiN)의 이중 구조중 어느 하나로 이루어지는 것이 바람직하다.
상기 오믹층(Ohmic Layer)은 티타늄(Ti)을 사용하여 형성하는 것이 바람직하다.
상기 소오스/드레인 영역의 불순물형이 P+형일 경우 상기 콘택홀을 형성하는 단계 후에 P+형 이온 주입 공정을 추가하여 실시하는 것이 바람직하다.
본 발명에 의한 반도체 소자의 금속 배선층 형성 방법은, CVD-W 배선층 하부에 오믹층, 희생층, 밀착층을 두어 후속되는 고온의 열처리 공정에 의해 TiSi2층의 변형, 예컨대 응집(Agglomeration)현상 및 소오스/드레인 영역에 주입된 불순물 이온들의 외부확산(Out-diffusion)을 억제하여 콘택홀에서의 급격한 저항 증가를 방지할 수 있고, 종래의 텅스텐 폴리사이드 구조에 비해 N+소오스/드레인 영역과 P+소오스/드레인 영역을 동시에 연결할 수 있다는 잇점이 있다.
이하 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2도 내지 제7도는 본 발명에 의한 반도체 장치의 금속 배선 형성방법을 순차적으로 도시한 단면도이다.
참조 번호 31은 반도체 기판을, 33은 소오스/드레인 영역을, 35는 패터닝된 절연막을, 37은 반응지연막을, 39는 오믹층(Ohmic Layer)을, 41은 화합물층을, 43은 희생층(Sacrificial Layer)을, 45는 밀착층(Glue Layer)을, 47은 금속배선층을 각각 나타낸다.
제2도는 콘택홀을 형성하는 단계를 나탄낸 단면도이다.
차례로, 반도체 기판(31)에 불순물 주입 공정을 실시하여 소오스/드레인 영역(33)을 형성하는 공정, 상기 소오스/드레인 영역(33)이 형성된 반도체 기판(31)에 절연막을 증착하고 패터닝하여 상기 소오스/드레인 영역에 콘택홀을 형성하는 공정이 진행된다.
이어서, 상기 소오스/드레인 영역(33)의 불순물형이 P+형 부위에만 상기 콘택홀을 형성한 후 P+형 이온 주입 공정을 추가하여 실시한다.
이는 후속되는 고온 열처리 공정동안 콘택홀 바닥에 있는 화합물층인 TiSix층의 변형에 따라 불순물이 외부확산(Out-diffusion)되어 손실되는 현상이 N+형 소오스/드레인 영역에 비해 심하게 나타나기 때문이다.
제3도는 상기 반도체 기판(31)상에 노출된 콘택홀 바닥에 반응지연막(37)을 형성하는 단계를 나타낸 단면도이다.
상기 공정후 상기 콘택홀 바닥에 자연산화막(도시하지 않았음)이 자연 생성되는데 이를 제거하기 위해 상기 결과물을 희석된 HF용액에 담근다.
이어서 RTA(Rapid Thermal Annealing)공정을 실시하여 콘택홀 바닥에 반응지연막(37)인 박막의 SiN층을 형성한다.
상기 RTA공정은 암모니아(NH3)분위기에서 800℃전후의 온도로 일정시간 열처리하는 공정이다.
제4도는 오믹층(Ohmic Layer, 39)을 형성하는 단계로서, 상기 결과물에 티타늄(Ti)을 얇게 증착한다.
제5도는 상기 콘택홀 바닥에 화합물층(41)을 형성하는 단계를 나타낸다.
아르곤(Ar)과 질소(N2)분위기에서 RTA(Rapid Thermal Annealing)공정을 실시하여 상기 반응지연막(37)과 오믹층(39)이 접촉하는 상기 콘택홀 바닥에 화합물층(41)인 TiSix층을 형성한다.
이어서 상기 결과물을 화학 용액(Wet Chemical)에 담그는데, 이는 상기 콘택홀 바닥을 제외한 상기 절연막(35)상에 미반응되어 남아있는 오믹층(39)을 제거하기 위한 것이다.
제6도는 희생층(Sacrificial Layer, 43)을 형성하는 단계를 나타낸다.
상기 공정후 상기 콘택홀 바닥의 화합물층(41)상에 자연산화막(도시하지 않았음)이 자연 생성되는데, 이는 오믹 콘택(Ohmic Contact) 형성을 저해하므로 스퍼터(sputter)식각으로 제거한다.
이어서 SiH4,Si2H6등 중에서 어느 하나를 사용하여 1000Å이하의 두께를 가진 희생층(43)을 증착한다.
상기 희생층(43)은 후속되는 고온 열처리 공정동안 콘택홀 바닥에 존재하는 화합물층(41), 예컨대 TiSix층이 변형됨에 따라 상기 소오스/드레인 영역(33)의 불순물이 외부 확산(Out-diffusion)되어 손실되는 것을 억제하기 위한 것으로, 650℃이하에서 저압화학기상증착(LPCVD:Low Pressure Chemical Vapor Deposition), 플라즈마화학기상증착(PE-CVD:Plasma Enhenced Chemical Vapor Deposition)방법 중에서 어느 하나를 사용하여 형성한다.
제7도는 밀착층(Glue Layer, 45) 및 금속 배선층(47)을 형성하는 단계를 나타낸다.
상기 희생층(43)상에 금속 배선층(47)을 형성하기 전에 이중 구조의 밀착층(45)을 형성함으로써 상기 희생층(43)과 상기 금속 배선층(47)사이에 낮은 접촉 저항을 갖게 한 후 금속 배선층(47), 예컨대 CVD-W배선층을 형성한다.
상기 밀착층(45)은 Ti양이 N양보다 많은 TiN층(Ti Rich TiN)과 Ti:N이 1:1인 TiN층을 반응증착(Reactive Sputtering)방식으로 Ar:N2의 양을 조절하면서 연속하여 증착함으로써 이중 구조의 TiN층으로 형성된다.
또한 상기 밀착층(45)은 Ti양이 N양보다 많은 TiN층(Ti Rich TiN)상에 N양이 Ti양보다 많은 TiN층(N Rich TiN)으로 형성하는 것이 가능하다.
상기 Ti Rich TiN은 후속 열처리 공정시 상기 콘택홀 바닥 및 상기 절연막(35)상에 미반응 상태로 남아있을 수 있는 희생층의 실리콘을 TiSix로 환원시킴으로써, 접촉 저항을 감소시킨다.
본 발명에 의한 반도체 소자의 금속 배선층 형성 방법은, CVD-W배선층 하부에 오믹층, 희생층, 밀착층을 두어 후속되는 고온의 열처리 공정에 의해 TiSi2층의 변형, 예컨대 응집(Agglomeration)현상 및 소오스/드레인 영역에 주입된 불순물 이온들의 외부확산(Out-diffusion)을 억제하여 콘택홀에서의 급격한 저항 증가를 방지할 수 있고, 종래의 텅스텐 폴리사이드 구조에 비해 N+소오스/드레인 영역과 P+소오스/드레인 영역을 동시에 연결할 수 있다는 잇점이 있다.
이상, 본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (9)

  1. 반도체 기판에 소오스/드레인 영역을 형성하는 단계: 상기 소오스/드레인 영역이 형성된 반도체 기판에 절연막을 증착하고 패터닝하여 상기 소오스/드레인 영역에 콘택홀을 형성하는 단계; 상기 소오스/드레인 영역이 노출된 콘택홀 바닥에 반응지연막을 형성하는 단계; 상기 결과물 전면에 오믹층(Ohmic Layer)을 얇게 증착하는 단계; 상기 결과물에 열처리 공정을 실시하여 상기 반응지연막과 오믹층이 접촉하는 상기 콘택홀 바닥에 화합물층을 형성하고, 상기 콘택홀 바닥을 제외한 상기 절연막 상에 미반응되어 남아있는 상기 오믹층을 제거하는 단계; 및 상기 결과물에 희생층(Sacrificial Layer), 밀착층(Glue Layer) 및 금속 배선층을 차례로 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  2. 제1항에 있어서, 상기 오믹층(Ohmic Layer)은 티타늄(Ti)을 얇게 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  3. 제1항에 있어서, 상기 희생층의 재료로 SiH4,Si2 H6등 중에서 어느 하나를 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  4. 제1항에 있어서, 상기 희생층은 650℃이하에서 저압화학기상증착(LPCVD:Low Pressure Chemical Vapor Deposition), 플라즈마화학기상증착(PE-CVD:Plasma Enhenced Chemical Vapor Deposition)중에서 어느 하나의 방법으로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  5. 제1항에 있어서, 상기 희생층은 1000Å이하의 두께를 가지는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  6. 제1항에 있어서, 상기 밀착층은 Ti양이 N양보다 많은 TiN층(Ti Rich TiN)과 Ti:N이 1:1인 TiN층의 이중 구조를 가지는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  7. 제1항에 있어서, 상기 밀착층은 Ti양이 N양보다 많은 TiN층(Ti Rich TiN)과 N양이 Ti양보다 많은 TiN층(N Rich TiN)의 이중 구조를 가지는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  8. 제1항에 있어서, 상기 희생층을 증착하기 전에 스퍼터(Sputter)식각 공정을 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
  9. 제1항에 있어서, 상기 소오스/드레인 영역의 불순물형이 P+형일 경우 상기 콘택홀을 형성하는 단계 후에 P+형 이온 주입 공정을 추가하여 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성 방법.
KR1019960004696A 1996-02-26 1996-02-26 반도체 소자의 금속 배선층 형성 방법 KR0176197B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960004696A KR0176197B1 (ko) 1996-02-26 1996-02-26 반도체 소자의 금속 배선층 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960004696A KR0176197B1 (ko) 1996-02-26 1996-02-26 반도체 소자의 금속 배선층 형성 방법

Publications (2)

Publication Number Publication Date
KR970063497A KR970063497A (ko) 1997-09-12
KR0176197B1 true KR0176197B1 (ko) 1999-04-15

Family

ID=19451814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004696A KR0176197B1 (ko) 1996-02-26 1996-02-26 반도체 소자의 금속 배선층 형성 방법

Country Status (1)

Country Link
KR (1) KR0176197B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458297B1 (ko) * 1997-12-31 2005-02-24 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
US7638437B2 (en) 2004-12-31 2009-12-29 Ips Ltd. In-situ thin-film deposition method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458297B1 (ko) * 1997-12-31 2005-02-24 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
US7638437B2 (en) 2004-12-31 2009-12-29 Ips Ltd. In-situ thin-film deposition method

Also Published As

Publication number Publication date
KR970063497A (ko) 1997-09-12

Similar Documents

Publication Publication Date Title
US6057232A (en) Wiring structure for semiconductor device and fabrication method therefor
US7402512B2 (en) High aspect ratio contact structure with reduced silicon consumption
KR100402428B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0176197B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
US6255173B1 (en) Method of forming gate electrode with titanium polycide structure
KR0174878B1 (ko) 확산 장벽층 형성방법
US6087259A (en) Method for forming bit lines of semiconductor devices
US6225222B1 (en) Diffusion barrier enhancement for sub-micron aluminum-silicon contacts
KR100521051B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2554634B2 (ja) 半導体装置の製造方法
KR19980060526A (ko) 반도체 소자의 금속 배선 형성방법
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
KR20040001861A (ko) 금속게이트전극 및 그 제조 방법
KR100463236B1 (ko) 반도체소자의 베리어메탈
JP3287838B2 (ja) 半導体装置の製造方法
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
KR100234381B1 (ko) 반도체 장치 제조방법
KR100318273B1 (ko) 반도체 소자의 비트라인 형성방법
KR930011121A (ko) 반도체 장치의 제조방법
KR930004111B1 (ko) 금속배선 형성방법
KR100219509B1 (ko) 반도체장치의 금속층 형성방법
KR100217916B1 (ko) 반도체 소자의 베리어 금속층 형성방법
KR100196502B1 (ko) 반도체 장치의 금속배선 형성 방법
KR0144927B1 (ko) 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee