JP3287838B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3287838B2 JP3287838B2 JP15188490A JP15188490A JP3287838B2 JP 3287838 B2 JP3287838 B2 JP 3287838B2 JP 15188490 A JP15188490 A JP 15188490A JP 15188490 A JP15188490 A JP 15188490A JP 3287838 B2 JP3287838 B2 JP 3287838B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tisi
- monosilicide
- entire surface
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコン基体上にシリサイド膜を有する半
導体装置の製造方法に関するものである。
導体装置の製造方法に関するものである。
本願の第１発明は、上記の様な半導体装置の製造方法
において、シリコン層に形成したモノシリサイド膜を被
覆膜で被覆した状態で熱処理を行ってモノシリサイド膜
をジシリサイド膜にすることによって、シリコン層が低
抵抗の半導体装置を安定的に製造することができる様に
したものである。
において、シリコン層に形成したモノシリサイド膜を被
覆膜で被覆した状態で熱処理を行ってモノシリサイド膜
をジシリサイド膜にすることによって、シリコン層が低
抵抗の半導体装置を安定的に製造することができる様に
したものである。
本願の第２発明は、上記の様な半導体装置の製造方法
において、モノシリサイド膜のうちでコンタクト孔に対
応する部分を窒化してTi窒化膜にすると共に、前記モノ
シリサイド膜のうちの残りの部分をジシリサイド膜にす
ることによって、コンタクト部が高品質で且つ低抵抗の
半導体装置を少ない工程で製造することができる様にし
たものである。
において、モノシリサイド膜のうちでコンタクト孔に対
応する部分を窒化してTi窒化膜にすると共に、前記モノ
シリサイド膜のうちの残りの部分をジシリサイド膜にす
ることによって、コンタクト部が高品質で且つ低抵抗の
半導体装置を少ない工程で製造することができる様にし
たものである。
半導体基体のコンタクト部で金属配線によるアロイス
パイクが生じるのを防止する目的や、その他の目的のた
めに、コンタクト部上のコンタクト孔内に金属窒化膜を
形成する構造が考えられている。
パイクが生じるのを防止する目的や、その他の目的のた
めに、コンタクト部上のコンタクト孔内に金属窒化膜を
形成する構造が考えられている。
この様な金属窒化膜を形成するために、コンタクト部
の表面部の全体にシリサイド膜を形成したり、コンタク
ト孔内を含む層間絶縁膜の全面にシリサイド膜を堆積さ
せた後、これらのシリサイド膜の全表面部を金属窒化膜
にする方法がある。（例えば、特開昭64−28842号公
報）。
の表面部の全体にシリサイド膜を形成したり、コンタク
ト孔内を含む層間絶縁膜の全面にシリサイド膜を堆積さ
せた後、これらのシリサイド膜の全表面部を金属窒化膜
にする方法がある。（例えば、特開昭64−28842号公
報）。
しかし、コンタクト部の全表面部を金属窒化膜にする
と、シリサイド膜を形成したにも拘らずコンタクト部の
シート抵抗が十分には低くならない。また、コンタクト
孔の縮小化に伴って、コンタクト孔内にシリサイド膜を
堆積させることに困難を生じている。
と、シリサイド膜を形成したにも拘らずコンタクト部の
シート抵抗が十分には低くならない。また、コンタクト
孔の縮小化に伴って、コンタクト孔内にシリサイド膜を
堆積させることに困難を生じている。
そこで、コンタクト部の表面部の全体にTiSi2膜等の
シリサイド膜を形成し、層間絶縁膜にコンタクト孔を開
孔した後、N2雰囲気中で熱処理を行うことによって、Ti
Si2膜のうちでコンタクト孔内の部分のみをTiN膜にする
方法も考えられている。
シリサイド膜を形成し、層間絶縁膜にコンタクト孔を開
孔した後、N2雰囲気中で熱処理を行うことによって、Ti
Si2膜のうちでコンタクト孔内の部分のみをTiN膜にする
方法も考えられている。
ところが、TiSi2は安定であるので、このTiSi2を分解
し更にTiNにするためには、900℃以上の高温が必要であ
る。このため、TiSi2膜が劣化したり、TiSi2の相変化に
伴って、TiSi2膜のシート抵抗が上昇したりする。ま
た、安定なTiN膜の形成も困難である。
し更にTiNにするためには、900℃以上の高温が必要であ
る。このため、TiSi2膜が劣化したり、TiSi2の相変化に
伴って、TiSi2膜のシート抵抗が上昇したりする。ま
た、安定なTiN膜の形成も困難である。
従って、上述の様な従来の方法では、コンタクト部が
高品質で且つ低抵抗の半導体装置を製造することができ
なかった。
高品質で且つ低抵抗の半導体装置を製造することができ
なかった。
本願の第１発明による半導体装置の製造方法は、露出
しているシリコン層14を含むシリコン基体11の全面にTi
膜15を形成し、前記Ti膜15のうちで前記露出しているシ
リコン層14に接している部分をモノシリサイド膜16に
し、前記モノシリサイド膜16を残して前記Ti膜15を除去
し、この除去後に前記シリコン基体11上の全面に被覆膜
17、36を形成し、この形成後に熱処理を行うことによっ
て前モノシリサイド膜16をジシリサイド膜22にしてい
る。
しているシリコン層14を含むシリコン基体11の全面にTi
膜15を形成し、前記Ti膜15のうちで前記露出しているシ
リコン層14に接している部分をモノシリサイド膜16に
し、前記モノシリサイド膜16を残して前記Ti膜15を除去
し、この除去後に前記シリコン基体11上の全面に被覆膜
17、36を形成し、この形成後に熱処理を行うことによっ
て前モノシリサイド膜16をジシリサイド膜22にしてい
る。
本願の第２発明による半導体装置の製造方法は、シリ
コン基体11の全面にTi膜15を形成し、前記Ti膜15のうち
で前記シリコン基体11のコンタクト部14に接している部
分をモノシリサイド膜16にし、前記モノシリサイド膜16
を残して前記Ti膜15を除去し、この除去後に前記シリコ
ン基体11上の全面に層間絶縁膜17を形成し、前記コンタ
クト部14に対するコンタクト孔18を前記層間絶縁膜17に
形成し、この形成後に窒素を含む雰囲気中で熱処理を行
うことによって、前記モノシリサイド膜16のうちで前記
コンタクト孔18に対応する部分を窒化してTi窒化膜21に
すると共に、前記モノシリサイド膜16のうちの残りの部
分をジシリサイド膜22にしている。
コン基体11の全面にTi膜15を形成し、前記Ti膜15のうち
で前記シリコン基体11のコンタクト部14に接している部
分をモノシリサイド膜16にし、前記モノシリサイド膜16
を残して前記Ti膜15を除去し、この除去後に前記シリコ
ン基体11上の全面に層間絶縁膜17を形成し、前記コンタ
クト部14に対するコンタクト孔18を前記層間絶縁膜17に
形成し、この形成後に窒素を含む雰囲気中で熱処理を行
うことによって、前記モノシリサイド膜16のうちで前記
コンタクト孔18に対応する部分を窒化してTi窒化膜21に
すると共に、前記モノシリサイド膜16のうちの残りの部
分をジシリサイド膜22にしている。
本発明による半導体装置の製造方法では、ジシリサイ
ド膜22に比べて不安定なモノシリサイド膜16を窒化して
Ti窒化膜21を形成しているので、ジシリサイド膜22を窒
化する場合に比べて、窒化のための熱処理が低温でよ
い。このため、シリサイド膜22の劣化やシリサイドの相
変化に伴うシリサイド膜22のシート抵抗の上昇を生じな
い。
ド膜22に比べて不安定なモノシリサイド膜16を窒化して
Ti窒化膜21を形成しているので、ジシリサイド膜22を窒
化する場合に比べて、窒化のための熱処理が低温でよ
い。このため、シリサイド膜22の劣化やシリサイドの相
変化に伴うシリサイド膜22のシート抵抗の上昇を生じな
い。
そして、この様に窒化のための熱処理が低温でよいの
で、ジシリサイド膜22の形成を窒化のための熱処理で同
時に行うことができる。
で、ジシリサイド膜22の形成を窒化のための熱処理で同
時に行うことができる。
以下、本発明の第１〜第４実施例を、第１図〜第４図
を参照しながら説明する。
を参照しながら説明する。
第１図が、MOSトランジスタの製造に適用した第１実
施例を示している。この第１実施例では、第1A図に示す
様に、Si基体11にLOCOS膜12を形成し、ゲート電極13と
ソース／ドレインである不純物拡散層14とを形成した
後、400Å程度の厚さのTi膜15を全面に堆積させる。
施例を示している。この第１実施例では、第1A図に示す
様に、Si基体11にLOCOS膜12を形成し、ゲート電極13と
ソース／ドレインである不純物拡散層14とを形成した
後、400Å程度の厚さのTi膜15を全面に堆積させる。
次に、600℃程度の温度の熱処理を施し、Ti膜15のう
ちで不純物拡散層14と接している部分をSi基体11と反応
させて、第1B図に示す様に、この部分のみをTiSi膜16に
する。
ちで不純物拡散層14と接している部分をSi基体11と反応
させて、第1B図に示す様に、この部分のみをTiSi膜16に
する。
次に、第1C図に示す様に、LOCOS膜12上等に残存して
いる未反応のTi膜15を、アンモニア水と過酸化水素水と
の混合液による選択エッチングによって除去する。この
結果、不純物拡散層14の表面部にのみ自己整合的に、Ti
Si膜16が残る。
いる未反応のTi膜15を、アンモニア水と過酸化水素水と
の混合液による選択エッチングによって除去する。この
結果、不純物拡散層14の表面部にのみ自己整合的に、Ti
Si膜16が残る。
次に、第1D図に示す様に、層間絶縁膜17を全面に形成
し、TiSi膜16に達するコンタクト孔18を層間絶縁膜17に
開孔する。
し、TiSi膜16に達するコンタクト孔18を層間絶縁膜17に
開孔する。
次に、６％程度のO2を含むNH3雰囲気中で、800℃程度
の温度の熱処理を施す。すると、第1E図に示す様に、Ti
Si膜16のうちの雰囲気中に曝されている部分つまりコン
タクト孔18に対応する部分がTiON膜21になると共に、雰
囲気に曝されていない残りの部分がTiSi2膜22になる。
の温度の熱処理を施す。すると、第1E図に示す様に、Ti
Si膜16のうちの雰囲気中に曝されている部分つまりコン
タクト孔18に対応する部分がTiON膜21になると共に、雰
囲気に曝されていない残りの部分がTiSi2膜22になる。
なお、TiON膜21が酸素を含有しているので、このTiON
膜21の粒界における拡散が防止され、アロイスパイクを
防止するバリア効果が更に高い。
膜21の粒界における拡散が防止され、アロイスパイクを
防止するバリア効果が更に高い。
次に、第1F図に示す様に、TiON膜23をスパッタリング
によって薄く堆積させ、第1G図に示す様に、Ｗ膜24をCV
Dによってコンタクト孔18を埋める様に堆積させる。
によって薄く堆積させ、第1G図に示す様に、Ｗ膜24をCV
Dによってコンタクト孔18を埋める様に堆積させる。
その後、第1H図に示す様に、Ｗ膜24がコンタクト孔18
内にのみ残る様にこのＷ膜24をエッチバックし、第1I図
に示す様に、更にＷ膜25を堆積させる。そして、このＷ
膜25をパターニングすることによって、Ｗ配線を形成す
る。
内にのみ残る様にこのＷ膜24をエッチバックし、第1I図
に示す様に、更にＷ膜25を堆積させる。そして、このＷ
膜25をパターニングすることによって、Ｗ配線を形成す
る。
なお、TiON膜23はＷ膜24、25と下地との密着層であ
り、Ｗ膜24でコンタクト孔18を埋めたのは平坦化のため
である。また、コンタクト孔18か縮小されるとAlのスパ
ッタリングでコンタクト孔18を埋めることが困難になる
ので、この第１実施例ではＷ配線を用いた。
り、Ｗ膜24でコンタクト孔18を埋めたのは平坦化のため
である。また、コンタクト孔18か縮小されるとAlのスパ
ッタリングでコンタクト孔18を埋めることが困難になる
ので、この第１実施例ではＷ配線を用いた。
第２図は、DRAMのメモリセルの製造に適用した第２実
施例を示している。この第２実施例で製造するDRAMのメ
モリセルでは、ビット線が素子形成領域を斜めに横切っ
ており、容量素子がビット線間に位置している。
施例を示している。この第２実施例で製造するDRAMのメ
モリセルでは、ビット線が素子形成領域を斜めに横切っ
ており、容量素子がビット線間に位置している。
この第２実施例では、選択用のトランジスタを形成し
た後、第2A図に示す様に、SiN膜26を全面に堆積させ
る、そして、更に多結晶Si膜27を全面に堆積させ、第2B
図に示す様に、多結晶Si膜27をビット線のパターンにパ
ターニングする。
た後、第2A図に示す様に、SiN膜26を全面に堆積させ
る、そして、更に多結晶Si膜27を全面に堆積させ、第2B
図に示す様に、多結晶Si膜27をビット線のパターンにパ
ターニングする。
次に、第2C図に示す様に、Ti膜15を全面に堆積させ
る。そして、熱処理によって多結晶Si膜27とTi膜15との
接触部をTiSi2膜22にし、アンモニア水と過酸化水素水
との混合液による選択エッチングによって、第2D図に示
す様に、未反応のTi膜15を除去する。
る。そして、熱処理によって多結晶Si膜27とTi膜15との
接触部をTiSi2膜22にし、アンモニア水と過酸化水素水
との混合液による選択エッチングによって、第2D図に示
す様に、未反応のTi膜15を除去する。
次に、酸素雰囲気中での熱処理でTiSi2膜22と多結晶S
i膜27との表面部のみを選択的に酸化することによっ
て、第2E図に示す様に、これらの表面部にSiO2膜28を形
成する。
i膜27との表面部のみを選択的に酸化することによっ
て、第2E図に示す様に、これらの表面部にSiO2膜28を形
成する。
次に、第2F図に示す様に、SiN膜26の露出部をエッチ
ングで除去することによって、TiSi2膜22と多結晶Si膜2
7とから成るビット線31を完成させる。
ングで除去することによって、TiSi2膜22と多結晶Si膜2
7とから成るビット線31を完成させる。
その後は、第2G図に示す様に記憶ノード32を形成し、
更に第2H図に示す様に誘電体膜としてのSiO2膜33とプレ
ート電極34とを形成して、容量素子35を完成させる。
更に第2H図に示す様に誘電体膜としてのSiO2膜33とプレ
ート電極34とを形成して、容量素子35を完成させる。
以上の様な第２実施例では、TiSi2膜22を用いてビッ
ト線31を形成しているので、WSi2膜等を用いる場合に比
べて、ビット線31の抵抗が低い。
ト線31を形成しているので、WSi2膜等を用いる場合に比
べて、ビット線31の抵抗が低い。
しかも、ビット線31を絶縁するためのSiO2膜28を自己
整合的な酸化によって形成しているので、SiO2膜の側壁
スペーサ等を形成して絶縁する場合に比べて、製造工程
が簡略である。
整合的な酸化によって形成しているので、SiO2膜の側壁
スペーサ等を形成して絶縁する場合に比べて、製造工程
が簡略である。
更に、SiO2膜28によって絶縁したビット線31上にも容
量素子35を形成しているので、この容量素子35の容量が
大きい。
量素子35を形成しているので、この容量素子35の容量が
大きい。
第３図は、MOSトランジスタの製造に適用した第３実
施例を示している。この第３実施例でも、第3A図〜第3C
図に示す様に、TiSi膜16を形成し未反応のTi膜15を除去
するまでは、既述の第１実施例と同様に行う。
施例を示している。この第３実施例でも、第3A図〜第3C
図に示す様に、TiSi膜16を形成し未反応のTi膜15を除去
するまでは、既述の第１実施例と同様に行う。
しかし、パターンが微細になると、Ti膜15を除去する
時のエッチングが不完全になって、Ti膜15を完全には除
去することができない場合がある。第3C図中のTi膜15
は、除去されずに残った部分を示している。
時のエッチングが不完全になって、Ti膜15を完全には除
去することができない場合がある。第3C図中のTi膜15
は、除去されずに残った部分を示している。
そこでこの第３実施例では、Ti膜15を除去した後、第
3C図に示す様に、500〜1000Å程度の厚さのSi膜36を全
面に堆積させる。
3C図に示す様に、500〜1000Å程度の厚さのSi膜36を全
面に堆積させる。
そして、酸素雰囲気中で800〜900℃程度の温度の熱処
理を施すことによって、第3D図に示す様に、TiSi膜16を
TiSi2膜22にし、残存していたTi膜15をSi膜36と反応さ
せ、更に同時にSi膜36を酸化してSiO2膜37にする。
理を施すことによって、第3D図に示す様に、TiSi膜16を
TiSi2膜22にし、残存していたTi膜15をSi膜36と反応さ
せ、更に同時にSi膜36を酸化してSiO2膜37にする。
なお、この様な酸素雰囲気中での熱処理の代りに、Ti
Si2膜22の形成とTi膜15及びSi膜36の反応とを窒素雰囲
気中での熱処理によって行い、Si膜36の酸化のみをその
後の酸素雰囲気中での熱処理によって行ってもよい。
Si2膜22の形成とTi膜15及びSi膜36の反応とを窒素雰囲
気中での熱処理によって行い、Si膜36の酸化のみをその
後の酸素雰囲気中での熱処理によって行ってもよい。
その後は、第3E図に示す様に、層間絶縁膜17を堆積さ
せ、第3F図に示す様に、コンタクト孔18の開孔とAl膜38
の堆積及びパターニングによる配線の形成等とを行う。
せ、第3F図に示す様に、コンタクト孔18の開孔とAl膜38
の堆積及びパターニングによる配線の形成等とを行う。
以上の様な第３実施例では、第3C図に示した様に未反
応のTi膜15が完全には除去されずに残っても、このTi膜
15をSi膜36と反応させているので、Ti膜15がSi基体11の
深い部分とは反応しない。従って、アロイスパイクが生
じにくく、接合リークを低減させることができ、プロセ
スマージンも拡大する。
応のTi膜15が完全には除去されずに残っても、このTi膜
15をSi膜36と反応させているので、Ti膜15がSi基体11の
深い部分とは反応しない。従って、アロイスパイクが生
じにくく、接合リークを低減させることができ、プロセ
スマージンも拡大する。
しかも、Si膜36をSiO2膜37にしており、このSiO2膜37
を層間絶縁膜の一部として用いているので、Ti膜15及び
Si膜36の反応と層間絶縁膜の形成とを同時に行うことが
できる。
を層間絶縁膜の一部として用いているので、Ti膜15及び
Si膜36の反応と層間絶縁膜の形成とを同時に行うことが
できる。
第４図は、ポリサイド配線の形成に適用した第４実施
例を示している。なおこの第４図は、ポリサイド配線の
うちでLOCOS膜や層間絶縁膜等であるSiO2膜41上の部分
を示している。
例を示している。なおこの第４図は、ポリサイド配線の
うちでLOCOS膜や層間絶縁膜等であるSiO2膜41上の部分
を示している。
この第４実施例では、第4A図に示す様に、多結晶Si膜
27を配線のパターンにパターニングし、この多結晶Si膜
27にSiO2膜42の側壁スペーサを形成した後、Ti膜15を全
面に堆積させる。
27を配線のパターンにパターニングし、この多結晶Si膜
27にSiO2膜42の側壁スペーサを形成した後、Ti膜15を全
面に堆積させる。
次に、熱処理によって多結晶Si膜27とTi膜15との接触
部を反応させ、未反応のTi膜15を除去する。これによっ
て、第4B図に示す様に、多結晶Si膜27上にのみ、TiSi2
膜22を形成して、ポリサイド配線43とする。
部を反応させ、未反応のTi膜15を除去する。これによっ
て、第4B図に示す様に、多結晶Si膜27上にのみ、TiSi2
膜22を形成して、ポリサイド配線43とする。
次に、第4C図に示す様に、更にTi膜44を全面に薄く堆
積させ、酸素雰囲気中で850〜900℃程度の温度の熱処理
を施す。なお、Ti膜44の代りにTiSi膜を堆積させてもよ
い。
積させ、酸素雰囲気中で850〜900℃程度の温度の熱処理
を施す。なお、Ti膜44の代りにTiSi膜を堆積させてもよ
い。
すると、多結晶Si膜27中のSiがTiSi2膜22中を拡散し
てTi膜44に達し、一部分はTiSi2化してTiSi2膜22の一部
になる。
てTi膜44に達し、一部分はTiSi2化してTiSi2膜22の一部
になる。
しかし、第4D図に示す様に、この時にはTi膜44は既に
TiOx膜45になっているので、拡散したSiの大部分はSiO2
膜46になる。従って、SiO2膜46が自己整合的に形成さ
れ、ポリサイド配線43はSiO2膜42、46によって絶縁され
る。
TiOx膜45になっているので、拡散したSiの大部分はSiO2
膜46になる。従って、SiO2膜46が自己整合的に形成さ
れ、ポリサイド配線43はSiO2膜42、46によって絶縁され
る。
以上の様な第４実施例では、SiO2膜46を形成するため
のSiを多結晶Si膜27から供給しており、TiSi2膜22から
供給しているのではない。従って、TiSi2膜22の膜厚が
薄くなることはなく、このTiSi2膜22のシート抵抗が増
大することもない。
のSiを多結晶Si膜27から供給しており、TiSi2膜22から
供給しているのではない。従って、TiSi2膜22の膜厚が
薄くなることはなく、このTiSi2膜22のシート抵抗が増
大することもない。
これに対して、Ti膜44を堆積させることなく、第4B図
の状態から酸素雰囲気中で熱処理を施しても、SiO2膜46
を形成することはできる。しかしこの場合は、TiSi2膜2
2中のTiSi2をTiとSiとに分解し、分解したSiからSiO2膜
46を形成している。
の状態から酸素雰囲気中で熱処理を施しても、SiO2膜46
を形成することはできる。しかしこの場合は、TiSi2膜2
2中のTiSi2をTiとSiとに分解し、分解したSiからSiO2膜
46を形成している。
従って、TiSi2膜22の膜厚が薄くなり、このTiSi2膜22
のシート抵抗が増大する。しかも、TiSi2ではTiとSiと
の結合が強いので、SiO2が容易には成長せず、安定なSi
O2膜46を形成することができない。
のシート抵抗が増大する。しかも、TiSi2ではTiとSiと
の結合が強いので、SiO2が容易には成長せず、安定なSi
O2膜46を形成することができない。
〔発明の効果〕 本発明による半導体装置の製造方法では、シリサイド
膜の劣化やシリサイドの相変化に伴うシリサイド膜のシ
ート抵抗の上昇を生じないので、コンタクト部が高品質
で且つ低抵抗の半導体装置を製造することができる。
膜の劣化やシリサイドの相変化に伴うシリサイド膜のシ
ート抵抗の上昇を生じないので、コンタクト部が高品質
で且つ低抵抗の半導体装置を製造することができる。
しかも、ジシリサイド膜の形成を窒化のための熱処理
で同時に行うことができるので、製造工程が少なくてよ
い。
で同時に行うことができるので、製造工程が少なくてよ
い。
第１図〜第４図は本発明の夫々第１〜第４実施例を順次
に示す側断面図である。 なお図面に用いられた符号において、 11……Si基体 14……不純物拡散層 15……Ti膜 16……TiSi膜 17……層間絶縁膜 18……コンタクト孔 21……TiON膜 22……TiSi2膜 である。
に示す側断面図である。 なお図面に用いられた符号において、 11……Si基体 14……不純物拡散層 15……Ti膜 16……TiSi膜 17……層間絶縁膜 18……コンタクト孔 21……TiON膜 22……TiSi2膜 である。
Claims (2)
- 【請求項１】露出しているシリコン層を含むシリコン基
体の全面にTi膜を形成し、 前記Ti膜のうちで前記露出しているシリコン層に接して
いる部分をモノシリサイド膜にし、 前記モノシリサイド膜を残して前記Ti膜を除去し、 この除去後に前記シリコン基体上の全面に被覆膜を形成
し、 この形成後に熱処理を行うことによって前記モノシリサ
イド膜をジシリサイド膜にする半導体装置の製造方法。 - 【請求項２】シリコン基体の全面にTi膜を形成し、 前記Ti膜のうちで前記シリコン基体のコンタクト部に接
している部分をモノシリサイド膜にし、 前記モノシリサイド膜を残して前記Ti膜を除去し、 この除去後に前記シリコン基体上の全面に層間絶縁膜を
形成し、 前記コンタクト部に対するコンタクト孔を前記層間絶縁
膜に形成し、 この形成後に窒素を含む雰囲気中で熱処理を行うことに
よって、前記モノシリサイド膜のうちで前記コンタクト
孔に対応する部分を窒化してTi窒化膜にすると共に、前
記モノシリサイド膜のうちの残りの部分をジシリサイド
膜にする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15188490A JP3287838B2 (ja) | 1990-06-11 | 1990-06-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15188490A JP3287838B2 (ja) | 1990-06-11 | 1990-06-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0443635A JPH0443635A (ja) | 1992-02-13 |
| JP3287838B2 true JP3287838B2 (ja) | 2002-06-04 |
Family
ID=15528313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15188490A Expired - Fee Related JP3287838B2 (ja) | 1990-06-11 | 1990-06-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3287838B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5022614B2 (ja) * | 2006-03-20 | 2012-09-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2011176348A (ja) * | 2011-04-25 | 2011-09-08 | Renesas Electronics Corp | 半導体装置 |
-
1990
- 1990-06-11 JP JP15188490A patent/JP3287838B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0443635A (ja) | 1992-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100351907B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| US5856237A (en) | Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer | |
| US7256123B2 (en) | Method of forming an interface for a semiconductor device | |
| US6268292B1 (en) | Methods for use in formation of titanium nitride interconnects | |
| US5976962A (en) | Method of fabricating semiconductor device | |
| US6514841B2 (en) | Method for manufacturing gate structure for use in semiconductor device | |
| KR100234379B1 (ko) | 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법 | |
| JPH10270667A (ja) | 白金金属から成るコンデンサ電極の製造方法 | |
| JP2002124649A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3208599B2 (ja) | 接続孔埋め込み形成方法 | |
| JP3287838B2 (ja) | 半導体装置の製造方法 | |
| JP3337825B2 (ja) | 内部配線を有する半導体装置およびその製造方法 | |
| JP2908774B2 (ja) | 半導体素子のビットライン及びその製造方法 | |
| US6432801B1 (en) | Gate electrode in a semiconductor device and method for forming thereof | |
| JP2982254B2 (ja) | 半導体装置の製造方法 | |
| US6297137B1 (en) | Method for forming gate electrode in semiconductor device capable of preventing distortion of oxidation profile thereof | |
| JPH11243151A (ja) | カプセル化された低抵抗ゲート構造体及びその製造方法 | |
| JPH08321591A (ja) | 半導体装置及びその製造方法 | |
| JP3095452B2 (ja) | 半導体素子の製造方法 | |
| KR0176197B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| US6562724B1 (en) | Self-aligned stack formation | |
| JPH0669445A (ja) | 半導体メモリ装置の製造方法 | |
| JPH0541459A (ja) | 半導体素子の製造方法 | |
| JPH1027902A (ja) | ゲート電極の形成方法 | |
| JPH0786583A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |