JPH0541459A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0541459A JPH0541459A JP19538691A JP19538691A JPH0541459A JP H0541459 A JPH0541459 A JP H0541459A JP 19538691 A JP19538691 A JP 19538691A JP 19538691 A JP19538691 A JP 19538691A JP H0541459 A JPH0541459 A JP H0541459A
- Authority
- JP
- Japan
- Prior art keywords
- formation
- film
- oxide film
- teos
- ozone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
成に当たって、より平坦化を実現できる製法を提供する
ものである。 【構成】 前述の目的のための製法として、本発明では
第１配線層形成後、薄いシリコン窒化膜を表面に成膜
し、その後ＴＥＯＳなど有機シランとオゾンをＡＰ−Ｃ
ＶＤ法で反応させてシリコン酸化膜を堆積させるように
した。
Description
層間絶縁膜形成時の平坦化方法に関するものである。
し、以下に説明する。
ダムアクセスメモリ）のセル部の断面図である。１はシ
リコン単結晶基板であり、２は素子分離のためのフィー
ルド酸化膜（５０００Å）である。３はゲート酸化膜で
９００℃のドライ酸化によって２００Åの厚さで形成さ
れている。４はゲートワードラインでシランを用いた減
圧の化学気相成長法（ＬＰ−ＣＶＤ法）で堆積した多結
晶シリコン（４０００Å）にリン拡散をおこなった第１
層配線層である。５はＬＤＤ構造を有するＭＯＳトラン
ジスタをつくるためのゲートサイドウォールである。
成したゲート配線を絶縁するために、シランと酸素を約
４００℃で常圧にて反応させるＡＰ−ＣＶＤ法でシラン
酸化膜６を堆積させる。これによって以後の工程で形成
される電荷蓄積用のキャパシタノードやビットラインと
ゲート配線との絶縁を保つ。
べたシランと酸素を反応させるＡＰ−ＣＶＤ法によるシ
リコン酸化膜は段差被覆性が悪く、起伏が大きくなりそ
の後に行なうセルコンタクトホールの開孔におけるホト
リソグラフィ工程に支障をきたしたりする。またゲート
配線間の狭いところではボイドやスリットができるた
め、セルのストーレイジノード形成で堆積する多結晶シ
リコンのエッチング残りなどが生じる。
るＡＰ−ＣＶＤ法のシリコン酸化膜による問題を除去す
るために、ＴＥＯＳ（tetraethylorthsilicate）とオゾ
ンを用いたＡＰ−ＣＶＤ法により酸化膜を形成し、段差
被覆性が良く、下地形状の平坦化に優れたシリコン酸化
膜を提供することを目的とする。
発明は層間絶縁膜形成において、シリコン窒化膜をＬＰ
−ＣＶＤ法またはプラズマ−ＣＶＤ法で薄く表面を被覆
した後、ＴＥＯＳとオゾンをＡＰ−ＣＶＤ法で反応させ
てシリコン酸化膜を堆積するようにしたものである。
おいて、先ず薄い窒化膜を形成した後、ＴＥＯＳとオゾ
ンを用いたＡＰ−ＣＶＤ法によるシリコン酸化膜の自己
平坦化作用の特性を利用できるようにしたので、絶縁膜
形成後表面が平らになり、その後の各種形成工程に支障
を与えず、品質が向上する。
る。
り、２は素子分離のためのフィールド酸化膜（５０００
Å）である。３はゲート酸化膜で９００℃のドライ酸化
によって２００Åの厚さで形成されている。４はゲート
ワードラインでシランを用いたＬＰ−ＣＶＤ法で堆積し
た多結晶シリコン４０００Åにリン拡散をおこなった第
１層配線層である。５はＬＤＤ構造を有するＭＯＳトラ
ンジスタをつくるためのゲートサイドウォールである。
以上は従来例と同様である。
法でジクロルシランとアンモニアとを８００℃で反応さ
せてシリコン窒化膜７を２００Å表面に形成する。
ンをＡＰ−ＣＶＤ法によって、オゾンとＴＥＯＳにおい
ては、ＴＥＯＳに対してＯ3 を多過の状態にしＯ3 ／Ｔ
ＥＯＳの流量比を大きくし、段差被覆形状が最もなだら
かになる温度３８０℃前後にて８のシリコン酸化膜を堆
積させる。
場合、前述の自己平坦化現象が起きる成膜条件では下地
に対して選択的に成膜するため、図３のようにシリコン
酸化膜８が付き易い部分と付きにくい部分で厚くなった
り薄くなったりして、表面が荒れ、良好なシリコン酸化
膜形成ができないのである。
絶縁膜形成法によれば、先ず薄い窒化膜を形成した後Ｔ
ＥＯＳとオゾンを用いたＡＰ−ＣＶＤ法によるシリコン
酸化膜の自己平坦化作用の特性を利用できるようにした
ので、絶縁膜形成後、表面が平らになり、その後のセル
コンタクトホールの開孔のためのホトリソグラフィ工程
のマージンが広げられるばかりか、キャパシタのストー
レイジノード作成時の多結晶シリコンのエッチング残り
の問題も防ぐことが可能となる。
Claims (1)
- 【請求項１】 半導体基板上に層間絶縁膜を形成するに
あたって、第１層配線層を形成後、シリコン窒化膜を減
圧化学気相成長法またはプラズマ化学気相成長法にて薄
く成膜し、その後前記シリコン窒化膜の表面に有機シラ
ンとオゾンを常圧化学気相成長法で反応させて形成した
シリコン酸化膜を堆積させることを特徴とする半導体素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19538691A JP3575807B2 (ja) | 1991-08-05 | 1991-08-05 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19538691A JP3575807B2 (ja) | 1991-08-05 | 1991-08-05 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541459A true JPH0541459A (ja) | 1993-02-19 |
| JP3575807B2 JP3575807B2 (ja) | 2004-10-13 |
Family
ID=16340300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19538691A Expired - Fee Related JP3575807B2 (ja) | 1991-08-05 | 1991-08-05 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3575807B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09129840A (ja) * | 1995-10-18 | 1997-05-16 | Taiwan Moshii Denshi Kofun Yugenkoshi | 集積回路装置の形成加工法 |
| US5990541A (en) * | 1994-06-06 | 1999-11-23 | Sharp Kabushiki Kaisha | Semiconductor device and method of fabricating the same |
| US6455891B2 (en) | 2000-04-14 | 2002-09-24 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
-
1991
- 1991-08-05 JP JP19538691A patent/JP3575807B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5990541A (en) * | 1994-06-06 | 1999-11-23 | Sharp Kabushiki Kaisha | Semiconductor device and method of fabricating the same |
| JPH09129840A (ja) * | 1995-10-18 | 1997-05-16 | Taiwan Moshii Denshi Kofun Yugenkoshi | 集積回路装置の形成加工法 |
| US6455891B2 (en) | 2000-04-14 | 2002-09-24 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3575807B2 (ja) | 2004-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5843818A (en) | Methods of fabricating ferroelectric capacitors | |
| JP2765478B2 (ja) | 半導体装置およびその製造方法 | |
| US5497016A (en) | Stacked dram poly plate capacitor | |
| US20120025385A1 (en) | Low Resistance Peripheral Local Interconnect Contacts with Selective Wet Strip of Titanium | |
| JPH05109637A (ja) | 半導体薄膜の形成方法および半導体装置の製造方法 | |
| GB2326279A (en) | Forming capacitors for semiconductor devices | |
| KR100234379B1 (ko) | 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법 | |
| JP3156590B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0541459A (ja) | 半導体素子の製造方法 | |
| JPH09232427A (ja) | 半導体装置の製造方法 | |
| KR100322886B1 (ko) | 반도체장치의 금속 콘택 형성 방법 | |
| US5273936A (en) | Process for forming contacts | |
| KR100401525B1 (ko) | 캐패시터 및 그 제조방법 | |
| KR100379528B1 (ko) | 커패시터 및 그의 제조방법 | |
| US7494864B2 (en) | Method for production of semiconductor device | |
| JPH05190769A (ja) | 半導体素子製造方法 | |
| JPH06283526A (ja) | 半導体装置の製造方法 | |
| JP3287838B2 (ja) | 半導体装置の製造方法 | |
| JPH0567732A (ja) | 半導体素子製造方法 | |
| JP2001068471A (ja) | 半導体装置およびその製造方法 | |
| JPH0567751A (ja) | 半導体装置の製造方法 | |
| JPH04356945A (ja) | 半導体装置の製造方法 | |
| JPH05121692A (ja) | 半導体記憶装置の製造方法 | |
| US20060165889A1 (en) | Method for depositing nitride film using chemical vapor deposition apparatus of single chamber type | |
| KR20000041427A (ko) | 탄탈륨산화막을 유전막으로 갖는 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010605 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040513 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040706 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |