JP2765478B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2765478B2
JP2765478B2 JP6061734A JP6173494A JP2765478B2 JP 2765478 B2 JP2765478 B2 JP 2765478B2 JP 6061734 A JP6061734 A JP 6061734A JP 6173494 A JP6173494 A JP 6173494A JP 2765478 B2 JP2765478 B2 JP 2765478B2
Authority
JP
Japan
Prior art keywords
insulating film
film
etching
interlayer insulating
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6061734A
Other languages
English (en)
Other versions
JPH07273063A (ja
Inventor
匡 深瀬
健彦 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6061734A priority Critical patent/JP2765478B2/ja
Priority to US08/413,868 priority patent/US5578524A/en
Priority to KR1019950007680A priority patent/KR0171582B1/ko
Publication of JPH07273063A publication Critical patent/JPH07273063A/ja
Application granted granted Critical
Publication of JP2765478B2 publication Critical patent/JP2765478B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造造方法に関し、特に電極配線用のコンタクト孔の構
造およびその形成方法に関する。
【０００２】
【従来の技術】半導体素子の微細化及び高密度化は依然
として精力的に進められ、現在では０．２５μｍの寸法
基準で設計された２５６メガビットＤＲＡＭ（ダイナミ
ック・ランダム・アクセス・メモリー）等の超高集積の
半導体デバイスが開発試作されている。このような半導
体デバイスの高集積化に伴い、半導体素子構造の形成に
必須となっているリソグラフィー工程でのマスク合わせ
マージンの更なる縮小化あるいは不要化が強く要求され
るようになってきた。
【０００３】通常、半導体デバイスの製造では、半導体
基板上に金属膜、半導体膜、絶縁体膜等の各種材料で形
成されたパターンが順次積層され、微細構造の半導体素
子が形成される。この半導体素子用のパターンを積層す
る場合には、リソグラフィー工程において、前工程で形
成した下層のパターンにマスク合わせし次の上層パター
ンを形成することが要求される。しかしこのリソグラフ
ィ−工程で上層／下層パターン間の位置ズレが発生す
る。そこで、当位置ズレを見込してマスク上のパターン
間隔に余裕をもたせ、パターン間隔にマージンを設定す
ることが必要とされる。しかし、当マージンはパターン
の高密度化の阻害要因となる。
【０００４】そこで、上述のようなマージンを不要とす
るマージンレス化の技術手法が種々に検討され始めた。
その中で特に重要なものにコンタクト孔の形成における
マージンレス化がある。このコンタクト孔は半導体基板
上、半導体膜上、金属膜上の各種の層に形成され且つ多
用されるため、これをマージンレス化することは半導体
デバイスの高密度化／高集積化に最も効果がある。この
マージンレス化技術の中で有力な方法に自己整合型コタ
クト孔の形成法があり、その具体的方法が種々に検討さ
れている。例えば特開平３−２１０３０号公報にその一
例が示されている。
【０００５】図１２（ａ）〜図１２（ｄ）は、上述の特
開平３−２１０３０号公報に示された自己整合型コンタ
クト孔の半導体基板上への形成方法を説明した工程順の
略断面図である。
【０００６】図１２（ａ）に示すように、シリコン半導
体基板４１表面上に設けられた複数の絶縁ゲート電界効
果トランジスターにおいて、互に隣接するゲート電極４
２及び４２ａの周りをコーティング酸化膜４３，４３ａ
で被覆する。更に絶縁ゲート電界効果トランジスターの
ソース・ドレインとなる拡散層４４、素子分離酸化膜４
５の形成されたシリコン半導体基板４１表面全体をエッ
チングバッファー絶縁膜４６で覆う。ここでコーティン
グ酸化膜４３，４３ａ及びエッチングバッファー絶縁膜
４６はそれぞれシリコン酸化膜、シリコン窒化膜で形成
される。
【０００７】次に、ボロンガラス、リンガラスを含むシ
リコン酸化膜（以下、ＢＰＳＧ膜という）で以て層間絶
縁膜４７を形成した後、図１２（ｂ）に示すようにコン
タクト用ホトレジスト４８をマスクにして層間絶縁膜４
７を選択的にエッチングする。ここでこのエッチングは
弗酸系の化学薬液によるウェットエッチングで行う。こ
のエッチングバッファー絶縁膜４６は弗酸に対しエッチ
ング耐性の高いシリコン窒化膜で形成しているため、こ
の膜のエッチングはほとんど進まない。このようにして
初め、層間絶縁膜４７のみをエッチングし拡散層コンタ
クト孔４９を形成する。次に図１２（ｃ）に示すよう
に、エッチングバッファー絶縁膜４６を選択的にエッチ
ング除去する。この場合、下層の絶縁膜すなわちコーテ
ィング酸化膜４３，４３ａのエッチングは進まないよう
なドライエッチングの条件で行う。このようにして拡散
層４４表面の露出した拡散層コンタクト孔４９ａを形成
する。最後に図１２（ｄ）に示すように配線５０を形成
する。
【０００８】図１２（ｄ）に示すように、半導体基板上
の拡散層コンタクト孔４９ａはコーティング酸化膜４
３，４３ａで被覆されたゲート電極４２，４２ａに自己
整合的に形成される。そして、この拡散層コンタクト孔
４９ａを介して配線５０は拡散層４４と電気的に接続さ
れ、コーティング絶縁膜４３，４３ａを介してゲート電
極４２，４２ａとは絶縁される。
【０００９】
【発明が解決しようとする課題】上述した手法は、シリ
コン半導体基板上に形成した不純物拡散層と、上層の配
線との接続のための自己整合型コンタクト孔の形成方法
についてのものである。しかし、通常の半導体デバイス
ではゲート電極をそのまま配線として用い、このゲート
電極の配線と上層の配線とを電気的に接続することは必
須となっている。上記の従来技術でこれに対応するため
には、この自己整合型コンタクト孔の形成工程とは別の
コンタクト孔の形成工程が必要となる。そこで、ゲート
電極の配線上にも自己整合型コンタクト孔の形成工程と
同時にコンタクト孔を形成することが工程短縮の上で望
まれる。
【００１０】更に、図１２の従来技術のようにエッチン
グバッファー絶縁膜４６にシリコン窒化膜を用いると、
図１２（ｄ）に示す配線５０下の絶縁膜中への電荷帯電
が生じ易くなる。これは例えばコーティング酸化膜４
３，４３ａとエッチングバッファー絶縁膜４６との界
面、層間絶縁膜４７とエッチングバッファー絶縁膜４６
との界面等に電荷が蓄積するためである。この絶縁膜中
の電荷帯電は半導体デバイスの信頼性を低下させるとい
う問題を生ずる。このような帯電は、不揮発性メモリー
デバイスであるＭＮＯＳ（金属−窒化膜−酸化膜−半導
体）構造において、酸化膜と窒化膜の界面に電荷が蓄積
されるのと同一の理由による。
【００１１】更に、このシリコン窒化膜は水素ガスを通
し難いため、半導体デバイスの水素アロイができないと
いう欠点を有する。この水素アロイの処理はデバイス製
造の最終工程であるメタライゼーションの終了した段階
で行い、シリコン酸化膜とシリコン半導体基板との界面
を電気的に不活性にし安定化させるものである。この処
理ができないと、絶縁ゲート電界効果トランジスターの
しきい電圧が不安定になると共に、拡散層４４と素子分
離酸化膜４５の界面領域での接合リーク電流が増加す
る。このリーク電流の増加は半導体デバイスの高集積化
にとって致命的となるため、この問題の解決が必須とな
る。
【００１２】更に、シリコン窒化膜はシリコン半導体基
板に対し大きな熱応力を与える。このために半導体デバ
イスの製造工程の熱処理において、シリコン半導体基板
に結晶欠陥を生じる。このような誘起欠陥はある確率で
発生し半導体デバイスの良品率の低下を引き起す。
【００１３】本発明の目的は上述の従来技術の問題点を
それぞれ解決し、拡散層上に自己整合型コンタクト孔を
安定的に形成すると同時にゲート電極の配線上にもコン
タクト孔を形成することのできるコンタクト孔の構造お
よびその製造方法を提供し、今後の超高集積半導体デバ
イスに対応するコンタクト孔形成でのマージンレス化の
技術を提供せんとするものである。
【００１４】
【課題を解決するための手段】このために本発明は、半
導体基板上に配列したゲート電極の配線とその上部の配
線との層間絶縁膜に次に述べる複数の絶縁膜を形成す
る。すなわち、ゲート電極を被覆して第一層間絶縁膜を
成膜し、更にこの第一層間絶縁膜に積層して過剰のシリ
コン原子を含有するシリコン酸化物を成膜した後、前記
シリコン酸化物に積層して第二層間絶縁膜を成膜する。
このようにした後、互に対向して配列するゲート電極の
間隙に位置する拡散層上及び所定のゲート電極上にコン
タクト孔を形成する。
【００１５】前記拡散層上の自己整合型コンタクト孔の
形成方法は、前記第二層間絶縁膜をエッチングする工程
と、この第二層間絶縁膜の下層に位置し前記エッチング
工程で露出する前記シリコン酸化物をエッチング除去す
る工程とを含む。しかもこれらのエッチングは被エッチ
ング物の選択的なドライイエッチングで行われ、前記コ
ンタクト孔の下部は対向配列され且つ前記第一層間絶縁
膜でその周りを被覆されたゲート電極で縁取られて形成
される。
【００１６】前記所定のゲート電極上の前記シリコン酸
化物のみを予め除去した後に前記第二層間絶縁膜を成膜
し、これらの層間絶縁膜に選択的なドライエッチングを
施し、拡散層上及びゲート電極の配線上に同一工程でコ
ンタクト孔を形成する。
【００１７】なお、上記のシリコン酸化物に含まれるシ
リコン原子の含有量は３５ａｔ％以上で且つ４５ａｔ％
以下であることが好ましい。
【００１８】
【実施例】次に、本発明について図面を参照して説明す
る。図１〜図６は本発明の第１の実施例の半導体装置の
製造方法を説明するための略断面図であり、図７は本発
明の第１の実施例の製造方法を説明するための半導体装
置の平面図である。
【００１９】図１に示すように、シリコン半導体基板１
表面上に複数の絶縁ゲート電界効果トランジスターを形
成すると共に、絶縁ゲート電界効果トランジスターのゲ
ート電極４，４ａと同一の層及び材料で構成されゲート
電極の配線となる第一層配線５を素子分離酸化膜２上に
形成する。以下、この形成手順について説明する。
【００２０】導電型がｐ型で比抵抗が１〜１０Ω−ｃｍ
のシリコン半導体基板１上の一部領域に素子分離酸化膜
２を形成した後、ゲート電極４，４ａ下に位置する部分
がゲート絶縁膜になる薄い酸化膜３を膜厚５〜１５ｎｍ
の二酸化シリコン膜で形成する。このようにした後、膜
厚が１０〜１００ｎｍでｎ型又はｐ型不純物を含有する
ポリシリコン膜と膜厚が１００〜２００ｎｍのタングス
テンシリサイド膜あるいはチタンシリサイド膜との積層
構造で構成されるゲート電極４，４ａ及び第一層配線５
を薄い酸化膜３上、及び素子分離酸化膜２上にそれぞれ
形成する。次に、これらのゲート電極４，４ａ及び第一
層配線５のそれぞれの周囲を被覆する第一層間絶縁膜
６，６ａ，６ｂを膜厚が５０〜２００ｎｍの二酸化シリ
コン膜で形成する。次に絶縁ゲート電界効果トランジタ
ーのソース／ドレイン領域となるｎ+ 拡散層７を形成す
る。
【００２１】次に半導体基板１表面全体すなわち、第一
層間絶縁膜６，６ａ，６ｂ更には素子分離酸化膜２、薄
い酸化膜３を被覆するようにエッチングバッファー絶縁
膜８を堆積する。このエッチングバッファー絶縁膜８は
膜厚が約１００ｎｍの過剰シリコンを含有するシリコン
酸化物の膜（以下、ＳＲＯ膜と呼称する）である。
【００２２】ここで以下、ＳＲＯ膜の形成方法について
簡単に述べる。この膜の形成方法は基本的にＣＶＤ（化
学気相成長）法による二酸化シリコン膜の成膜方法と同
じである。すなわち、減圧の可能な石英の反応管をヒー
ター加熱するＬＰＣＶＤ炉において、炉の温度を７００
℃〜８００℃に設定し、反応ガスとしてモノシランと亜
酸化窒素のガスをそれぞれ別のガス導入口を通して炉内
に入れる。ここで雰囲気ガスには窒素ガスを使用し、こ
れらのガスの全圧力を１Ｔｏｒｒ程度にする。この成膜
方法で二酸化シリコン膜に過剰のシリコンを含有させ
る。そのためにモノシランと亜酸化窒素のガス流量比を
変え、モノシランのガス流量を増加させる。ここでモノ
シランのガス流量比が増えるに従い過剰のシリコン量は
増加する。このようにして過剰シリコンを含有したシリ
コン酸化物の薄膜すなわちＳＲＯ膜が形成される。この
ＳＲＯ膜は二酸化シリコン（ＳｉＯ2 ）膜に微小なシリ
コン集合体の混入した構造の絶縁物である。
【００２３】なお、第一層間絶縁膜６，６ａ及びエッチ
ングバッファー絶縁膜８の膜厚は、ゲート電極４と４ａ
の間隙を埋めつくさない程度にする必要がある。
【００２４】次に、図２に示すようにホトレジスト９を
マスクにして、第一層配線５の領域を覆っているエッチ
ングバッファー絶縁膜のみをエッチング除去する。この
場合のエッチングマスク用のホトレジストのパターン寸
法は大きなものでよい。これについて、図７の平面図を
基に説明する。
【００２５】図７には、絶縁ゲート電界効果トランジス
ターを直列に４ケ接続したものを３段に配置した場合を
例示している。ここで当絶縁ゲート電界効果トランジス
ターを構成する４列のゲート電極４とｎ+ 拡散層の形成
される３行の活性領域２２あるいは後述の第二層配線１
４とは互いに直交するように配列する。図７に示される
ようにホトレジスト９はこれら複数の絶縁ゲート電界効
果トランジスターの配列する領域１ａを被覆し、複数の
第一層配線５の配列する領域１ｂを露出するように形成
される。このようにホトレジスト９のパターン寸法は設
計基準の数倍となる。このため微細なパターンは不要と
なる。
【００２６】次に、ホトレジスト９を除去した後、図３
に示すように第二層間絶縁膜１０を公知の熱ＣＶＤ法に
よりその膜厚が２００〜５００ｎｍ程度になるように堆
積する。ここで第二層間絶縁膜１０はノンドープの二酸
化シリコン膜あるいはＢＰＳＧ膜である。又これらの膜
の平坦化は化学的機械研磨方法あるいは熱処理によるリ
フローを用いて行う。
【００２７】このようにした後、図４に示すようにコン
タクト用ホトレジスト１１を公知の方法でパターニング
し、これをマスクとして第二層間絶縁膜１０をドライエ
ッチングする。このエッチングにより対向配列するゲー
ト電極間のｎ+ 拡散層７上の拡散層コンタクト孔１２及
び第一層配線５上の配線コンタクト孔１３を形成する。
このドライエッチングにおいては、第一層間絶縁膜６ｂ
と第二層間絶縁膜１０を選択的にエッチングする。この
ために、第一層間絶縁膜６ｂと第二層間絶縁膜１０の構
成材料である二酸化シリコン膜のエッチング速度を高く
し、エッチングバッファー絶縁膜８の構成材料であるＳ
ＲＯ膜のエッチング速度を低くする条件を選ぶ。このよ
うにして、第一層間絶縁膜６，６ａ及び薄い酸化膜３を
前記ドライエッチングから保護する。
【００２８】ここで、上記ドライエッチングの条件につ
いて図８で説明する。ドライエッチング装置としてはマ
グネトロン型のものを用いる。この場合の装置の高周波
電源の周波数は通常に用いる１３．５６ＭＨｚである。
更に反応ガスとしてＣ4 Ｆ8にＣＯガスを混合して導入
する。図８はこの場合の二酸化シリコン膜のエッチング
速度とＳＲＯ膜のエッチング速度の比とＳＲＯ膜中に含
まれるシリコン量との関係を示すグラフである。図８に
示すようにＳＲＯ膜中のシリコン量が３５％以上になる
と前記エッチング比は１５以上になる。ここでＳＲＯ膜
中のシリコン量が約３３．３％の場合が二酸化シリコン
膜に相当する。このことは、二酸化シリコン膜より２％
以上の過剰シリコンを含有するＳＲＯ膜であればエッチ
ングバッファー絶縁膜として使用できることを示す。そ
こでこのような条件で前記ドライエッチングを行う。
【００２９】次に、図５に示すようにコンタクト孔部の
エッチングバッファー絶縁膜８を選択的にエッチング除
去する。更に薄い酸化膜３もエッチング除去する。この
時のエッチング条件は被エッチング物に合わせて変える
必要がある。エッチングバッファー膜８をエッチング除
去するには反応ガスとしてＣＦ4 にＯ2 を混合したもの
を用いる。薄い酸化膜３をエッチング除去する場合には
反応ガスとしてＣＨＦ3 にＣＯを混合したものを用い
る。以上のようにして、ドライエッチングでの選択性を
利用して、それぞれの絶縁膜をエッチング除去して、ｎ
+ 拡散層表面を露出させる。これらのエッチング工程
で、第一層配線５表面はほとんどエッチングされない。
【００３０】以上のようにして、対向配列したゲート電
極４，４ａ間のｎ+ 拡散層７表面及び第一層配線５にそ
れぞれ拡散層コンタクト孔１２ａと配線コンタクト孔１
３を形成する。次に、図６に示すように第二層配線１４
を形成する。このようにして、第一層配線５及びｎ+ 拡
散層７と第二層配線１４とを電気的接続する。
【００３１】このエッチングバッファ−絶縁膜はコンタ
クト孔形成後は、ゲート電極４，４ａと第二層配線１４
との間に介在する層間絶縁膜の一部として残存する。こ
のためＳＲＯ膜の絶縁性を確保する必要がある。図９に
ＳＲＯ膜の比抵抗及び比誘電率とＳＲＯ膜中の過剰シリ
コン量との関係を示す。ここでＳＲＯ膜の膜厚は１００
ｎｍであり、比抵抗は印加電界の低い（１×１０6 ｖ／
ｃｍ以下）場合の値である。先述した０．２５μｍの寸
法基準で設計した半導体デバイスでの、ノード当りの許
容できるリーク電流は１０-16 アンペアーのオーダーと
なっており、前記比抵抗値は１０12以上あれば十分対応
できる範囲となる。ＳＲＯ膜の場合には、図９から分る
ように４５ａｔ％以下のシリコン量であればこの条件を
満たす。ここで、図８で述べたように３３．３％のシリ
コン量の場合が二酸化シリコン膜に相当することを考慮
すると、二酸化シリコン膜中の過剰シリコン量が約１２
ａｔ％以下であれば上記条件を満足することになる。又
この範囲であれば、ＳＲＯ膜の比誘電率は４．５以下と
なり、二酸化シリコン膜のそれより１０％程度増加する
だけで問題は生じない。
【００３２】以上、ＳＲＯ膜をエッチングバッファー絶
縁膜として用いる場合には、先述したような膜のドライ
エッチング耐性（図８で示した）及び上記の絶縁性（図
９で示した）を勘案して、二酸化シリコン膜に過剰シリ
コンが２〜１２ａｔ％含有されるＳＲＯ膜の好ましいこ
とが分かる。
【００３３】次に、第２の実施例について図１０に基づ
いて説明する。図１０（ａ）〜図１０（ｄ）は本発明の
第２の実施例の半導体装置の製造方法を示すための工程
順の略断面図である。
【００３４】第１の実施例と同様に図１０（ａ）に示す
ように、シリコン半導体基板１表面に複数の絶縁ゲート
電界効果トランジスター及び第一層配線を形成する。こ
の場合は、ゲート電極４，４ａ及び第一層配線５の上部
に上層絶縁膜１６，１６ａ，１６ｂをそれぞれ形成す
る。ここで、これらの上層絶縁膜は膜厚が１００ｎｍ〜
２００ｎｍのＳＲＯ膜を用いる。このようにした後、全
体を被覆するように第一層間絶縁膜１７を堆積させる。
この層の膜厚は１００ｎｍ〜２００ｎｍである二酸化シ
リコン膜で形成する。このようにして更にその上部に積
層するようにエッチングバッファー絶縁膜８を成膜す
る。
【００３５】次に、図１０（ｂ）に示すようにホトレジ
スト９をパターニングしこれをマスクにして第一層配線
５領域上のエッチングバッファー絶縁膜をエッチング除
去する。このようにした後、第１の実施例と同様に第二
層間絶縁膜１０を形成する。更に平但化した後、図１０
（ｃ）に示すように第二層間絶縁膜１０に拡散層コンタ
クト孔１２及び配線コンタクト孔１３を形成する。この
場合、対向配列するゲート電極間上部のエッチングバッ
ファー絶縁膜と共に第一層配線５上の上層絶縁膜１６ｂ
もエッチングされないで残存する。これは、前述したよ
うに上層絶縁膜１６，１６ａ，１６ｂは、エッチングバ
ッファー絶縁膜８と同様にＳＯＲ膜で形成しているため
である。
【００３６】そこで、これらの残存しているＳＯＲ膜を
エッチング除去する。この工程でのエッチングガスとし
ては、下地の第一層間絶縁膜１７をエッチングしないも
のがよい。このようなガスとしてＮＦ3 あるいはＳＦ6
にＯ2 を混合したものを用いる。このようにして第一層
配線５上にコンタクト孔を形成する。次に図１０（ｄ）
に示すように、対向配列するゲート電極間の第一層間絶
縁膜１７をドライエッチングする。この工程では同質の
材料で形成された薄い酸化膜３も同時にエッチングで除
去し、ｎ+ 拡散層７の表面を露出させてコンタクト孔を
形成する。この最後の工程では、ｎ+ 拡散層７表面及び
ゲート電極上の上層絶縁膜１６，１６ａをエッチンしな
いエッチングガスを選択する。そのようなガスとして先
述したＣ4 Ｈ8 にＣＯを混合したガスあるいはＣＨＦ3
にＣＯを混合したガスを用いる。又このドライエッチン
グでは、エッチングの異方性を高める必要がある。これ
によりゲート電極の側壁にサイドウォール絶縁膜１７ａ
を形成する。以上のようにエッチングの条件を選択し
て、先述したｎ+ 拡散層７上のコンタクト孔が形成す
る。
【００３７】以上コンタクト孔の形成までを示した。こ
れ以降の第二層配線工程は実施例１と全く同様であるの
で省略する。
【００３８】この実施例２では、ゲート電極の側壁のサ
イドウォール絶縁膜をコンタクト孔形成時に同時に行う
ことができるため、実施例１に比べて全体の工程数を減
少させることができる。
【００３９】図１１（ａ）〜図１１（ｄ）は本発明の第
３の実施例の半導体装置の製造方法を示す略断面図であ
る。
【００４０】本実施例での工程は基本的に第２の実施例
と同様となっているが、先述のサイドウォール絶縁膜を
エッチングバッファー絶縁膜に用いるＳＯＲ膜で形成す
る点が異る。図１１（ａ）に示すように、シリコン半導
体基板１表面の絶縁ゲート電界効果トランジスターのゲ
ート電極４，４ａ上及び第一層配線５上に上層絶縁膜１
６，１６ａ，１６ｂをそれぞれ形成する。これらの上層
絶縁膜は膜厚が２００〜３００ｎｍの二酸化シリコン膜
で形成する。このようにした後、全体を被覆するように
エッチングバッファー絶縁膜８を堆積させる。
【００４１】次に図１１（ｂ）に示すようにホトレジス
ト９をマスクにして第一層配線５上部のエッチングバッ
ファー絶縁膜８をエッチング除去する。このエッチング
ではエッチングの異方性を高めて行う。このようにする
ことで第一層配線の側壁にはサイドウォール絶縁膜１８
ａが形成される。次に第二層間絶縁膜１０を形成した
後、図１１（ｃ）に示すように第二層間絶縁膜１０に拡
散層コンタクト孔１２、配線コンタクト孔１３を形成す
る。この工程で第一層配線５上は開口する。
【００４２】対向配列するゲート電極間を完全に開口す
るために、当部のエッチングバッファー絶縁膜８を異方
性のドライエッチングで除去する。ここでエッチングガ
スとして、エッチングバッファー絶縁膜８を選択的に加
工できるＣ4 Ｆ8 とＣＯとの混合ガスを用いる。このよ
うにして、ゲート電極上に上部絶縁膜１６，１６ａを残
存させ且つゲート電極の側壁にサイドウォール絶縁膜１
８ｂを形成する。最後に薄い酸化膜３を除去しｎ+ 拡散
層７を開口する。
【００４３】この場合には、絶縁ゲート電界効果トラン
ジスターのゲート電極側壁のサイドウォール絶縁膜にＳ
ＯＲ膜を用いることになるため、熱応力に起因するｎ+
拡散層への誘起欠陥の発生確率が大幅に減少するという
効果が生じる。これは、通常用いられる二酸化シリコン
膜に比べ、ＳＯＲ膜はシリコンを過剰に含むために、熱
膨張率がシリコン基板に近くなるためである。更に、実
施例３では、全体の工程数が実施例２より減少する。
【００４４】以上に示した実施例において、過剰シリコ
ンを含有するシリコン酸化物をエッチングバッファー絶
縁膜に用いる場合について詳述したが、この他にも種々
の形態があることにふれておく。例えば、実施例３の変
形として図１１の上部絶縁膜１６，１６ａ，１６ｂにＳ
ＯＲ膜を使用し、エッチングバッファー絶縁膜には二酸
化シリコン膜を逆に用いることも可能である。いずれに
しても、ゲート電極の配線と第二層配線との間の層間絶
縁膜となる絶縁膜に過剰のシリコンを含有するシリコン
酸化膜を使用する。
【００４５】
【発明の効果】本発明のように、絶縁ゲート電界効果ト
ランジスターのゲート電極の配線の所定領域を除きゲー
ト電極が互いに対向配列する領域のみを、過剰シリコン
を含有するシリコン酸化物で被覆することにより、半導
体基板表面の拡散層上とゲート電極の配線上とに同時に
コンタクト孔が簡便な工程でもって形成できる。更に、
このシリコン酸化物の絶縁膜としての性質は、二酸化シ
リコン膜のそれに非常に近いため、シリコン窒化膜を用
いる従来技術で生じた課題は全て解決される。すなわ
ち、層間絶縁膜中の電荷蓄積による帯電は防止され、水
素アロイによる半導体デバイスの安定化は確保されると
共に、層間絶縁膜の低応力化により結晶欠陥の低減が実
現される。このように本発明は、形成工程の簡略化され
且つ信頼性に優れたマージンレスのコンタクト孔の形成
を容易にする。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための略断面
図である。
【図２】本発明の第１の実施例を説明するための略断面
図である。
【図３】本発明の第１の実施例を説明するための略断面
図である。
【図４】本発明の第１の実施例を説明するための略断面
図である。
【図５】本発明の第１の実施例を説明するための略断面
図である。
【図６】本発明の第１の実施例を説明するための略断面
図である。
【図７】本発明の第１の実施例を説明するための半導体
装置の平面図である。
【図８】本発明に使用するＳＲＯ膜のドライエッチング
特性を示すグラフである。
【図９】本発明に使用するＳＲＯ膜の絶縁特性を示すグ
ラフである。
【図１０】本発明の第２の実施例を工程順に示した説明
図である。
【図１１】本発明の第３の実施例を工程順に示した説明
図である。
【図１２】従来の方法を工程順に示した説明図である。
【符号の説明】
１，４１ シリコン半導体基板 １ａ 絶縁ゲート電界効果トランジスターの配列する
領域 １ｂ 第一層配線の配列する領域 ２，４５ 素子分離酸化膜 ３ 薄い酸化膜 ４，４ａ，４２，４２ａ ゲート電極 ５ 第一層配線 ６，６ａ，６ｂ，１７ 第一層間絶縁膜 ７ ｎ+ 拡散層 ８，４６ エッチングバッファ−絶縁膜 ９ ホトレジスト １０ 第二層間絶縁膜 １１，４８ コンタクト用ホトレジスト １２，１２ａ，４９，４９ａ 拡散層コンタクト孔 １３ 配線コンタクト孔 １４ 第二層配線 １６，１６ａ，１６ｂ 上層絶縁膜 １７ａ，１８ａ，１８ｂ， サイドウォ−ル絶縁膜 ２２ 活性領域 ４３，４３ａ コーティング酸化膜 ４４ 拡散層 ４７ 層間絶縁膜 ５０ 配線

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上にゲート絶縁膜を介して配
    列形成された複数のゲート電極と、素子分離絶縁膜上に
    形成された配線と、前記ゲート電極上および前記配線上
    に形成された層間絶縁膜とを具備する半導体装置におい
    て、前記層間絶縁膜は複数の絶縁膜を積層して構成さ
    れ、前記複数の絶縁膜のうちの一絶縁膜は、過剰のシリ
    コン原子を含有するシリコン酸化物で構成されているこ
    とを特徴とする半導体装置。
  2. 【請求項２】 半導体基板上に形成された絶縁ゲート電
    界効果トランジスターのゲート電極の側壁上に前記シリ
    コン酸化物が形成されていることを特徴とする請求項１
    記載の半導体装置。
  3. 【請求項３】 前記シリコン酸化物に含まれるシリコン
    原子の含有量が３５ａｔ％以上で且つ４５ａｔ％以下で
    あることを特徴とする請求項１又は請求項２記載の半導
    体装置。
  4. 【請求項４】 半導体基板上のゲート電極を被覆して第
    一層間絶縁膜を成膜する工程と、前記第一層間絶縁膜に
    積層して過剰のシリコン原子を含有するシリコン酸化物
    を成膜する工程と、前記シリコン酸化物に積層して第二
    層間絶縁膜を成膜する工程と、前記第二層間絶縁膜をエ
    ッチングした後引続き前記シリコン酸化物をエッチング
    除去する工程とを含み、互に対向して配列するゲート電
    極で縁取られるコンタクト孔を前記ゲート電極の間隙に
    位置する拡散層上に形成することを特徴とする半導体装
    置の製造方法。
  5. 【請求項５】 半導体基板上の素子分離絶縁膜上に形成
    した配線上部の前記シリコン酸化物を選択的に除去した
    後に前記第二層間絶縁膜を成膜する工程と、前記互いに
    対向して配列するゲート電極の間隙に位置する拡散層上
    及び前記配線上に同一工程でコンタクト孔を形成するこ
    とを特徴とする請求項４記載の半導体装置の製造方法。
JP6061734A 1994-03-30 1994-03-30 半導体装置およびその製造方法 Expired - Fee Related JP2765478B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6061734A JP2765478B2 (ja) 1994-03-30 1994-03-30 半導体装置およびその製造方法
US08/413,868 US5578524A (en) 1994-03-30 1995-03-29 Fabrication process of a semiconductor device with a wiring structure
KR1019950007680A KR0171582B1 (ko) 1994-03-30 1995-03-30 배선 구조를 갖는 반도체 디바이스 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6061734A JP2765478B2 (ja) 1994-03-30 1994-03-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07273063A JPH07273063A (ja) 1995-10-20
JP2765478B2 true JP2765478B2 (ja) 1998-06-18

Family

ID=13179731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6061734A Expired - Fee Related JP2765478B2 (ja) 1994-03-30 1994-03-30 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US5578524A (ja)
JP (1) JP2765478B2 (ja)
KR (1) KR0171582B1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2798001B2 (ja) * 1995-04-20 1998-09-17 日本電気株式会社 半導体装置の製造方法
US6022799A (en) * 1995-06-07 2000-02-08 Advanced Micro Devices, Inc. Methods for making a semiconductor device with improved hot carrier lifetime
JPH0964179A (ja) * 1995-08-25 1997-03-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3703885B2 (ja) * 1995-09-29 2005-10-05 株式会社東芝 半導体記憶装置とその製造方法
JPH09205185A (ja) 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
DE19655075C2 (de) * 1996-01-26 2003-04-03 Mitsubishi Electric Corp Halbleitereinrichtung mit Kontaktlöchern und Herstellungsverfahren einer Halbleitereinrichtung
DE19629736C2 (de) * 1996-01-26 2000-12-14 Mitsubishi Electric Corp Halbleitereinrichtung mit selbstjustierendem Kontakt und Herstellungsverfahren dafür
JP2914282B2 (ja) * 1996-03-25 1999-06-28 日本電気株式会社 半導体装置の製造方法
US5960304A (en) * 1996-05-20 1999-09-28 Texas Instruments Incorporated Method for forming a contact to a substrate
US5928967A (en) * 1996-06-10 1999-07-27 International Business Machines Corporation Selective oxide-to-nitride etch process using C4 F8 /CO/Ar
US5795820A (en) * 1996-07-01 1998-08-18 Advanced Micro Devices Method for simplifying the manufacture of an interlayer dielectric stack
US6309971B1 (en) 1996-08-01 2001-10-30 Cypress Semiconductor Corporation Hot metallization process
US6136700A (en) * 1996-12-20 2000-10-24 Texas Instruments Incorporated Method for enhancing the performance of a contact
JP3592870B2 (ja) * 1996-12-26 2004-11-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JPH1187653A (ja) * 1997-09-09 1999-03-30 Fujitsu Ltd 半導体装置およびその製造方法
GB2332774B (en) * 1997-12-24 2002-10-30 Plessey Semiconductors Ltd Insulated gate bipolar transistor
US5872063A (en) * 1998-01-12 1999-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Self-aligned contact structures using high selectivity etching
US6369423B2 (en) * 1998-03-03 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device with a thin gate stack having a plurality of insulating layers
US6165880A (en) * 1998-06-15 2000-12-26 Taiwan Semiconductor Manufacturing Company Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits
US6121098A (en) * 1998-06-30 2000-09-19 Infineon Technologies North America Corporation Semiconductor manufacturing method
JP2000077625A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体集積回路装置の製造方法
US6090674A (en) * 1998-11-09 2000-07-18 Taiwan Semiconductor Manufacturing Company Method of forming a hole in the sub quarter micron range
JP3660821B2 (ja) * 1999-01-19 2005-06-15 株式会社日立製作所 半導体装置およびその製造方法
JP3466102B2 (ja) * 1999-03-12 2003-11-10 沖電気工業株式会社 半導体装置及び半導体装置の製造方法
US6534389B1 (en) * 2000-03-09 2003-03-18 International Business Machines Corporation Dual level contacts and method for forming
US6635566B1 (en) * 2000-06-15 2003-10-21 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
US6284644B1 (en) 2000-10-10 2001-09-04 Chartered Semiconductor Manufacturing Ltd. IMD scheme by post-plasma treatment of FSG and TEOS oxide capping layer
US6492731B1 (en) * 2000-06-27 2002-12-10 Lsi Logic Corporation Composite low dielectric constant film for integrated circuit structure
US6376360B1 (en) 2000-08-18 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Effective retardation of fluorine radical attack on metal lines via use of silicon rich oxide spacers
DE10120929A1 (de) * 2001-04-30 2002-10-31 Infineon Technologies Ag Herstellungsverfahren für eine integrierte Schaltung
JP2002343962A (ja) * 2001-05-15 2002-11-29 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7208426B2 (en) * 2001-11-13 2007-04-24 Chartered Semiconductors Manufacturing Limited Preventing plasma induced damage resulting from high density plasma deposition
US20070202677A1 (en) * 2006-02-27 2007-08-30 Micron Technology, Inc. Contact formation
US9362168B2 (en) 2013-08-29 2016-06-07 Kabushiki Kaisha Toshiba Non-volatile memory device and method for manufacturing same
JP2017139292A (ja) * 2016-02-02 2017-08-10 富士電機株式会社 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0265584A3 (en) * 1986-10-30 1989-12-06 International Business Machines Corporation Method and materials for etching silicon dioxide using silicon nitride or silicon rich dioxide as an etch barrier
JPH0321030A (ja) * 1989-06-19 1991-01-29 Matsushita Electron Corp 半導体装置の製造方法
US5037777A (en) * 1990-07-02 1991-08-06 Motorola Inc. Method for forming a multi-layer semiconductor device using selective planarization
US5252515A (en) * 1991-08-12 1993-10-12 Taiwan Semiconductor Manufacturing Company Method for field inversion free multiple layer metallurgy VLSI processing
US5206187A (en) * 1991-08-30 1993-04-27 Micron Technology, Inc. Method of processing semiconductor wafers using a contact etch stop
US5378318A (en) * 1992-06-05 1995-01-03 Vlsi Technology, Inc. Planarization
US5382545A (en) * 1993-11-29 1995-01-17 United Microelectronics Corporation Interconnection process with self-aligned via plug

Also Published As

Publication number Publication date
KR0171582B1 (ko) 1999-03-30
JPH07273063A (ja) 1995-10-20
US5578524A (en) 1996-11-26

Similar Documents

Publication Publication Date Title
JP2765478B2 (ja) 半導体装置およびその製造方法
KR100242352B1 (ko) 반도체 장치를 위한 자기 정합 컨택트홀의 제조방법
US20010046777A1 (en) Method for forming a dielectric layer
JP2002261161A (ja) 半導体装置の製造方法
US7105453B2 (en) Method for forming contact holes
US6808975B2 (en) Method for forming a self-aligned contact hole in a semiconductor device
JP3975099B2 (ja) 半導体装置の製造方法
US5104821A (en) Method for fabricating stacked capacitors in a DRAM cell
JPH04317358A (ja) 半導体装置の製造方法
JP2002151587A (ja) 半導体装置の製造方法
KR100252039B1 (ko) 자기정렬 콘택홀 형성방법
JP2850833B2 (ja) 半導体装置の製造方法
US6680254B2 (en) Method of fabricating bit line and bit line contact plug of a memory cell
JP2820065B2 (ja) 半導体装置の製造方法
JPH1022467A (ja) 半導体装置及びその製造方法
JP3642965B2 (ja) 半導体装置の製造方法
US5879988A (en) Capacitor of a DRAM cell and method of making same
JP2001077189A (ja) 半導体装置の製造方法
US6197630B1 (en) Method of fabricating a narrow bit line structure
JPH1197529A (ja) 半導体装置の製造方法
US5242852A (en) Method for manufacturing a semiconductor memory device
JP3172229B2 (ja) 半導体装置の製造方法
KR0141949B1 (ko) 반도체소자의 제조방법
JP2000294629A (ja) 半導体装置及びその製造方法
KR0166038B1 (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980303

LAPS Cancellation because of no payment of annual fees