JPH11243151A - カプセル化された低抵抗ゲート構造体及びその製造方法 - Google Patents
カプセル化された低抵抗ゲート構造体及びその製造方法Info
- Publication number
- JPH11243151A JPH11243151A JP10368143A JP36814398A JPH11243151A JP H11243151 A JPH11243151 A JP H11243151A JP 10368143 A JP10368143 A JP 10368143A JP 36814398 A JP36814398 A JP 36814398A JP H11243151 A JPH11243151 A JP H11243151A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- metal
- gate structure
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 115
- 239000002184 metal Substances 0.000 claims abstract description 115
- 230000004888 barrier function Effects 0.000 claims abstract description 108
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 94
- 229920005591 polysilicon Polymers 0.000 claims abstract description 94
- 238000000034 method Methods 0.000 claims abstract description 61
- 238000005530 etching Methods 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 abstract description 25
- 238000007254 oxidation reaction Methods 0.000 abstract description 25
- 230000008569 process Effects 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 3
- 230000009931 harmful effect Effects 0.000 abstract 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 42
- 229910052721 tungsten Inorganic materials 0.000 description 42
- 239000010937 tungsten Substances 0.000 description 42
- 229910052581 Si3N4 Inorganic materials 0.000 description 37
- 150000004767 nitrides Chemical class 0.000 description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 35
- 239000000463 material Substances 0.000 description 22
- 229910021332 silicide Inorganic materials 0.000 description 14
- 239000010936 titanium Substances 0.000 description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 11
- 238000000137 annealing Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- -1 polyethylene Polymers 0.000 description 4
- 229910007991 Si-N Inorganic materials 0.000 description 3
- 229910006294 Si—N Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018509 Al—N Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910019590 Cr-N Inorganic materials 0.000 description 1
- 229910019588 Cr—N Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 229910007277 Si3 N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- QRRWWGNBSQSBAM-UHFFFAOYSA-N alumane;chromium Chemical compound [AlH3].[Cr] QRRWWGNBSQSBAM-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 230000035899 viability Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 改良されたゲート構造体を提供する。
【解決手段】 カプセル化されたゲート構造体（４０）
は、ポリシリコン層（５２）、ポリシリコン層（５２）
の上にあり、相対する側壁を有する障壁層（４４）、障
壁層（４４）の上にあり、相対する側壁を有する金属層
（４２）、金属層（４２）の上にあり、相対する側壁を
有する頂部誘電体層（５０）、障壁層（４４）及び金属
層（４２）の相対する側壁の各々の上に伸び、それらを
覆い、ポリシリコン層（５２）の上の障壁層（４４）及
び金属層（４２）をカプセル化する垂直に配向した誘電
体層（４６）を有する。カプセル化された金属及び障壁
層は、これにより後の処理工程の酸化及び他の同様な有
害な効果により影響を受けることはない。
は、ポリシリコン層（５２）、ポリシリコン層（５２）
の上にあり、相対する側壁を有する障壁層（４４）、障
壁層（４４）の上にあり、相対する側壁を有する金属層
（４２）、金属層（４２）の上にあり、相対する側壁を
有する頂部誘電体層（５０）、障壁層（４４）及び金属
層（４２）の相対する側壁の各々の上に伸び、それらを
覆い、ポリシリコン層（５２）の上の障壁層（４４）及
び金属層（４２）をカプセル化する垂直に配向した誘電
体層（４６）を有する。カプセル化された金属及び障壁
層は、これにより後の処理工程の酸化及び他の同様な有
害な効果により影響を受けることはない。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体処理技術の
改良に関し、詳しくは、改良された半導体構造体及びそ
れに伴われる半導体構造体の製造方法等に関し、特に半
導体構造体の改良、それに付随する製造方法、カプセル
化した低抵抗ゲート構造体の製造方法に関する。
改良に関し、詳しくは、改良された半導体構造体及びそ
れに伴われる半導体構造体の製造方法等に関し、特に半
導体構造体の改良、それに付随する製造方法、カプセル
化した低抵抗ゲート構造体の製造方法に関する。
【０００２】
【従来の技術】記憶装置のためのゲート構造体〔ワード
ライン（word line)〕は、現在ポリサイド(polycide)法
を用いて製造されている。この方法は、ポリシリコン層
３０をブランケット蒸着(blanket deposition)し、次に
低抵抗層３２、典型的には珪化タングステンのような金
属珪化物をブランケット蒸着することからなる。この層
は、直接蒸着、又は金属を蒸着し、次に反応アニーリン
グ工程を行うことにより形成することができる。窒化珪
素の上層３４を次に蒸着する。層構造体を次にパターン
化し、エッチングして狭い線を形成する。この方法によ
り作られたゲート構造体の模式図（断面図）を図１に示
す。
ライン（word line)〕は、現在ポリサイド(polycide)法
を用いて製造されている。この方法は、ポリシリコン層
３０をブランケット蒸着(blanket deposition)し、次に
低抵抗層３２、典型的には珪化タングステンのような金
属珪化物をブランケット蒸着することからなる。この層
は、直接蒸着、又は金属を蒸着し、次に反応アニーリン
グ工程を行うことにより形成することができる。窒化珪
素の上層３４を次に蒸着する。層構造体を次にパターン
化し、エッチングして狭い線を形成する。この方法によ
り作られたゲート構造体の模式図（断面図）を図１に示
す。
【０００３】これらのワードライン構造体の面積抵抗は
考慮すべき重要な点であり、現在使用されている材料、
珪素タングステン（ＷＳｉ2）は、約９０μΩ・ｃｍの
抵抗率を有する。この抵抗率は、２５６メガビットに等
しいか又はそれより大きいＤＲＡＭ世代のためには高く
て許容できない。そのため、タングステン金属及びＴｉ
珪化物（ＴｉＳｉ2）のような一層低い抵抗率の材料を
本願で用いることができるようにする。ゲート形成後の
続く装置の熱処理には、高温アニーリング、典型的に
は、８００℃に等しいか又はそれより高い温度でのアニ
ーリングが含まれ、その一つは周囲の酸素雰囲気中で行
われる。この周囲酸素雰囲気中での高温アニーリング
は、「スマイリング(smiling）酸化」と呼ばれている。
積層体中の層は、全てこれらの処理中、安定でなければ
ならない。
考慮すべき重要な点であり、現在使用されている材料、
珪素タングステン（ＷＳｉ2）は、約９０μΩ・ｃｍの
抵抗率を有する。この抵抗率は、２５６メガビットに等
しいか又はそれより大きいＤＲＡＭ世代のためには高く
て許容できない。そのため、タングステン金属及びＴｉ
珪化物（ＴｉＳｉ2）のような一層低い抵抗率の材料を
本願で用いることができるようにする。ゲート形成後の
続く装置の熱処理には、高温アニーリング、典型的に
は、８００℃に等しいか又はそれより高い温度でのアニ
ーリングが含まれ、その一つは周囲の酸素雰囲気中で行
われる。この周囲酸素雰囲気中での高温アニーリング
は、「スマイリング(smiling）酸化」と呼ばれている。
積層体中の層は、全てこれらの処理中、安定でなければ
ならない。
【０００４】例えば、タングステンをゲート材料として
用いた場合、「スマイリング酸化」工程は、これらの温
度でタングステンが容易に酸化し、揮発性酸化物を形成
するので、重要な問題を起こす。更に、ゲート構造体中
のタングステンとその下のポリシリコンとの間には、そ
れら二つの層の反応を防ぐため障壁を介在させなければ
ならない。この目的のためには窒化チタン（ＴｉＮ）を
用いるのが簡単であるが、積層体の残りと同じ熱処理に
曝される。タングステンと同様に、Ｔｉ窒化物も「スマ
イリング酸化」雰囲気中で容易に酸化する。他の金属も
同様な酸化問題を有し、障壁を必要とする。従って、本
発明で対象とする基本的問題は、「スマイリング酸化」
処理に耐えることができる金属とポリシリコンとの間の
障壁層を有する薄い低抵抗金属／ポリシリコンゲート構
造体を形成する方法にある。
用いた場合、「スマイリング酸化」工程は、これらの温
度でタングステンが容易に酸化し、揮発性酸化物を形成
するので、重要な問題を起こす。更に、ゲート構造体中
のタングステンとその下のポリシリコンとの間には、そ
れら二つの層の反応を防ぐため障壁を介在させなければ
ならない。この目的のためには窒化チタン（ＴｉＮ）を
用いるのが簡単であるが、積層体の残りと同じ熱処理に
曝される。タングステンと同様に、Ｔｉ窒化物も「スマ
イリング酸化」雰囲気中で容易に酸化する。他の金属も
同様な酸化問題を有し、障壁を必要とする。従って、本
発明で対象とする基本的問題は、「スマイリング酸化」
処理に耐えることができる金属とポリシリコンとの間の
障壁層を有する薄い低抵抗金属／ポリシリコンゲート構
造体を形成する方法にある。
【０００５】ゲート構造体を形成する時のタングステン
酸化は、現在も進行している問題である。ゲート形成中
のタングステンの酸化を減少させる基本的方法の一つ
は、タングステン以外の珪素の選択的酸化である。熱力
学的にはアニーリング周囲雰囲気中の水素とＨ2Ｏとの
或る比率に対して二酸化珪素（ＳｉＯ2）が形成される
が、酸化タングステンは形成されない。この方法は、障
壁層の酸化に対処するのは容易ではなく、タングステン
が健全である周囲雰囲気は、後の処理中、障壁を存続さ
せることができない。
酸化は、現在も進行している問題である。ゲート形成中
のタングステンの酸化を減少させる基本的方法の一つ
は、タングステン以外の珪素の選択的酸化である。熱力
学的にはアニーリング周囲雰囲気中の水素とＨ2Ｏとの
或る比率に対して二酸化珪素（ＳｉＯ2）が形成される
が、酸化タングステンは形成されない。この方法は、障
壁層の酸化に対処するのは容易ではなく、タングステン
が健全である周囲雰囲気は、後の処理中、障壁を存続さ
せることができない。
【０００６】「スマイリング酸化」処理の前であるが、ゲ
ート積層体を形成するためのパターン化及びエッチング
工程の後に、タングステンゲート積層体にＳｉ3Ｎ4のよ
うな非酸化性側壁材料を付加することが第二の方法であ
る。これも有効な方法であるが、但しポリシリコンを窒
化珪素で被覆し、それを何らかの方法で選択的に除去す
ることが、ポリシリコンを酸化するために必要である。
ート積層体を形成するためのパターン化及びエッチング
工程の後に、タングステンゲート積層体にＳｉ3Ｎ4のよ
うな非酸化性側壁材料を付加することが第二の方法であ
る。これも有効な方法であるが、但しポリシリコンを窒
化珪素で被覆し、それを何らかの方法で選択的に除去す
ることが、ポリシリコンを酸化するために必要である。
【０００７】必要なことは、適切な面積抵抗及びカプセ
ル化状態及び後の処理に耐える障壁層を有するゲート構
造体及びそれに伴う製造方法にある。本発明が開発され
たのは、上記問題を考慮してのことである。
ル化状態及び後の処理に耐える障壁層を有するゲート構
造体及びそれに伴う製造方法にある。本発明が開発され
たのは、上記問題を考慮してのことである。
【０００８】
【発明が解決しようとする課題】本発明は、ゲート構造
体に関し、特にカプセル化した金属及び障壁層を有する
ゲート構造体及びそれに伴う製造方法に関する。カプセ
ル化した金属及び障壁層は、後の処理工程中酸化を受け
ない。本発明の第一の目的は、後の処理工程の酸化の影
響を避けるため、ゲート構造体中にカプセル化した金属
層を与えることである。本発明の別の目的は、後の処理
工程の酸化の影響を避けるため、ゲート構造体中にカプ
セル化した金属及び障壁層を与えることである。本発明
のこれら及び他の目的、特徴、及び利点は、次の詳細な
記載を図面及び特許請求の範囲と関連させて読むことに
より当業者には明らかになるであろう。
体に関し、特にカプセル化した金属及び障壁層を有する
ゲート構造体及びそれに伴う製造方法に関する。カプセ
ル化した金属及び障壁層は、後の処理工程中酸化を受け
ない。本発明の第一の目的は、後の処理工程の酸化の影
響を避けるため、ゲート構造体中にカプセル化した金属
層を与えることである。本発明の別の目的は、後の処理
工程の酸化の影響を避けるため、ゲート構造体中にカプ
セル化した金属及び障壁層を与えることである。本発明
のこれら及び他の目的、特徴、及び利点は、次の詳細な
記載を図面及び特許請求の範囲と関連させて読むことに
より当業者には明らかになるであろう。
【０００９】
【課題を解決するための手段】従って、上で述べたこと
を考慮して、本発明は、ポリシリコン層、前記ポリシリ
コン層の上にあり、相対する側壁を有する障壁層、前記
障壁層の上にあり、相対する側壁を有する金属層、前記
金属層の上にあり、相対する側壁を有する頂部誘電体
層、及び前記障壁層及び前記金属層の相対する側壁の各
々の上に伸び、それらを覆い、前記ポリシリコン層上の
前記障壁層及び金属層をカプセル化する垂直に配向した
誘電体層を有するゲート構造体を包含する。
を考慮して、本発明は、ポリシリコン層、前記ポリシリ
コン層の上にあり、相対する側壁を有する障壁層、前記
障壁層の上にあり、相対する側壁を有する金属層、前記
金属層の上にあり、相対する側壁を有する頂部誘電体
層、及び前記障壁層及び前記金属層の相対する側壁の各
々の上に伸び、それらを覆い、前記ポリシリコン層上の
前記障壁層及び金属層をカプセル化する垂直に配向した
誘電体層を有するゲート構造体を包含する。
【００１０】更に、本発明は、ポリシリコン層、前記ポ
リシリコン層の上にあり、相対する側壁を有する障壁
層、前記障壁層の上にあり、相対する側壁を有する金属
層、前記金属層の上にある頂部誘電体層、及び前記金属
層の相対する側壁の各々の上に伸び、それらを覆い、前
記ポリシリコン層の上の前記金属層をカプセル化する垂
直に配向した誘電体層を有するゲート構造体を包含す
る。
リシリコン層の上にあり、相対する側壁を有する障壁
層、前記障壁層の上にあり、相対する側壁を有する金属
層、前記金属層の上にある頂部誘電体層、及び前記金属
層の相対する側壁の各々の上に伸び、それらを覆い、前
記ポリシリコン層の上の前記金属層をカプセル化する垂
直に配向した誘電体層を有するゲート構造体を包含す
る。
【００１１】更に別の態様として、本発明は、ポリシリ
コン層、前記ポリシリコン層の上にあり、相対する側壁
を有する金属層、前記ポリシリコン層と前記金属層との
間に位置する障壁層、及び前記金属層の相対する側壁の
少なくとも一部分の上に伸びる障壁層の部分、前記金属
層の上にあり、相対する側壁を有する頂部誘電体層、及
び前記障壁層の相対する側壁及び前記金属層の相対する
側壁の各々の上に伸び、それらを覆い、前記ポリシリコ
ン層の上の前記障壁層及び金属層をカプセル化する垂直
に配向した誘電体層を有するゲート構造体を包含する。
コン層、前記ポリシリコン層の上にあり、相対する側壁
を有する金属層、前記ポリシリコン層と前記金属層との
間に位置する障壁層、及び前記金属層の相対する側壁の
少なくとも一部分の上に伸びる障壁層の部分、前記金属
層の上にあり、相対する側壁を有する頂部誘電体層、及
び前記障壁層の相対する側壁及び前記金属層の相対する
側壁の各々の上に伸び、それらを覆い、前記ポリシリコ
ン層の上の前記障壁層及び金属層をカプセル化する垂直
に配向した誘電体層を有するゲート構造体を包含する。
【００１２】更に、本発明は、ゲート酸化物の上層を有
する珪素基体上のゲート構造体で、カプセル化した金属
及び障壁層を有するゲート構造体を形成する方法におい
て、上表面を有するポリシリコン層を前記ゲート酸化物
上に蒸着し、前記ポリシリコン層上に犠牲層を蒸着し、
前記犠牲層中に相対する側壁を有するトレンチをパター
ン化してエッチングし、前記ポリシリコン層の上表面を
露出してトレンチの底を形成し、前記トレンチ側壁上
に、前記ポリシリコン層の前記上表面へ伸びる側壁層を
形成し、前記ポリシリコン層の前記上表面の上に障壁層
を形成し、前記トレンチ中に金属層を形成して前記障壁
層を覆い、前記トレンチを部分的に埋め、前記金属層を
覆う頂部誘電体層を形成し、前記犠牲層を除去し、そし
て前記ゲート酸化物の上まで前記ポリシリコン層をエッ
チングする、工程からなるゲート構造体製造方法を包含
する。
する珪素基体上のゲート構造体で、カプセル化した金属
及び障壁層を有するゲート構造体を形成する方法におい
て、上表面を有するポリシリコン層を前記ゲート酸化物
上に蒸着し、前記ポリシリコン層上に犠牲層を蒸着し、
前記犠牲層中に相対する側壁を有するトレンチをパター
ン化してエッチングし、前記ポリシリコン層の上表面を
露出してトレンチの底を形成し、前記トレンチ側壁上
に、前記ポリシリコン層の前記上表面へ伸びる側壁層を
形成し、前記ポリシリコン層の前記上表面の上に障壁層
を形成し、前記トレンチ中に金属層を形成して前記障壁
層を覆い、前記トレンチを部分的に埋め、前記金属層を
覆う頂部誘電体層を形成し、前記犠牲層を除去し、そし
て前記ゲート酸化物の上まで前記ポリシリコン層をエッ
チングする、工程からなるゲート構造体製造方法を包含
する。
【００１３】更に、本発明は、ゲート酸化物の上層を有
する珪素基体上のゲート構造体で、カプセル化された金
属層を有するゲート構造体の形成方法を包含する。この
方法は、ゲート酸化物上にポリシリコン層を蒸着し、前
記ポリシリコン層上に、上表面を有する障壁層を蒸着
し、前記障壁層上に犠牲層を蒸着し、前記犠牲層中に相
対する側壁を有するトレンチをパターン化してエッチン
グし、前記障壁層の上表面を露出してトレンチの底を形
成し、前記トレンチ側壁上に、前記障壁層の前記上表面
へ伸びる側壁層を形成し、前記トレンチ中に金属層を形
成して前記障壁層を覆い、前記トレンチを部分的に埋
め、前記金属層を覆う頂部誘電体層を形成し、前記犠牲
層を除去し、金属、頂部誘電体層及び誘電体側壁の積層
体を形成し、そして前記ゲート酸化物の上まで前記障壁
層及び前記ポリシリコン層をエッチングする、工程を有
する。
する珪素基体上のゲート構造体で、カプセル化された金
属層を有するゲート構造体の形成方法を包含する。この
方法は、ゲート酸化物上にポリシリコン層を蒸着し、前
記ポリシリコン層上に、上表面を有する障壁層を蒸着
し、前記障壁層上に犠牲層を蒸着し、前記犠牲層中に相
対する側壁を有するトレンチをパターン化してエッチン
グし、前記障壁層の上表面を露出してトレンチの底を形
成し、前記トレンチ側壁上に、前記障壁層の前記上表面
へ伸びる側壁層を形成し、前記トレンチ中に金属層を形
成して前記障壁層を覆い、前記トレンチを部分的に埋
め、前記金属層を覆う頂部誘電体層を形成し、前記犠牲
層を除去し、金属、頂部誘電体層及び誘電体側壁の積層
体を形成し、そして前記ゲート酸化物の上まで前記障壁
層及び前記ポリシリコン層をエッチングする、工程を有
する。
【００１４】
【発明の実施の形態】ここに記載する処理工程及び構造
体は、必ずしも集積回路を製造するための完全な全工程
を形成するものではないことに注意すべきである。本発
明は、当分野で現在用いられている集積回路製造法と関
連させて実施してもよく、本発明を理解するのに必要な
程度に一般的に実施される処理工程が含まれているに過
ぎないことを予め念頭に入れておいて頂きたい。本発明
が、種々の集積回路法、構造体及び装置に適用すること
ができるものであることは、当業者に明らかであろう。
体は、必ずしも集積回路を製造するための完全な全工程
を形成するものではないことに注意すべきである。本発
明は、当分野で現在用いられている集積回路製造法と関
連させて実施してもよく、本発明を理解するのに必要な
程度に一般的に実施される処理工程が含まれているに過
ぎないことを予め念頭に入れておいて頂きたい。本発明
が、種々の集積回路法、構造体及び装置に適用すること
ができるものであることは、当業者に明らかであろう。
【００１５】上に記載した問題は、ゲート構造体中の金
属を、「スマイリング酸化」工程のような後の処理工程
の酸化性雰囲気から保護するために、完全にカプセル化
することにより解決する。金属層とポリシリコン層との
間に位置する障壁層もカプセル化することができる。
属を、「スマイリング酸化」工程のような後の処理工程
の酸化性雰囲気から保護するために、完全にカプセル化
することにより解決する。金属層とポリシリコン層との
間に位置する障壁層もカプセル化することができる。
【００１６】図２は、本発明を実施することにより得ら
れるゲート構造体４０の予想される結果の模式的図を示
す。ゲート構造体は、ソース及びドレインと共にトラン
ジスタの一部分である（ＦＥＴＰＭＯＳ装置の場合）。
トランジスタの構造はよく知られており、ここには記載
しない。タングステンのような金属層４２、及び障壁層
４４は、窒化珪素（Ｓｉ3 Ｎ4 ）のような誘電体材料中
に両方共カプセル化されており、金属層４２及び障壁層
４４の側壁４８上に薄い側壁４６が形成され、金属層４
２の上に厚い頂部層５０が形成されている。金属層４２
材料とは無関係に、窒化珪素層５０の頂部層が存在す
る。金属層４２、窒化物層４６、５０、及び障壁層４４
は、全てポリシリコン５２の層の上に支持されている。
窒化物側壁４６及び頂部層５０の厚さは、金属層４２及
び障壁層４４を、「スマイリング酸化」アニール工程
中、酸素から隔離する。側壁４６窒化物の厚さは、金属
層４２及び障壁層４４を充分保護する厚さであるべきで
ある。
れるゲート構造体４０の予想される結果の模式的図を示
す。ゲート構造体は、ソース及びドレインと共にトラン
ジスタの一部分である（ＦＥＴＰＭＯＳ装置の場合）。
トランジスタの構造はよく知られており、ここには記載
しない。タングステンのような金属層４２、及び障壁層
４４は、窒化珪素（Ｓｉ3 Ｎ4 ）のような誘電体材料中
に両方共カプセル化されており、金属層４２及び障壁層
４４の側壁４８上に薄い側壁４６が形成され、金属層４
２の上に厚い頂部層５０が形成されている。金属層４２
材料とは無関係に、窒化珪素層５０の頂部層が存在す
る。金属層４２、窒化物層４６、５０、及び障壁層４４
は、全てポリシリコン５２の層の上に支持されている。
窒化物側壁４６及び頂部層５０の厚さは、金属層４２及
び障壁層４４を、「スマイリング酸化」アニール工程
中、酸素から隔離する。側壁４６窒化物の厚さは、金属
層４２及び障壁層４４を充分保護する厚さであるべきで
ある。
【００１７】本発明を０．１６μ世代の１ギガビットＤ
ＲＡＭで用いた場合の図２では、ポリシリコン５２は約
５００〜１０００Åの厚さを持ち、好ましくは７００
Å、及び０．１６μの幅を有する。障壁層４４は、ほぼ
１００Å以下の厚さ、好ましくは５０Å、及び０．１４
μの幅を有する。金属層４２は、約８００Åの厚さ及び
０．１４μの幅を有する。窒化物側壁４６は、約１００
Åの厚さ（横に測定）、及び約２１００Åの高さを有
し、及び頂部窒化物層５０は、１３００Åの厚さ及び
０．１６μの幅を有する。ゲート構造体４０は、ゲート
酸化物５４の薄い層の上に形成されており、そのゲート
酸化物薄層は珪素基体５６上に形成されていることは知
られている通りである。
ＲＡＭで用いた場合の図２では、ポリシリコン５２は約
５００〜１０００Åの厚さを持ち、好ましくは７００
Å、及び０．１６μの幅を有する。障壁層４４は、ほぼ
１００Å以下の厚さ、好ましくは５０Å、及び０．１４
μの幅を有する。金属層４２は、約８００Åの厚さ及び
０．１４μの幅を有する。窒化物側壁４６は、約１００
Åの厚さ（横に測定）、及び約２１００Åの高さを有
し、及び頂部窒化物層５０は、１３００Åの厚さ及び
０．１６μの幅を有する。ゲート構造体４０は、ゲート
酸化物５４の薄い層の上に形成されており、そのゲート
酸化物薄層は珪素基体５６上に形成されていることは知
られている通りである。
【００１８】図２から分かるように、窒化物側壁４６
は、金属層４２を下のポリシリコン５２よりは幾らか狭
くしている。例えば、窒化物側壁４６が夫々１００Åの
厚さである場合、金属線の幅は、ポリシリコン５２と同
じ厚さではなく、約２００Åだけ減少している。金属層
４２の幅自体の減少が理想的でない場合、本発明のゲー
ト形成法は、金属層４２を一層厚く作ることができ、そ
れにより、金属線幅が狭くなったことによる面積抵抗の
増大分を埋め合せる。金属層と、相対する側壁層の幅と
を合わせたものは、下のポリシリコン層の幅と実質的に
同じである。頂部層５０の幅と側壁層４６の幅とを合わ
せたものは、下のポリシリコン層の幅と実質的に同じで
ある。更に、下に記載するように、障壁層をカプセル化
した場合、障壁層４４の幅と、側壁層４６の幅とを合わ
せた幅が、下のポリシリコン層５２の幅と実質的に同じ
である。
は、金属層４２を下のポリシリコン５２よりは幾らか狭
くしている。例えば、窒化物側壁４６が夫々１００Åの
厚さである場合、金属線の幅は、ポリシリコン５２と同
じ厚さではなく、約２００Åだけ減少している。金属層
４２の幅自体の減少が理想的でない場合、本発明のゲー
ト形成法は、金属層４２を一層厚く作ることができ、そ
れにより、金属線幅が狭くなったことによる面積抵抗の
増大分を埋め合せる。金属層と、相対する側壁層の幅と
を合わせたものは、下のポリシリコン層の幅と実質的に
同じである。頂部層５０の幅と側壁層４６の幅とを合わ
せたものは、下のポリシリコン層の幅と実質的に同じで
ある。更に、下に記載するように、障壁層をカプセル化
した場合、障壁層４４の幅と、側壁層４６の幅とを合わ
せた幅が、下のポリシリコン層５２の幅と実質的に同じ
である。
【００１９】本発明のゲート構造体４０を形成するのに
用いる方法を、図３〜１３に関連して後で記述する。簡
単のため、金属層４２とポリシリコン層５２との間の障
壁層４４は、方法の基本的工程に焦点を当てるため、こ
こでは記述しない。ゲート構造体４０を製造する方法の
基本的工程を記述した後、障壁層４４の付加を記述す
る。簡明にするため、ゲート金属層４２の例としてタン
グステンを用いるが、本発明は、適用性に関してタング
ステンの使用に限定されるものではない。これらの工程
は、全体的方法の流れを表している。同様に、この方法
についての多くの変更が可能であり、処理の観点から望
ましいこともある。
用いる方法を、図３〜１３に関連して後で記述する。簡
単のため、金属層４２とポリシリコン層５２との間の障
壁層４４は、方法の基本的工程に焦点を当てるため、こ
こでは記述しない。ゲート構造体４０を製造する方法の
基本的工程を記述した後、障壁層４４の付加を記述す
る。簡明にするため、ゲート金属層４２の例としてタン
グステンを用いるが、本発明は、適用性に関してタング
ステンの使用に限定されるものではない。これらの工程
は、全体的方法の流れを表している。同様に、この方法
についての多くの変更が可能であり、処理の観点から望
ましいこともある。
【００２０】ポリシリコン５２の層を、ゲート酸化物５
４の層の上に形成する。ゲート酸化物層５４を、当分野
で知られているように、珪素基体５６の上に形成する。
この場合も本発明を０．１６μ世代、１ギガビットＤＲ
ＡＭに実施する場合、ゲート酸化物層５４は、約４５〜
１００Å（好ましくは５０Å）の厚さを持つのが典型的
である。ポリシリコン層５２は、約５００〜１０００Å
（好ましくは７００Å）の厚さであるのが好ましい。当
分野で知られているように、ゲート構造体４０の希望す
る用途のためには、ポリシリコン５２に燐又は硼素をド
ープすることができる。
４の層の上に形成する。ゲート酸化物層５４を、当分野
で知られているように、珪素基体５６の上に形成する。
この場合も本発明を０．１６μ世代、１ギガビットＤＲ
ＡＭに実施する場合、ゲート酸化物層５４は、約４５〜
１００Å（好ましくは５０Å）の厚さを持つのが典型的
である。ポリシリコン層５２は、約５００〜１０００Å
（好ましくは７００Å）の厚さであるのが好ましい。当
分野で知られているように、ゲート構造体４０の希望す
る用途のためには、ポリシリコン５２に燐又は硼素をド
ープすることができる。
【００２１】次に、ポリシリコン層５２の上に犠牲層５
８を蒸着する。犠牲層の適当な材料の一例は二酸化珪素
（ＳｉＯ2）であるが、他の材料を用いてもよい。用い
ることができるＳｉＯ2の例には、ＴＥＯＳ前駆物質か
らの加熱ＣＶＤ、ＴＥＯＳ前駆物質からのプラズマ増速
ＣＶＤ、又はシランからのプラズマ増速ＣＶＤにより蒸
着されるものが含まれる。これらのＳｉＯ2膜はドープ
（例えば、ＰＳＧ）されても或はされなくてもよい。こ
の層のために特別に選択される材料は、種々の材料のエ
ッチング選択性のような問題により決定される。犠牲層
５８の厚さは、最終ゲート構造体の障壁層４４、タング
ステン層４２、及び頂部窒化珪素層５０の厚さのほぼ合
計になるべきである。これは、図２に示したゲート構造
体４０の場合にはほぼ２２００Åである。この段階での
積層構造は図３に示されている。
８を蒸着する。犠牲層の適当な材料の一例は二酸化珪素
（ＳｉＯ2）であるが、他の材料を用いてもよい。用い
ることができるＳｉＯ2の例には、ＴＥＯＳ前駆物質か
らの加熱ＣＶＤ、ＴＥＯＳ前駆物質からのプラズマ増速
ＣＶＤ、又はシランからのプラズマ増速ＣＶＤにより蒸
着されるものが含まれる。これらのＳｉＯ2膜はドープ
（例えば、ＰＳＧ）されても或はされなくてもよい。こ
の層のために特別に選択される材料は、種々の材料のエ
ッチング選択性のような問題により決定される。犠牲層
５８の厚さは、最終ゲート構造体の障壁層４４、タング
ステン層４２、及び頂部窒化珪素層５０の厚さのほぼ合
計になるべきである。これは、図２に示したゲート構造
体４０の場合にはほぼ２２００Åである。この段階での
積層構造は図３に示されている。
【００２２】犠牲層５８を次にパターン化し、エッチン
グして、後でゲート構造体４０（ワードライン）を形成
する場所の犠牲層５８にトレンチを形成する。犠牲層５
８にトレンチを形成するのに、典型的に入手できるホト
レジストパターン６０及び続く異方性エッチングを用い
ることができる。通常のゲートパターン化工程で、ゲー
ト構造体を形成しようとする場所にホトレジストライン
を残す。最終的にゲートラインを形成する場所のホトレ
ジストを除去すると言う点で、本発明は、現在行われて
いる典型的な方法とは異なっている。従って、本発明
は、減法と言うよりも加法連続処理法である。代表的ホ
トレジストパターン６０を有する希望の積層構造体を図
４に示す。
グして、後でゲート構造体４０（ワードライン）を形成
する場所の犠牲層５８にトレンチを形成する。犠牲層５
８にトレンチを形成するのに、典型的に入手できるホト
レジストパターン６０及び続く異方性エッチングを用い
ることができる。通常のゲートパターン化工程で、ゲー
ト構造体を形成しようとする場所にホトレジストライン
を残す。最終的にゲートラインを形成する場所のホトレ
ジストを除去すると言う点で、本発明は、現在行われて
いる典型的な方法とは異なっている。従って、本発明
は、減法と言うよりも加法連続処理法である。代表的ホ
トレジストパターン６０を有する希望の積層構造体を図
４に示す。
【００２３】犠牲層５８を、次にポリエチレン層５２の
上表面までエッチングし、過剰のホトレジストを除去す
る。エッチング方法は、下のポリシリコン５２に対し選
択的なエッチング化学物質を用いた異方性エッチングで
あるのが好ましい。犠牲層５８に形成されたトレンチ６
２は、ポリシリコン５２の上表面で終わっており、図５
に示されている。トレンチ６２は、次の工程で定めるよ
うに、窒化珪素側壁４６、障壁層４４、タングステン金
属４２及び窒化珪素キャプ５０の、後で規定する組合せ
で満たす。
上表面までエッチングし、過剰のホトレジストを除去す
る。エッチング方法は、下のポリシリコン５２に対し選
択的なエッチング化学物質を用いた異方性エッチングで
あるのが好ましい。犠牲層５８に形成されたトレンチ６
２は、ポリシリコン５２の上表面で終わっており、図５
に示されている。トレンチ６２は、次の工程で定めるよ
うに、窒化珪素側壁４６、障壁層４４、タングステン金
属４２及び窒化珪素キャプ５０の、後で規定する組合せ
で満たす。
【００２４】次に、犠牲層５８の上、トレンチの側壁６
６の上、及びトレンチ６２の底に露出したポリシリコン
層５２の上表面の上に、窒化珪素又は他の誘電体の比較
的薄い第一層６４を等角的に蒸着する。窒化物層６４の
低圧化学蒸着（ＬＰＣＶＤ）が好ましい。なぜなら、そ
れは窒化物の蒸着で１００％に近い等角性を与えるから
である。トレンチ６２の側壁６６上に形成される窒化物
の厚さは、ゲート積層構造体が完成した後、「スマイリ
ング酸化」工程で金属層（例えば、タングステン）の酸
化を防ぐのに充分であるべきである。５０〜１００Åの
程度の窒化物層６４が充分であると考えられている。こ
の段階での構造体を図６に示す。トレンチの側壁６６の
上の窒化物層６４は、ゲート構造体４０の垂直に配向し
た側壁４６を形成する。
６の上、及びトレンチ６２の底に露出したポリシリコン
層５２の上表面の上に、窒化珪素又は他の誘電体の比較
的薄い第一層６４を等角的に蒸着する。窒化物層６４の
低圧化学蒸着（ＬＰＣＶＤ）が好ましい。なぜなら、そ
れは窒化物の蒸着で１００％に近い等角性を与えるから
である。トレンチ６２の側壁６６上に形成される窒化物
の厚さは、ゲート積層構造体が完成した後、「スマイリ
ング酸化」工程で金属層（例えば、タングステン）の酸
化を防ぐのに充分であるべきである。５０〜１００Åの
程度の窒化物層６４が充分であると考えられている。こ
の段階での構造体を図６に示す。トレンチの側壁６６の
上の窒化物層６４は、ゲート構造体４０の垂直に配向し
た側壁４６を形成する。
【００２５】次に、犠牲層５８の上表面及びトレンチ６
２の底のポリシリコン層５２の上表面を含めた水平表面
から窒化珪素層６４を除去する。既知又は利用可能なエ
ッチングバック法、例えば、好ましくは犠牲層５８及び
ポリシリコン層５２に対し選択的な異方性エッチングを
用いることができる。トレンチ６２の底から窒化珪素層
６４を完全に除去するか、又はポリシリコン５２と上の
障壁層４４及びタングステン金属層４２の間に絶縁層が
存在することが第一に重要である。側壁上の窒化珪素層
６４は、後で蒸着するタングステン金属層４２のための
カプセル化材として働かせるために、そのまま残されな
ければならないことに注意する。この段階の構造体を図
７に示す。側壁４６を形成するために、珪素のような他
の金属を用いてもよい。側壁上の薄い珪素層は、幾らか
のＷＳｉx を形成するが、それは蒸着した珪素の量によ
り僅かな量に限定されるであろう。Ｗと下の珪素（側壁
ではない）との間の反応は、障壁によって依然として阻
止される必要がある。オキシ窒化珪素（Ｓｉ−Ｏ−Ｎ）
は、側壁形成のために用いることができる別の材料であ
る。異なった側壁材料に合わせるため、エッチング方法
を調節する必要がある。
２の底のポリシリコン層５２の上表面を含めた水平表面
から窒化珪素層６４を除去する。既知又は利用可能なエ
ッチングバック法、例えば、好ましくは犠牲層５８及び
ポリシリコン層５２に対し選択的な異方性エッチングを
用いることができる。トレンチ６２の底から窒化珪素層
６４を完全に除去するか、又はポリシリコン５２と上の
障壁層４４及びタングステン金属層４２の間に絶縁層が
存在することが第一に重要である。側壁上の窒化珪素層
６４は、後で蒸着するタングステン金属層４２のための
カプセル化材として働かせるために、そのまま残されな
ければならないことに注意する。この段階の構造体を図
７に示す。側壁４６を形成するために、珪素のような他
の金属を用いてもよい。側壁上の薄い珪素層は、幾らか
のＷＳｉx を形成するが、それは蒸着した珪素の量によ
り僅かな量に限定されるであろう。Ｗと下の珪素（側壁
ではない）との間の反応は、障壁によって依然として阻
止される必要がある。オキシ窒化珪素（Ｓｉ−Ｏ−Ｎ）
は、側壁形成のために用いることができる別の材料であ
る。異なった側壁材料に合わせるため、エッチング方法
を調節する必要がある。
【００２６】次に、既知の又は利用可能な化学蒸着（Ｃ
ＶＤ）法を用いるなどして、タングステン６８を蒸着し
てトレンチ６２を等角的に（conformally,共形的に，ぴ
ったり付着するように）充填する。得られた構造体を図
８に模式的に示す。希望するタングステンの厚さは、ト
レンチ６２を完全に詰めるのに充分なものとする。従っ
て、もしトレンチ６２が深さ２，０００Åであると、タ
ングステン層６８は、トレンチ６２を詰め、好ましくは
ＣＶＤ蒸着工程中、空洞の形成を回避するのに充分な厚
さになっていなければならない。膜蒸着の不均質性及び
エッチングバック、又はＣＭＰの選択性及び不均質性の
実施性が、同時に処理することができるゲート幅の範囲
を限定する。この範囲及びこの方法の全体的確実性は、
処理技術の改良と共に向上するであろう。
ＶＤ）法を用いるなどして、タングステン６８を蒸着し
てトレンチ６２を等角的に（conformally,共形的に，ぴ
ったり付着するように）充填する。得られた構造体を図
８に模式的に示す。希望するタングステンの厚さは、ト
レンチ６２を完全に詰めるのに充分なものとする。従っ
て、もしトレンチ６２が深さ２，０００Åであると、タ
ングステン層６８は、トレンチ６２を詰め、好ましくは
ＣＶＤ蒸着工程中、空洞の形成を回避するのに充分な厚
さになっていなければならない。膜蒸着の不均質性及び
エッチングバック、又はＣＭＰの選択性及び不均質性の
実施性が、同時に処理することができるゲート幅の範囲
を限定する。この範囲及びこの方法の全体的確実性は、
処理技術の改良と共に向上するであろう。
【００２７】タングステン金属層４２を、金属層６８か
ら、その層６８をエッチングバックしてトレンチ６２の
外側の全ての場所からそれを除去し、犠牲層の上表面７
０より下の或る水準まで満たされたトレンチ６２を残す
ことにより形成する。金属層４２の上表面７２と犠牲層
５８の上表面７０との間の高さの差は、窒化物の頂部層
５０の厚さである。従って、トレンチ６２の外側の犠牲
層５８の上表面７０からタングステンを除去する。エッ
チング工程はタングステン層４２の厚さを定め、それが
この段階で固定される。トレンチ６２の側壁６６の上に
形成された窒化珪素側壁層４６は、タングステンのエッ
チングバックによって影響を受けないことに注意された
い。このように、タングステン金属層４２をエッチング
するのに用いられるエッチング化学物質は、窒化珪素に
対し選択的であり、金属層４２を効果的にカプセル化す
るのに充分な厚さの窒化珪素側壁層４６を残す。この段
階での構造を図９に示す。
ら、その層６８をエッチングバックしてトレンチ６２の
外側の全ての場所からそれを除去し、犠牲層の上表面７
０より下の或る水準まで満たされたトレンチ６２を残す
ことにより形成する。金属層４２の上表面７２と犠牲層
５８の上表面７０との間の高さの差は、窒化物の頂部層
５０の厚さである。従って、トレンチ６２の外側の犠牲
層５８の上表面７０からタングステンを除去する。エッ
チング工程はタングステン層４２の厚さを定め、それが
この段階で固定される。トレンチ６２の側壁６６の上に
形成された窒化珪素側壁層４６は、タングステンのエッ
チングバックによって影響を受けないことに注意された
い。このように、タングステン金属層４２をエッチング
するのに用いられるエッチング化学物質は、窒化珪素に
対し選択的であり、金属層４２を効果的にカプセル化す
るのに充分な厚さの窒化珪素側壁層４６を残す。この段
階での構造を図９に示す。
【００２８】窒化珪素又は他の誘電体の第二頂部層７４
を、図１０に示したように、次に蒸着してトレンチ６２
を再び埋める。次に、化学的機械的研磨又はブランケッ
ト・エッチングバックなどにより、平面化エッチングで
犠牲層５８の表面から窒化珪素７４を除去する。このよ
うにして窒化珪素の第二層７４はゲート構造体４０の頂
部層５０を形成する。得られる構造体は図１１に示され
ている。第二窒化珪素層７４を除去し、第二窒化珪素層
７４の上表面７６が、犠牲層５８の上表面７０と同じ高
さになるようにする。窒化珪素層７４は、犠牲層５８の
上表面７０から完全に除去しなければならない。タング
ステン４２は、今度は窒化物の上表面５０と同様、窒化
珪素側壁４６によってカプセル化されているが、トレン
チ６２の底ではタングステン４２の底面上のポリシリコ
ン５２と接触していることに注意されたい。
を、図１０に示したように、次に蒸着してトレンチ６２
を再び埋める。次に、化学的機械的研磨又はブランケッ
ト・エッチングバックなどにより、平面化エッチングで
犠牲層５８の表面から窒化珪素７４を除去する。このよ
うにして窒化珪素の第二層７４はゲート構造体４０の頂
部層５０を形成する。得られる構造体は図１１に示され
ている。第二窒化珪素層７４を除去し、第二窒化珪素層
７４の上表面７６が、犠牲層５８の上表面７０と同じ高
さになるようにする。窒化珪素層７４は、犠牲層５８の
上表面７０から完全に除去しなければならない。タング
ステン４２は、今度は窒化物の上表面５０と同様、窒化
珪素側壁４６によってカプセル化されているが、トレン
チ６２の底ではタングステン４２の底面上のポリシリコ
ン５２と接触していることに注意されたい。
【００２９】次に犠牲層５８を、既知又は利用可能なプ
ラズマ又は湿式エッチング法により除去する。この工程
で用いられるエッチング化学物質は、金属層４２上の窒
化物上表面５０、金属層４２上の窒化物側壁層４６及び
ポリシリコン層５２に大きな影響を与えることなく犠牲
層５８を除去できるように、窒化珪素に対する大きな選
択性及びポリシリコンに対する大きな選択性を持たなけ
ればならない。この点での構造体を図１２に示す。許容
可能なエッチング化学物質には、ＨＦ蒸気のようなガ
ス、又はＨＦのような湿式エッチング剤が含まれる。
ラズマ又は湿式エッチング法により除去する。この工程
で用いられるエッチング化学物質は、金属層４２上の窒
化物上表面５０、金属層４２上の窒化物側壁層４６及び
ポリシリコン層５２に大きな影響を与えることなく犠牲
層５８を除去できるように、窒化珪素に対する大きな選
択性及びポリシリコンに対する大きな選択性を持たなけ
ればならない。この点での構造体を図１２に示す。許容
可能なエッチング化学物質には、ＨＦ蒸気のようなガ
ス、又はＨＦのような湿式エッチング剤が含まれる。
【００３０】次にポリシリコン層５２を異方性エッチン
グ法でエッチングし、タングステン／窒化物積層構造体
４０の下を除き、全ての所のゲート酸化物５４からポリ
シリコン５２を除去する。タングステン／窒化物積層構
造体４０は、パターンとして働き、タングステン／窒化
物積層構造体４０の下に同じ広さに形成された適当な大
きさの自己配列ポリシリコン層５２を与える結果にな
る。ポリシリコンエッチングはゲート酸化物５４の上表
面上で止めなければならず、ゲート酸化物（ＳｉＯ2）
及び側壁４６及び上表面５０を構成する材料の両方に対
し良好な選択性を必要とし、ゲート酸化物に対する損傷
を回避し、ゲート積層構造体４０中の側壁４６及び上表
面５０に対する損傷を回避する。得られたゲート構造体
４０を図１３に示す。
グ法でエッチングし、タングステン／窒化物積層構造体
４０の下を除き、全ての所のゲート酸化物５４からポリ
シリコン５２を除去する。タングステン／窒化物積層構
造体４０は、パターンとして働き、タングステン／窒化
物積層構造体４０の下に同じ広さに形成された適当な大
きさの自己配列ポリシリコン層５２を与える結果にな
る。ポリシリコンエッチングはゲート酸化物５４の上表
面上で止めなければならず、ゲート酸化物（ＳｉＯ2）
及び側壁４６及び上表面５０を構成する材料の両方に対
し良好な選択性を必要とし、ゲート酸化物に対する損傷
を回避し、ゲート積層構造体４０中の側壁４６及び上表
面５０に対する損傷を回避する。得られたゲート構造体
４０を図１３に示す。
【００３１】上で述べたように、本発明の方法を用いて
ゲート積層構造体４０中に作られる金属層４２は、従来
の方法で現在作ることができる金属層よりも一般に厚く
することができる。その理由は、パターン化及びエッチ
ングを伴う種々の層の連続的蒸着を含む従来の製造技術
に関係している。典型的なゲート構造体は、ポリシリコ
ン、Ｔｉ窒化物、タングステン、及び窒化珪素（底から
上に）からなり、これらの層は全て上から下へ順次エッ
チングされなければならない。そのエッチング方法は、
エッチング選択性の問題により個々の層の厚さに限界を
与えることになる。特に、比較的厚いＴｉ窒化物及びポ
リシリコンは、制御可能な確実なエッチング順序を可能
にする必要があり、それは与え得るタングステンの厚さ
を限定する。
ゲート積層構造体４０中に作られる金属層４２は、従来
の方法で現在作ることができる金属層よりも一般に厚く
することができる。その理由は、パターン化及びエッチ
ングを伴う種々の層の連続的蒸着を含む従来の製造技術
に関係している。典型的なゲート構造体は、ポリシリコ
ン、Ｔｉ窒化物、タングステン、及び窒化珪素（底から
上に）からなり、これらの層は全て上から下へ順次エッ
チングされなければならない。そのエッチング方法は、
エッチング選択性の問題により個々の層の厚さに限界を
与えることになる。特に、比較的厚いＴｉ窒化物及びポ
リシリコンは、制御可能な確実なエッチング順序を可能
にする必要があり、それは与え得るタングステンの厚さ
を限定する。
【００３２】本発明では、積層体４０は全体としてエッ
チングされることはなく、一つを除き全てのエッチング
工程がブランケットエッチングである。薄い構造体を形
成するためのエッチングだけが、犠牲層５８の最初のト
レンチ６２の規定部を形成するエッチングである。ポリ
シリコン層５２及び障壁層４４を一層薄くし、金属層４
２を一層厚くすることは可能であり、窒化珪素側壁４６
が金属層４２の幅中へ入ることによるライン幅の損失を
相殺することができる。
チングされることはなく、一つを除き全てのエッチング
工程がブランケットエッチングである。薄い構造体を形
成するためのエッチングだけが、犠牲層５８の最初のト
レンチ６２の規定部を形成するエッチングである。ポリ
シリコン層５２及び障壁層４４を一層薄くし、金属層４
２を一層厚くすることは可能であり、窒化珪素側壁４６
が金属層４２の幅中へ入ることによるライン幅の損失を
相殺することができる。
【００３３】金属層４２とポリシリコン層５２との間の
障壁層４４の存在は、それが金属のポリシリコンへの拡
散を阻止するので有利であることが判明している。本発
明のゲート積層構造体４０中に障壁層４４を配備するこ
とは、上に述べた方法の修正を必要とする。異なった種
々の障壁層構造体が図２、１４及び１５に示されてい
る。
障壁層４４の存在は、それが金属のポリシリコンへの拡
散を阻止するので有利であることが判明している。本発
明のゲート積層構造体４０中に障壁層４４を配備するこ
とは、上に述べた方法の修正を必要とする。異なった種
々の障壁層構造体が図２、１４及び１５に示されてい
る。
【００３４】障壁層４４を配備する一つの方法は、連続
的に、ゲート酸化物５４の上にポリシリコン層５２を蒸
着し、次にそのポリシリコン層５２の上の、ポリシリコ
ン５２と犠牲層との間に障壁層４４を蒸着する方法であ
る。この層構造体を蒸着した後、前に順番を付けた工程
を用いることができるが、犠牲層５８のエッチングに僅
かな修正を与え、障壁層４４の上でそのエッチングを止
める必要があり、次に最終的ポリシリコン５２のエッチ
ングは二つの段階を有し、第一は障壁層４４のエッチン
グ工程であり、次はポリシリコン層５２のエッチング工
程にする。
的に、ゲート酸化物５４の上にポリシリコン層５２を蒸
着し、次にそのポリシリコン層５２の上の、ポリシリコ
ン５２と犠牲層との間に障壁層４４を蒸着する方法であ
る。この層構造体を蒸着した後、前に順番を付けた工程
を用いることができるが、犠牲層５８のエッチングに僅
かな修正を与え、障壁層４４の上でそのエッチングを止
める必要があり、次に最終的ポリシリコン５２のエッチ
ングは二つの段階を有し、第一は障壁層４４のエッチン
グ工程であり、次はポリシリコン層５２のエッチング工
程にする。
【００３５】得られる構造体を図１４に示す。この構造
体は、カプセル化されたタングステン金属層４４を有す
るが、障壁層４４の端７８は露出している。従って、障
壁層４４は好ましくは酸化に対し抵抗性を持つ必要があ
り、例えば、窒化チタンアルミニウム（Ｔｉx Ａｌy Ｎ
z）、窒化クロム（Ｃｒx Ｎy）、窒化クロムアルミニウ
ム（Ｃｒx Ａｌy Ｎz）、窒化タンタル珪素（Ｔａx Ｓ
ｉy Ｎz）、窒化タングステン珪素（Ｗx Ｓｉy Ｎz）、
窒化チタン珪素（Ｔｉx Ｓｉy Ｎz）、又は他の同様な
耐酸化性材料である。更に、伝導性酸化物でも充分であ
る。
体は、カプセル化されたタングステン金属層４４を有す
るが、障壁層４４の端７８は露出している。従って、障
壁層４４は好ましくは酸化に対し抵抗性を持つ必要があ
り、例えば、窒化チタンアルミニウム（Ｔｉx Ａｌy Ｎ
z）、窒化クロム（Ｃｒx Ｎy）、窒化クロムアルミニウ
ム（Ｃｒx Ａｌy Ｎz）、窒化タンタル珪素（Ｔａx Ｓ
ｉy Ｎz）、窒化タングステン珪素（Ｗx Ｓｉy Ｎz）、
窒化チタン珪素（Ｔｉx Ｓｉy Ｎz）、又は他の同様な
耐酸化性材料である。更に、伝導性酸化物でも充分であ
る。
【００３６】図２から分かるように、完全にカプセル化
された障壁層４４を使用することが望ましい。この場合
には、障壁層４４がトレンチ６２の底を覆い（タングス
テン金属層４２とポリシリコン層５２との間の最終的界
面の位置）、同時に側壁はできるだけ覆われないように
することが重要である。最も望ましい場合を図２に示し
てあり、障壁層４４は金属層４４とポリシリコン層５２
との界面の所にだけあり、金属層４４の側壁及びトレン
チの頂部層５０の上に伸びてはいない。この構造の限定
は幾つかの方法で達成することができる。露出した障壁
（図１４に示されている）に関して上で言及した材料も
カプセル化障壁構造体のために用いることができる。
された障壁層４４を使用することが望ましい。この場合
には、障壁層４４がトレンチ６２の底を覆い（タングス
テン金属層４２とポリシリコン層５２との間の最終的界
面の位置）、同時に側壁はできるだけ覆われないように
することが重要である。最も望ましい場合を図２に示し
てあり、障壁層４４は金属層４４とポリシリコン層５２
との界面の所にだけあり、金属層４４の側壁及びトレン
チの頂部層５０の上に伸びてはいない。この構造の限定
は幾つかの方法で達成することができる。露出した障壁
（図１４に示されている）に関して上で言及した材料も
カプセル化障壁構造体のために用いることができる。
【００３７】完全にカプセル化した障壁層４４を形成す
るための第一の方法は、「自己整合性(self aligned)」
障壁層を形成するためのプラズマ処理を含んでいる。上
記方法で、トレンチ６２の形成、窒化物層６４の規定、
側壁４６の形成、トレンチの底からの窒化物のエッチン
グ（図７）を行なった後、珪化物形成金属（例えば、チ
タン）を、トレンチの底に約５０〜１００Åの厚さに蒸
着する。これは約１００〜２００Å厚の珪化チタンの層
を与える結果になる。ポリシリコンと接触したトレンチ
の底に幾らか金属が存在する限り高度の等角性は不必要
である。トレンチ６２中のポリシリコン５２の上表面上
に金属珪化物を選択的に形成するためにアニーリング処
理を行う。この処理は典型的には、窒素周囲雰囲気中で
行い、残留する非珪化物質が最初の金属又は金属窒化物
であるようにする。次に選択的湿式エッチングを用い、
非珪化物質を除去する〔Ｔｉ珪化物（ＴｉＳｉ2）の場
合には、例えば、エッチング剤はＨ2Ｏ2にすることがで
きる〕。これにより、トレンチ６２の底のポリシリコン
５２の上表面の上にだけ存在する珪化物層、例えば、Ｔ
ｉ珪化物を生ずる。次に自己整合性珪化物層をプラズマ
処理し（例えば、窒素プラズマ）、障壁層４４として働
く薄い窒化層（Ｔｉ珪化窒化物）を形成する。例えば、
Ｔｉ珪化窒化物（ＴｉＳｉＮ）は、アルミニウム及び銅
による金属化のための適切な障壁層として働くことが示
されている。出発珪化物はトレンチ６２の底にだけ存在
するので、障壁はそこに形成されるだけである。
るための第一の方法は、「自己整合性(self aligned)」
障壁層を形成するためのプラズマ処理を含んでいる。上
記方法で、トレンチ６２の形成、窒化物層６４の規定、
側壁４６の形成、トレンチの底からの窒化物のエッチン
グ（図７）を行なった後、珪化物形成金属（例えば、チ
タン）を、トレンチの底に約５０〜１００Åの厚さに蒸
着する。これは約１００〜２００Å厚の珪化チタンの層
を与える結果になる。ポリシリコンと接触したトレンチ
の底に幾らか金属が存在する限り高度の等角性は不必要
である。トレンチ６２中のポリシリコン５２の上表面上
に金属珪化物を選択的に形成するためにアニーリング処
理を行う。この処理は典型的には、窒素周囲雰囲気中で
行い、残留する非珪化物質が最初の金属又は金属窒化物
であるようにする。次に選択的湿式エッチングを用い、
非珪化物質を除去する〔Ｔｉ珪化物（ＴｉＳｉ2）の場
合には、例えば、エッチング剤はＨ2Ｏ2にすることがで
きる〕。これにより、トレンチ６２の底のポリシリコン
５２の上表面の上にだけ存在する珪化物層、例えば、Ｔ
ｉ珪化物を生ずる。次に自己整合性珪化物層をプラズマ
処理し（例えば、窒素プラズマ）、障壁層４４として働
く薄い窒化層（Ｔｉ珪化窒化物）を形成する。例えば、
Ｔｉ珪化窒化物（ＴｉＳｉＮ）は、アルミニウム及び銅
による金属化のための適切な障壁層として働くことが示
されている。出発珪化物はトレンチ６２の底にだけ存在
するので、障壁はそこに形成されるだけである。
【００３８】別法として、Ｎ2又はＮＨ3中でのアニーリ
ングのような熱的処理を用いて、薄い自己整合性窒化障
壁層４４を形成する。薄い窒化珪素層も、比較的電気的
に「漏洩性」と考えられるので、障壁層４４として用い
ることも可能である。窒化珪素の非常に薄い（約１０〜
２０Å）層で充分であろう。この層は、ポリシリコンに
よる金属層のタングステン珪化を防ぐのに充分な厚さに
しても、電気的に充分漏洩性であり充分な伝導性を与え
る。上で述べた珪化物の場合と同様に、プラズマ又は熱
処理により窒化珪素を形成することができる。この方法
は、図２に示したように、完全にカプセル化した障壁層
を生ずることができる。次に上で述べた方法を用いてゲ
ート積層構造体４０の残りを形成する。
ングのような熱的処理を用いて、薄い自己整合性窒化障
壁層４４を形成する。薄い窒化珪素層も、比較的電気的
に「漏洩性」と考えられるので、障壁層４４として用い
ることも可能である。窒化珪素の非常に薄い（約１０〜
２０Å）層で充分であろう。この層は、ポリシリコンに
よる金属層のタングステン珪化を防ぐのに充分な厚さに
しても、電気的に充分漏洩性であり充分な伝導性を与え
る。上で述べた珪化物の場合と同様に、プラズマ又は熱
処理により窒化珪素を形成することができる。この方法
は、図２に示したように、完全にカプセル化した障壁層
を生ずることができる。次に上で述べた方法を用いてゲ
ート積層構造体４０の残りを形成する。
【００３９】トレンチ６２の底にある完全にカプセル化
した障壁層４４を形成する第二の方法は、選択的障壁蒸
着法を用いる方法であり、その材料はポリシリコン５２
と接触して形成されるだけであり、犠牲層材料５８又は
窒化物側壁４６の上には形成されない。これを達成する
一つの方法はイオン化スパッタリングであり、それは、
底部に対しては良好なカバレッジ（coverage,有効範
囲）を与え、非常に大きな縦横比を有する小さな開口に
対しては最小限の側壁カバレッジを与える結果になる。
この方法を用いて、前に述べた金属窒化物又は金属珪素
窒化物材料のいずれでも蒸着させることができる。
した障壁層４４を形成する第二の方法は、選択的障壁蒸
着法を用いる方法であり、その材料はポリシリコン５２
と接触して形成されるだけであり、犠牲層材料５８又は
窒化物側壁４６の上には形成されない。これを達成する
一つの方法はイオン化スパッタリングであり、それは、
底部に対しては良好なカバレッジ（coverage,有効範
囲）を与え、非常に大きな縦横比を有する小さな開口に
対しては最小限の側壁カバレッジを与える結果になる。
この方法を用いて、前に述べた金属窒化物又は金属珪素
窒化物材料のいずれでも蒸着させることができる。
【００４０】トレンチの底に障壁層を形成する更に別の
方法は、ポリシリコンの上表面の上に薄い（１０〜２０
Å）窒化珪素層を形成する方法であり、それはポリシリ
コンによる金属層のタングステン珪化を防ぐのに充分厚
いが、充分な伝導性を与えるように電気的に充分な漏洩
性を有する。この場合、窒化珪素は金属層の側壁上にも
存在するが、それは後の工程で窒化物側壁と単に混合す
ることになるだけである。金属層蒸着後の処理は、上で
規定したように進行する。
方法は、ポリシリコンの上表面の上に薄い（１０〜２０
Å）窒化珪素層を形成する方法であり、それはポリシリ
コンによる金属層のタングステン珪化を防ぐのに充分厚
いが、充分な伝導性を与えるように電気的に充分な漏洩
性を有する。この場合、窒化珪素は金属層の側壁上にも
存在するが、それは後の工程で窒化物側壁と単に混合す
ることになるだけである。金属層蒸着後の処理は、上で
規定したように進行する。
【００４１】金属層の側壁上に幾らかの障壁層４４材料
を有することは、必ずしも基本的な問題ではない。例え
ば、図１５に示した構造を許容することができる。図１
５の障壁は、ＣＶＤ又は平行にしたスパッタリングのよ
うなかなり等角な方法により蒸着することができる。Ｔ
ｉ窒化物は可能な材料の一つである。これは、フィール
ド上と同様、トレンチ６２の側壁上の蒸着を与える結果
になる。次にタングステン層４２を蒸着し、前のように
エッチングバックすることができる。その時タングステ
ン金属層４２は、Ｔｉ窒化物及び窒化物を側壁として有
する。フィールド上、及びトレンチ側壁６６上の金属層
４２の上に伸びるＴｉ窒化物を、次に湿式エッチング
（例えば、Ｈ2Ｏ2使用）により除去することができる。
次に前と同様に、第二窒化珪素層の蒸着と共に開始し
て、処理を進行させることができる。その時、最終的構
造体は、図１５に示したように、金属層の底及び側面上
に形成された完全にカプセル化された障壁層を有する。
図１４に関して、露出した障壁層用に適したものとして
上で言及した材料は、ここでも適している。
を有することは、必ずしも基本的な問題ではない。例え
ば、図１５に示した構造を許容することができる。図１
５の障壁は、ＣＶＤ又は平行にしたスパッタリングのよ
うなかなり等角な方法により蒸着することができる。Ｔ
ｉ窒化物は可能な材料の一つである。これは、フィール
ド上と同様、トレンチ６２の側壁上の蒸着を与える結果
になる。次にタングステン層４２を蒸着し、前のように
エッチングバックすることができる。その時タングステ
ン金属層４２は、Ｔｉ窒化物及び窒化物を側壁として有
する。フィールド上、及びトレンチ側壁６６上の金属層
４２の上に伸びるＴｉ窒化物を、次に湿式エッチング
（例えば、Ｈ2Ｏ2使用）により除去することができる。
次に前と同様に、第二窒化珪素層の蒸着と共に開始し
て、処理を進行させることができる。その時、最終的構
造体は、図１５に示したように、金属層の底及び側面上
に形成された完全にカプセル化された障壁層を有する。
図１４に関して、露出した障壁層用に適したものとして
上で言及した材料は、ここでも適している。
【００４２】本発明の利点は次の通りである：１． ポ
リシリコン層を周囲雰囲気に露出しながら、タングステ
ン金属層及び障壁層を完全にカプセル化することがで
き、「スマイリング酸化」工程中、容易に酸化を行うこ
とができる。「スマイリング酸化」工程中、タングステ
ン金属層又は障壁層の酸化を防ぐための特別な雰囲気を
必要としない。
リシリコン層を周囲雰囲気に露出しながら、タングステ
ン金属層及び障壁層を完全にカプセル化することがで
き、「スマイリング酸化」工程中、容易に酸化を行うこ
とができる。「スマイリング酸化」工程中、タングステ
ン金属層又は障壁層の酸化を防ぐための特別な雰囲気を
必要としない。
【００４３】２． 障壁層をカプセル化することができ
るので、耐酸化性障壁層材料を必要としない。Ｔｉ窒化
物は、珪素とタングステン金属層との間の相互作用を防
ぐのに充分であることが示されているので、それをこの
目的のために用いることができる。Ｔｉ窒化物は半導体
工業ではよく知られた手慣れた材料である。
るので、耐酸化性障壁層材料を必要としない。Ｔｉ窒化
物は、珪素とタングステン金属層との間の相互作用を防
ぐのに充分であることが示されているので、それをこの
目的のために用いることができる。Ｔｉ窒化物は半導体
工業ではよく知られた手慣れた材料である。
【００４４】３． エッチング問題に関して積層の簡単
化により、金属層４２を、現在の方法で好まれる厚さよ
りも厚くすることができる。このことは、次世代半導体
には役に立つであろう。なぜなら、全ゲート積層体４０
の高さは、世代と共に減少するからである。
化により、金属層４２を、現在の方法で好まれる厚さよ
りも厚くすることができる。このことは、次世代半導体
には役に立つであろう。なぜなら、全ゲート積層体４０
の高さは、世代と共に減少するからである。
【００４５】本発明を例示としての態様に関連して記述
してきたが、この記載は限定的な意味で解釈されるべき
ではない。この記載を参照することにより当業者には本
発明の他の態様と同様、例示した態様の種々の修正及び
組合せが明らかになるであろう。従って、特許請求の範
囲はそのような修正又は態様を包含するものである。
してきたが、この記載は限定的な意味で解釈されるべき
ではない。この記載を参照することにより当業者には本
発明の他の態様と同様、例示した態様の種々の修正及び
組合せが明らかになるであろう。従って、特許請求の範
囲はそのような修正又は態様を包含するものである。
【００４６】以上の説明に関して更に以下の項を開示す
る。 （１）半導体装置中に含まれるゲート構造体において、
ポリシリコン層、前記ポリシリコン層の上にあり、相対
する側壁を有する障壁層、前記障壁層の上にあり、相対
する側壁を有する金属層、前記金属層の上にあり、相対
する側壁を有する頂部誘電体層、及び前記障壁層及び前
記金属層の相対する側壁の各々の上に伸び、それらを覆
い、前記ポリシリコン層上の前記障壁層及び金属層をカ
プセル化する垂直に配向した誘電体層、からなる、ゲー
ト構造体。 （２）金属層が幅を定め、垂直に配向した誘電体層の各
々が幅を定め、ポリシリコン層が幅を定め、そして前記
金属層の前記幅と、前記垂直に配向した誘電体層の各々
の前記幅との組合せが、前記ポリシリコン層の幅に実質
的に等しい、第１項記載のゲート構造体。 （３）垂直に配向した誘電体層の各々が、頂部誘電体層
の相対する側壁の一方の上に伸び、それを覆っている、
第２項記載のゲート構造体。 （４）頂部誘電体層が窒化珪素であり、金属層がタング
ステンであり、垂直に配向した誘電体層が窒化珪素であ
り、そして障壁層が窒化チタンである、第１項記載のゲ
ート構造体。 （５）障壁層がＷ−Ｎ窒化物である、第１項記載のゲー
ト構造体。 （６）障壁層が窒化珪素である、第１項記載のゲート構
造体。 （７）障壁層がＷ−Ｓｉ−Ｎである、第１項記載のゲー
ト構造体。 （８）障壁層がＴｉ−Ｓｉ−Ｎである、第１項記載のゲ
ート構造体。 （９）障壁層がＴａ−Ｓｉ−Ｎである、第１項記載のゲ
ート構造体。 （１０）障壁層がＣｒ−Ｎである、第１項記載のゲート
構造体。 （１１）障壁層がＣｒ−Ａｌ−Ｎである、第１項記載の
ゲート構造体。 （１２）半導体装置中のゲート構造体で、ゲート酸化物
の上層を有する珪素基体上に形成され、カプセル化した
金属及び障壁層を有するゲート構造体の製造方法におい
て、上表面を有するポリシリコン層を前記ゲート酸化物
上に蒸着し、犠牲層を蒸着し、前記犠牲層中に、相対す
る側壁を有するトレンチをパターン化してエッチング
し、前記ポリシリコン層の上表面を露出してトレンチの
底を形成し、前記トレンチ側壁上に、前記ポリシリコン
層の前記上表面へ伸びる側壁層を形成し、前記ポリシリ
コン層の前記上表面の上に障壁層を形成し、前記トレン
チ中に金属層を形成して前記障壁層を覆い、前記トレン
チを部分的に埋め、前記金属層を覆う頂部誘電体層を形
成し、前記犠牲層を除去し、そして前記ゲート酸化物の
上まで前記ポリシリコン層をエッチングする、工程から
なるゲート構造体製造法。 （１３）カプセル化されたゲート構造体４０は、ポリシ
リコン層５２、ポリシリコン層５２の上にあり、相対す
る側壁を有する障壁層４４、障壁層４４の上にあり、相
対する側壁を有する金属層４２、金属層４２の上にあ
り、相対する側壁を有する頂部誘電体層５０、障壁層４
４及び金属層４２の相対する側壁の各々の上に伸び、そ
れらを覆い、ポリシリコン層５２の上の障壁層４４及び
金属層４２をカプセル化する垂直に配向した誘電体層４
６を有する。カプセル化された金属及び障壁層は、これ
により後の処理工程の酸化及び他の同様な有害な効果に
より影響を受けることはない。
る。 （１）半導体装置中に含まれるゲート構造体において、
ポリシリコン層、前記ポリシリコン層の上にあり、相対
する側壁を有する障壁層、前記障壁層の上にあり、相対
する側壁を有する金属層、前記金属層の上にあり、相対
する側壁を有する頂部誘電体層、及び前記障壁層及び前
記金属層の相対する側壁の各々の上に伸び、それらを覆
い、前記ポリシリコン層上の前記障壁層及び金属層をカ
プセル化する垂直に配向した誘電体層、からなる、ゲー
ト構造体。 （２）金属層が幅を定め、垂直に配向した誘電体層の各
々が幅を定め、ポリシリコン層が幅を定め、そして前記
金属層の前記幅と、前記垂直に配向した誘電体層の各々
の前記幅との組合せが、前記ポリシリコン層の幅に実質
的に等しい、第１項記載のゲート構造体。 （３）垂直に配向した誘電体層の各々が、頂部誘電体層
の相対する側壁の一方の上に伸び、それを覆っている、
第２項記載のゲート構造体。 （４）頂部誘電体層が窒化珪素であり、金属層がタング
ステンであり、垂直に配向した誘電体層が窒化珪素であ
り、そして障壁層が窒化チタンである、第１項記載のゲ
ート構造体。 （５）障壁層がＷ−Ｎ窒化物である、第１項記載のゲー
ト構造体。 （６）障壁層が窒化珪素である、第１項記載のゲート構
造体。 （７）障壁層がＷ−Ｓｉ−Ｎである、第１項記載のゲー
ト構造体。 （８）障壁層がＴｉ−Ｓｉ−Ｎである、第１項記載のゲ
ート構造体。 （９）障壁層がＴａ−Ｓｉ−Ｎである、第１項記載のゲ
ート構造体。 （１０）障壁層がＣｒ−Ｎである、第１項記載のゲート
構造体。 （１１）障壁層がＣｒ−Ａｌ−Ｎである、第１項記載の
ゲート構造体。 （１２）半導体装置中のゲート構造体で、ゲート酸化物
の上層を有する珪素基体上に形成され、カプセル化した
金属及び障壁層を有するゲート構造体の製造方法におい
て、上表面を有するポリシリコン層を前記ゲート酸化物
上に蒸着し、犠牲層を蒸着し、前記犠牲層中に、相対す
る側壁を有するトレンチをパターン化してエッチング
し、前記ポリシリコン層の上表面を露出してトレンチの
底を形成し、前記トレンチ側壁上に、前記ポリシリコン
層の前記上表面へ伸びる側壁層を形成し、前記ポリシリ
コン層の前記上表面の上に障壁層を形成し、前記トレン
チ中に金属層を形成して前記障壁層を覆い、前記トレン
チを部分的に埋め、前記金属層を覆う頂部誘電体層を形
成し、前記犠牲層を除去し、そして前記ゲート酸化物の
上まで前記ポリシリコン層をエッチングする、工程から
なるゲート構造体製造法。 （１３）カプセル化されたゲート構造体４０は、ポリシ
リコン層５２、ポリシリコン層５２の上にあり、相対す
る側壁を有する障壁層４４、障壁層４４の上にあり、相
対する側壁を有する金属層４２、金属層４２の上にあ
り、相対する側壁を有する頂部誘電体層５０、障壁層４
４及び金属層４２の相対する側壁の各々の上に伸び、そ
れらを覆い、ポリシリコン層５２の上の障壁層４４及び
金属層４２をカプセル化する垂直に配向した誘電体層４
６を有する。カプセル化された金属及び障壁層は、これ
により後の処理工程の酸化及び他の同様な有害な効果に
より影響を受けることはない。
【図１】従来法のゲート構造体の概略的断面図である。
【図２】本発明のゲート構造体の一態様の概略的断面図
である。
である。
【図３】本発明のゲート構造体の製造の一工程を示す概
略的断面図である。
略的断面図である。
【図４】本発明のゲート構造体の製造の一工程を示す概
略的断面図である。
略的断面図である。
【図５】本発明のゲート構造体の製造の一工程を示す概
略的断面図である。
略的断面図である。
【図６】本発明のゲート構造体の製造の一工程を示す概
略的断面図である。
略的断面図である。
【図７】本発明のゲート構造体の製造の一工程を示す概
略的断面図である。
略的断面図である。
【図８】本発明のゲート構造体の製造の一工程を示す概
略的断面図である。
略的断面図である。
【図９】本発明のゲート構造体の製造の一工程を示す概
略的断面図である。
略的断面図である。
【図１０】本発明のゲート構造体の製造の一工程を示す
概略的断面図である。
概略的断面図である。
【図１１】本発明のゲート構造体の製造の一工程を示す
概略的断面図である。
概略的断面図である。
【図１２】本発明のゲート構造体の製造の一工程を示す
概略的断面図である。
概略的断面図である。
【図１３】本発明のゲート構造体の製造の一工程を示す
概略的断面図である。
概略的断面図である。
【図１４】本発明のゲート構造体の別の態様を示す概略
的断面図である。
的断面図である。
【図１５】本発明のゲート構造体の別の態様を示す概略
的断面図である。
的断面図である。
３０ ポリシリコン ３２ 低抵抗層 ３４ 窒化珪素上層 ４０ ゲート構造体 ４２ 金属層 ４４ 障壁層 ４６ 窒化物側壁 ５０ 窒化物頂部層 ５２ ポリシリコン層 ５４ ゲート酸化物 ５６ 珪素基体 ５８ 犠牲層 ６０ ホトレジストパターン ６２ トレンチ ６４ 誘電体 ６６ トレンチ側壁 ６８ タングステン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/43 29/78
Claims (2)
- 【請求項１】 半導体装置中に含まれるゲート構造体に
おいて、 ポリシリコン層、 前記ポリシリコン層の上にあり、相対する側壁を有する
障壁層、 前記障壁層の上にあり、相対する側壁を有する金属層、 前記金属層の上にあり、相対する側壁を有する頂部誘電
体層、及び前記障壁層及び前記金属層の相対する側壁の
各々の上に伸び、それらを覆い、前記ポリシリコン層上
の前記障壁層及び金属層をカプセル化する垂直に配向し
た誘電体層、からなる、ゲート構造体。 - 【請求項２】 半導体装置中のゲート構造体で、ゲート
酸化物の上層を有する珪素基体上に形成され、カプセル
化した金属及び障壁層を有するゲート構造体の製造方法
において、 上表面を有するポリシリコン層を前記ゲート酸化物上に
蒸着し、 犠牲層を蒸着し、 前記犠牲層中に、相対する側壁を有するトレンチをパタ
ーン化してエッチングし、前記ポリシリコン層の上表面
を露出してトレンチの底を形成し、 前記トレンチ側壁上に、前記ポリシリコン層の前記上表
面へ伸びる側壁層を形成し、 前記ポリシリコン層の前記上表面の上に障壁層を形成
し、 前記トレンチ中に金属層を形成して前記障壁層を覆い、
前記トレンチを部分的に埋め、 前記金属層を覆う頂部誘電体層を形成し、 前記犠牲層を除去し、そして前記ゲート酸化物の上まで
前記ポリシリコン層をエッチングする、工程からなるゲ
ート構造体製造法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US6868997P | 1997-12-23 | 1997-12-23 | |
| US068689 | 1997-12-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11243151A true JPH11243151A (ja) | 1999-09-07 |
Family
ID=22084116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10368143A Pending JPH11243151A (ja) | 1997-12-23 | 1998-12-24 | カプセル化された低抵抗ゲート構造体及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0926741A3 (ja) |
| JP (1) | JPH11243151A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020056285A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 게이트 제조방법 |
| JP2002252285A (ja) * | 2000-12-29 | 2002-09-06 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2004006929A (ja) * | 2003-07-04 | 2004-01-08 | Hitachi Ltd | 半導体装置 |
| JP2015110830A (ja) * | 2013-11-05 | 2015-06-18 | 東京エレクトロン株式会社 | マスク構造体の形成方法、成膜装置及び記憶媒体 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583460B1 (en) | 2000-08-29 | 2003-06-24 | Micron Technology, Inc. | Method of forming a metal to polysilicon contact in oxygen environment |
| US6458714B1 (en) | 2000-11-22 | 2002-10-01 | Micron Technology, Inc. | Method of selective oxidation in semiconductor manufacture |
| US6429068B1 (en) * | 2001-07-02 | 2002-08-06 | International Business Machines Corporation | Structure and method of fabricating embedded vertical DRAM arrays with silicided bitline and polysilicon interconnect |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55120170A (en) * | 1979-03-12 | 1980-09-16 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Mos type semiconductor device |
| JP2790388B2 (ja) * | 1992-02-07 | 1998-08-27 | シャープ株式会社 | 半導体装置の製造方法 |
| US5341016A (en) * | 1993-06-16 | 1994-08-23 | Micron Semiconductor, Inc. | Low resistance device element and interconnection structure |
| JPH07115196A (ja) * | 1993-10-14 | 1995-05-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH07183513A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPH07221298A (ja) * | 1994-01-31 | 1995-08-18 | Sharp Corp | 電界効果型トランジスタ及びその製造方法 |
| JP3315287B2 (ja) * | 1995-03-22 | 2002-08-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5796151A (en) * | 1996-12-19 | 1998-08-18 | Texas Instruments Incorporated | Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes |
| KR19980064366A (ko) * | 1996-12-19 | 1998-10-07 | 윌리엄비.켐플러 | 텅스텐 영역 상에 형성된 텅스텐 질화물 측벽을 갖는 반도체장치 및 그 구성 방법 |
| WO1998037583A1 (fr) * | 1997-02-20 | 1998-08-27 | Hitachi, Ltd. | Procede pour fabriquer un dispositif a semi-conducteurs |
-
1998
- 1998-12-21 EP EP98310508A patent/EP0926741A3/en not_active Withdrawn
- 1998-12-24 JP JP10368143A patent/JPH11243151A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020056285A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 게이트 제조방법 |
| JP2002252285A (ja) * | 2000-12-29 | 2002-09-06 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2004006929A (ja) * | 2003-07-04 | 2004-01-08 | Hitachi Ltd | 半導体装置 |
| JP2015110830A (ja) * | 2013-11-05 | 2015-06-18 | 東京エレクトロン株式会社 | マスク構造体の形成方法、成膜装置及び記憶媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0926741A2 (en) | 1999-06-30 |
| EP0926741A3 (en) | 1999-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3452800B2 (ja) | 高集積記憶素子およびその製造方法 | |
| US6780758B1 (en) | Method of establishing electrical contact between a semiconductor substrate and a semiconductor device | |
| US8426269B2 (en) | Method for fabricating semiconductor device | |
| EP0872880A2 (en) | Method for forming a platinum group metal layer for a capacitor | |
| US20120025385A1 (en) | Low Resistance Peripheral Local Interconnect Contacts with Selective Wet Strip of Titanium | |
| JP3022744B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0529254A (ja) | 配線形成方法 | |
| US6159835A (en) | Encapsulated low resistance gate structure and method for forming same | |
| JP3277855B2 (ja) | 半導体装置の配線形成方法 | |
| KR20040108222A (ko) | 폴리실리콘 콘택 플러그를 갖는 금속-절연막-금속캐패시터 및 그 제조방법 | |
| US6337274B1 (en) | Methods of forming buried bit line memory circuitry | |
| JP2001036083A (ja) | ダマシン及び化学的機械的研磨工程を用いたｍｏｓトランジスタの形成方法 | |
| US20040089891A1 (en) | Semiconductor device including electrode or the like having opening closed and method of manufacturing the same | |
| US7282407B1 (en) | Semiconductor memory device and method of manufacturing for preventing bit line oxidation | |
| JPH11243151A (ja) | カプセル化された低抵抗ゲート構造体及びその製造方法 | |
| KR100527673B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100778881B1 (ko) | 강유전 랜덤 억세스 메모리 및 그 제조 방법 | |
| US6660650B1 (en) | Selective aluminum plug formation and etchback process | |
| US6245631B1 (en) | Method of forming buried bit line memory circuitry and semiconductor processing method of forming a conductive line | |
| US20020037638A1 (en) | Semiconductor device and method for forming the same | |
| US6489198B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2001053246A (ja) | 半導体装置及びその製造方法 | |
| US20030032236A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| TW202347449A (zh) | 半導體裝置及其製造方法 | |
| JP2000294629A (ja) | 半導体装置及びその製造方法 |