KR100600333B1 - 반도체 소자의 캐패시터 제조 방법 - Google Patents

반도체 소자의 캐패시터 제조 방법 Download PDF

Info

Publication number
KR100600333B1
KR100600333B1 KR1020000033978A KR20000033978A KR100600333B1 KR 100600333 B1 KR100600333 B1 KR 100600333B1 KR 1020000033978 A KR1020000033978 A KR 1020000033978A KR 20000033978 A KR20000033978 A KR 20000033978A KR 100600333 B1 KR100600333 B1 KR 100600333B1
Authority
KR
South Korea
Prior art keywords
heat
diffusion barrier
capacitor
delete delete
forming
Prior art date
Application number
KR1020000033978A
Other languages
English (en)
Other versions
KR20020000236A (ko
Inventor
윤동수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000033978A priority Critical patent/KR100600333B1/ko
Publication of KR20020000236A publication Critical patent/KR20020000236A/ko
Application granted granted Critical
Publication of KR100600333B1 publication Critical patent/KR100600333B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 준귀금속(Ru, Ir, Rh, Os, Re등)에 내열 금속(Ti, Ta, W) 및 질소를 첨가시키거나 전도성 산화물(RuO2, IrO2, RhO2, OsO2, ReO2등)에 내열 금속을 첨가시킨 물질로 확산 방지막을 형성함으로써 하부 전극을 통한 산소의 확산을 억제시킬 수 있어 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 캐패시터 제조 방법이 제시된다.
확산 방지막, 준귀금속, 내열 금속, 질소, 전도성 산화물

Description

반도체 소자의 캐패시터 제조 방법{Method of manufacturing a capacitor in a semiconductor device}
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 절연막
13 : 폴리실리콘막 14 : 산화막
15 : 확산 방지막 16 : 하부 전극
17 : 고유전체막 18 : 상부 전극
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 준귀금속 에 내열 금속 및 질소를 첨가시키거나 전도성 산화물에 내열 금속을 첨가시킨 확산 방지막을 형성함으로써 하부 전극을 통한 산소의 확산을 억제시킬 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.
DRAM 반도체 소자의 캐패시터 제조 공정은 소정의 구조가 형성된 반도체 기판과 캐패시터를 연결시키기 위한 폴리실리콘 플러그를 형성하고, 확산 방지막을 형성한 후 하부 전극, 고유전체막 및 상부 전극을 형성하는 공정으로 이루어진다. 이때 고유전체막 형성 공정은 600℃ 정도의 산소 분위기에서 진행되기 때문에 하부 전극을 통하여 산소가 확산되어 확산 방지막을 산화시키게 된다.
기존에 사용되는 확산 방지막은 고유전체막 형성 공정에서 확산된 산소와의 반응하여 부도체의 생성물을 형성하게 된다. 부도체의 생성물이 형성되면 캐패시터가 작동되지 않을 수도 있어 소자의 신뢰성에 심각한 악영향을 미치게 된다.
고온 및 산화 분위기에서 견디기 위한 확산 방지막은 산소의 확산을 막아야 할 뿐만 아니라 산화에 대한 저항성이 높아야 한다. 고온 분위기에서도 산소의 확산을 막아주기 위해서는 확산 방지막의 미세 구조가 산소의 빠른 확산 경로인 결정 입계가 없는 비정질이어야 되며, 이 비정질의 미세 구조는 고온에서도 결정화되지 않아야 된다. 왜냐하면 결정화가 일어나면 결정 입계가 생기기 때문이다. 그리고, 확산 방지막의 산화를 방지하기 위해서는 확산 방지막을 구성하는 물질들 사이에 강한 화학 결합이 이루어져야 한다. 또한, 확산 방지막과 산소가 반응한 후에도 확산 방지막은 전도성을 유지해야 한다.
상기와 같은 요구 조건들을 만족시키기 위해서는 기지 물질로 준귀금속을 선택해야 한다. 이러한 준귀금속은 산소와 반응하더라도 전도성 산화물을 생성하기 때문에 전기적으로는 아무런 문제가 없다. 확산 방지막의 미세 구조를 비정질로 만들어주고, 강한 결합을 형성시키기 위해서 금속 자체가 열적으로 안정하고, 산소에 대한 친화력이 있는 내열 금속을 첨가해야 한다. 또한 화학적으로 결합시키기 위해서 질소를 첨가해야 한다. 따라서 위에서 설명한 요구조건들을 만족시키기 위해서는 준귀금속에 소량의 내열 금속 및 질소를 첨가해야 한다. 준귀금속에 내열 금속 및 질소가 첨가된 물질로 형성된 확산 방지막은 내열 금속과 질소의 강한 화학적 결합 때문에 비정질의 미세 구조를 이룰 것이고, 이러한 질소와 내열 금속과의 강한 결합 때문에 고온까지 비정질의 미세 구조가 유지될 수 있으며, 산소와의 반응 후에도 준귀금속 때문에 전기적인 특성이 저하되지 않을 것이다.
상기한 요구 조건을 만족시키기 위한 또 다른 방법은 기지 물질로 전도성 산화물을 선택해야 한다. 또한, 막의 미세 구조를 비정질로 만들고, 강한 결합을 형성시키기 위해서 소량의 내열 금속을 첨가한다. 왜냐하면, 내열 금속은 금속 자체가 열적으로 안정하고, 산소에 대한 친화력이 있기 때문이다. 전도성 산화물에 내열 금속이 첨가된 물질로 형성된 확산 방지막은 내열 금속과 전도성 산화물의 산소와 강한 화학적 결합 때문에 비정질의 미세 구조를 이룰 것이고, 이러한 산소와 내열 금속과의 강한 결합 때문에 고온까지 비정질의 미세 구조가 유지될 수 있으며, 산소와의 반응 후에도 전기적인 특성이 저하되지 않을 것이다.
따라서, 본 발명은 캐패시터 제조 공정에서 준귀금속에 내열 금속 및 질소를 첨가시키거나 전도성 산화물에 내열 금속을 첨가시킨 확산 방지막을 형성함으로써 하부 전극을 통한 산소의 확산을 억제시킬 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 소정의 하부 구조가 형성된 반도체 기판 상부에 산화막을 형성하는 단계와, 상기 산화막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 단계와, 전체 구조 상부에 준귀금속에 내열 금속 및 질소를 첨가한 물질을 이용하거나 도전성 산화물에 내열 금속이 첨가된 물질을 이용하여 확산 방지막을 형성하는 단계와, 상기 확산 방지막 상부에 하부 전극을 형성한 후 패터닝하는 단계와, 전체 구조 상부에 고유전체막 및 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 1(a)를 참조하면, 반도체 소자를 제조하기 위한 소정의 구조가 형성된 반도체 기판(11) 상부에 절연막(12)을 형성한다. 절연막(12)의 소정 영역을 식각하여 반도체 기판(11)의 소정 영역을 노출시키는 콘택홀을 형성한다. 콘택홀내에 폴리실리콘막(13)을 매립하여 플러그를 형성한다. 전체 구조 상부에 산화막(14)을 형성한 후 플러그가 노출되도록 패터닝한다.
도 1(b)를 참조하면, 전체 구조 상부에 준귀금속에 내열 금속 및 질소를 첨가한 물질을 PVD 방법 또는 CVD 방법을 이용하여 25∼500℃의 온도에서 200∼1000Å 정도의 두께로 증착하여 확산 방지막(15)을 형성한다. 준귀금속은 Ru, Ir, Rh, Os, Re등이 포함되고, 내열 금속은 Ti, Ta, W등이 포함된다. 이때, 확산 방지막(15)의 조성은 30∼90at%의 준귀금속, 10∼50at%의 내열 금속, 10∼50at%의 질소로 이루어지도록 한다.
본 발명의 또 다른 방법으로 전도성 산화물에 내열 금속을 첨가한 물질을 PVD 방법 또는 CVD 방법을 이용하여 25∼500℃의 온도에서 200∼1000Å 정도의 두께로 증착하여 확산 방지막을 형성한다. 여기서, 전도성 산화물은 RuO2, IrO2, RhO2, OsO2, ReO2등이 포함되며, 내열 금속은 Ti, Ta, W등이 포함된다. 이때, 확산 방지막의 조성은 50∼90at%의 준귀금속, 10∼50at%의 내열 금속으로 이루어지도록 한다.
도 1(c)를 참조하면, 전체 구조 상부에 하부 전극(16)을 형성한 후 산화막(14)이 노출되도록 하부 전극(16) 및 확산 방지막(15)을 식각한다. 그리고, 전체 구조 상부에 고유전체막(17) 및 상부 전극(18)을 형성한다. 하부 및 상부 전극(16 및 18)은 Pt, Ru, RuO2, Ir, IrO2, Rh, RhO2, Os, OsO2, Re 및 ReO2 중 어느 하나로 형성하며, 고유전체막(17)과 이들 전극간의 열적 스트레스에 의한 계면 분리 등을 방지하기 위해 200∼500℃ 정도의 온도에서 형성한다. 고유전체막(17)을 형성한 후 유전체막이 고유전 성질을 갖도록 하기 위해 O2, N2, Ar 및 O2, N2 및 O2, NH4, Ar 및 O2의 혼합 플라즈마, N2및 O2의 혼합 플라즈마, N2O 플라즈마, NH4 플라즈마 및 UV 오존 분위기에서 600∼800℃의 온도로 열처리 공정을 실시한다.
상술한 바와 같이 본 발명에 의하면 고유전체막 형성 공정중에 발생되는 산소의 확산을 효과적으로 차단할 수 있기 때문에 높은 온도에서도 열처리 공정을 실시할 수 있으며, 신뢰성있고 전기적 특성이 우수한 캐패시터를 제조할 수 있다.

Claims (20)

  1. 소정의 하부 구조가 형성된 반도체 기판 상부에 산화막을 형성하는 단계와,
    상기 산화막의 소정 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 단계와,
    전체 구조 상부에 준귀금속에 내열 금속 및 질소를 첨가한 물질을 이용하여 확산 방지막을 형성하는 단계와,
    상기 확산 방지막 상부에 하부 전극을 형성한 후 패터닝하는 단계와,
    전체 구조 상부에 고유전체막 및 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  2. 제 1 항에 있어서, 상기 확산 방지막은 25 내지 500℃의 온도에서 200 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  3. 제 1 항에 있어서, 상기 준귀금속은 Ru, Ir, Rh, Os 및 Re 중 어느 하나인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  4. 제 1 항에 있어서, 상기 내열 금속은 Ti, Ta 및 W 중 어느 하나인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  5. 제 1 항에 있어서, 상기 확산 방지막은 30 내지 90at%의 준귀금속, 10 내지 50at%의 내열 금속, 10 내지 50at%의 질소의 조성으로 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  6. 제 1 항에 있어서, 상기 하부 전극은 Pt, Ru, RuO2, Ir, IrO2, Rh, RhO2, Os, OsO2, Re 및 ReO2 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  7. 제 1 항에 있어서, 상기 고유전체막은 200 내지 500℃의 온도에서 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  8. 제 1 항에 있어서, 상기 고유전체막을 형성한 후 열처리 공정을 실시하는 단 계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  9. 제 8 항에 있어서, 상기 열처리 공정은 O2, N2, Ar 및 O2, N2 및 O2, NH4, Ar 및 O2의 혼합 플라즈마, N2및 O2의 혼합 플라즈마, N2O 플라즈마, NH4 플라즈마 및 UV 오존 분위기에서 600 내지 800℃의 온도로 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  10. 제 1 항에 있어서, 상기 상부 전극은 Pt, Ru, RuO2, Ir, IrO2, Rh, RhO2, Os, OsO2, Re 및 ReO2 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020000033978A 2000-06-20 2000-06-20 반도체 소자의 캐패시터 제조 방법 KR100600333B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000033978A KR100600333B1 (ko) 2000-06-20 2000-06-20 반도체 소자의 캐패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000033978A KR100600333B1 (ko) 2000-06-20 2000-06-20 반도체 소자의 캐패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20020000236A KR20020000236A (ko) 2002-01-05
KR100600333B1 true KR100600333B1 (ko) 2006-07-14

Family

ID=19672822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000033978A KR100600333B1 (ko) 2000-06-20 2000-06-20 반도체 소자의 캐패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR100600333B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560163B1 (ko) * 2004-04-27 2006-03-10 주식회사 디이엔티 엘씨디 구동용 인쇄회로기판의 절단장치
KR101032727B1 (ko) * 2009-12-09 2011-05-06 이광일 메탈마스크 조립장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022469A (ja) * 1996-06-28 1998-01-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH10242409A (ja) * 1996-12-26 1998-09-11 Sony Corp 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022469A (ja) * 1996-06-28 1998-01-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH10242409A (ja) * 1996-12-26 1998-09-11 Sony Corp 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置

Also Published As

Publication number Publication date
KR20020000236A (ko) 2002-01-05

Similar Documents

Publication Publication Date Title
JP4399521B2 (ja) キャパシタ、キャパシタ用電極、集積回路キャパシタ、及びそれらの製造方法
KR100269310B1 (ko) 도전성확산장벽층을사용하는반도체장치제조방법
US6207561B1 (en) Selective oxidation methods for metal oxide deposition on metals in capacitor fabrication
KR100235949B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100308131B1 (ko) 반도체 소자의 커패시터 제조 방법
JP2005526377A (ja) 金属含有材料及びキャパシタ電極形成方法並びにキャパシタ構造
KR100600333B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100504942B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100415094B1 (ko) 반도체소자의제조방법
KR100356466B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100799048B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100376257B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100673203B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100268415B1 (ko) 반도체 메모리 장치의 캐패시터 제조 방법
KR100646922B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20020047515A (ko) 반도체 소자의 캐패시터 제조 방법
KR0144167B1 (ko) 확산 배리어의 기능을 갖는 반도체 소자의 전극형성방법
KR100734640B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100501636B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20010027082A (ko) 반도체 소자의 캐패시터 제조방법
KR100616211B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20000003462A (ko) 이리듐막 및 백금막의 이중막 구조의 하부전극을 갖는 캐패시터형성 방법
KR100503963B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100447972B1 (ko) 반도체 소자의 캐패시터 형성방법
JPH11135755A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee