JP2005526377A - 金属含有材料及びキャパシタ電極形成方法並びにキャパシタ構造 - Google Patents

金属含有材料及びキャパシタ電極形成方法並びにキャパシタ構造 Download PDF

Info

Publication number
JP2005526377A
JP2005526377A JP2003522151A JP2003522151A JP2005526377A JP 2005526377 A JP2005526377 A JP 2005526377A JP 2003522151 A JP2003522151 A JP 2003522151A JP 2003522151 A JP2003522151 A JP 2003522151A JP 2005526377 A JP2005526377 A JP 2005526377A
Authority
JP
Japan
Prior art keywords
metal
forming
precursor
conductive material
capacitor electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003522151A
Other languages
English (en)
Other versions
JP2005526377A5 (ja
Inventor
ハイニング ヤング,
Original Assignee
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2005526377A publication Critical patent/JP2005526377A/ja
Publication of JP2005526377A5 publication Critical patent/JP2005526377A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Chemical Vapour Deposition (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本発明は、半導体構造のための金属含有マスの形成方法を含む。半導体基板が設けられ、有機金属前駆体が基板の近傍に設けられる。前駆体は、前駆体から金属を放出するために還元性雰囲気に晒され、その後、放出された金属は半導体基板上に堆積する。本発明はまた、キャパシタ構造や、キャパシタ構造の形成方法も含む。

Description

本発明は、例えばキャパシタ電極のような、金属含有材料の形成方法に関する。本発明はまた、キャパシタ構造にも関する。
キャパシタ構造は、例えばメモリアレイのような非常に多くの半導体構造に利用されている。代表的なメモリアレイは、アレイの個々のDRAMセルがキャパシタとトランジスタとからなるダイナミックランダムアクセスメモリ(DRAM)アレイである。
キャパシタ構造は、誘電体材料により分離される、第1導電性キャパシタ電極と第2導電性キャパシタ電極とからなる。キャパシタ電極として用いられるのに適した組成物には、例えば、白金、ロジウム、イリジウム、ルテニウム等の金属がある。前駆体を分解して金属を放出するために有機金属前駆体を酸化雰囲気(例えば、O、O及び/又はNO等)に晒すことにより、金属が堆積され得る。そして、放出された金属は、キャパシタ電極として最終的にキャパシタデバイスに取り入れられる金属薄膜を形成するために、基板上に堆積され得る。
有機金属前駆体の酸化中に起こり得る難題は、半導体基板に関連する材料が酸化する状態に晒され、有機金属前駆体の減成の間に、それら自身が酸化若しくは減成されたものになってしまうことである。したがって、有機金属前駆体の酸化以外の、半導体基板上へ金属材料を形成するための代替方法の開発が望まれていた。
一態様として、本発明は、半導体構造のための金属含有マスの形成方法を包含する。半導体基板が設けられ、有機金属前駆体が基板近傍に設けられる。前駆体は、前駆体から金属を放出するために還元性雰囲気に晒され、その後、放出された金属が半導体基板上に堆積する。
他の態様として、本発明は、金属含有前駆体が前駆体から金属を放出するためにアンモニアに晒され、その後、放出された金属が半導体基板上に堆積するという、半導体構造のための金属含有マスを形成する実施例を包含する。
他の態様として、本発明は、キャパシタ電極として最終的にキャパシタ構造に取り入れられる金属含有マスを堆積するために、金属含有前駆体が還元雰囲気中に晒される、キャパシタ電極形成のための方法を包含する。
また、本発明は、キャパシタ構造を含む。
以下に、本発明の好適実施例を添付の図示例と共に説明する。
本発明の実施例は、図中の半導体ウェーハ片10を参照して説明される。断片10は、例えば単結晶シリコンからなり得る基板12を含む。以下は請求項の解釈を助けるものであるが、用語「半導体の基板」及び「半導体基板」は、半導体ウェーハ等のバルク半導体材料(単体又はその上に他の材料を含む組立体のどちらでも)、及び半導体材料層(単体又は他の材料を含む組立体のどちらでも)を含むがこれに限定されない半導体材料からなる如何なる構造をも意味すると定義される。用語「基板」は、上述の半導体基板を含むがこれに限定されないあらゆる支持構造に関するものである。
絶縁材料14が基板12上に形成され、それは例えばボロンリンシリケートガラス(BPSG)及び/又は二酸化ケイ素を含み得る。開口が絶縁材料14を介して基板12まで伸び、拡散領域16が基板12内のこの開口の最下部に形成される。拡散領域16は、n型導電性ドープかp型導電性ドープのどちらでも良い。拡散領域16は、基板12により支持される電気ノードの代表的な実施例として考えられ得る。
一連の導電性材料が、マス14の開口内に形成され、拡散領域16の上に伸びている。このような導電性材料には、例えばn型又はp型ドープ多結晶シリコン等の導電性ドープシリコンのマス18が含まれる。また、導電性材料には、金属ケイ化物の層20と、金属又は金属窒化物からなる層22も含まれる。図示の材料18,20,22の代わりに、又はそれに追加して、他の導電性材料を用いることが可能であることに注意する。例えば、材料18は、例えばチタンプラグやタングステンプラグのような導電性材料のプラグにより代替可能である。他の実施例では、代表的なケイ化チタン又はケイ化タングステンからなる金属ケイ化物の層を、拡散領域16とシリコン含有層18との間に設けることができる。層18,20,22は、従来の方法により形成可能である。
具体的な実施例において、層22は、窒化チタン、窒化タングステン、窒化タンタル、チタン元素、タンタル元素、又はタングステン元素の1つ又はそれ以上からなり、構成され、又は、主に構成され得る。また層20は、ケイ化チタン又はケイ化タングステンからなり、構成され、又は、主に構成され得る。層20及び22は、拡散及び/又は酸化障壁層として機能する。
金属含有マス24は、導電層22の上に形成され、図示の実施例では、層22と物理的に接触している。本発明の方法によると、前駆体から金属を放出するために還元性雰囲気に有機金属前駆体を晒すことにより、マス24が形成され、その後、放出された金属がマス24を形成するために堆積される。図示の実施例では、マス24は、長方形のブロック状にパターンニングされる。これは、放出された金属の堆積後に、例えばフォトリソグラフ工程や適当なエッチングにより達成される。適当なフォトリソグラフ工程及びエッチング条件は、当業者であれば分かるであろう。
マス24は、ルテニウム、ロジウム、イリジウム、コバルト、パラジウム、ニッケル、又は白金の1つ又はそれ以上からなり、主に構成され、又は構成され得る。具体的な実施例では、マス24は、ルテニウムから構成され、又は主に構成される。それはアンモニア(NH)、二原子水素(H)、又はプラズマ活性水素化学種の1つ又はそれ以上からなる還元性雰囲気にトリカルボニルシクロヘキサジエンルテニウム前駆体を晒すことにより形成される。還元性雰囲気は、具体的な実施例では、1つ又はそれ以上のアンモニア、二原子水素、又はプラズマ活性水素化学種から構成され、又は主に構成され得る。代表的な実施例では、トリカルボニルシクロヘキサジエンルテニウム前駆体は、約450Åの厚さにマス24を堆積するために、210℃の温度、4トルの圧力で、120秒間継続してアンモニアに晒される。
有機金属材料を酸化処理状態に晒すことにより、上述の層22と同様の層の上に金属含有マスが形成されるような従来の方法は存在していた。しかしながら、このような従来技術の工程には、酸化処理状態が、このような層の導電性を減少させるように、層22の様々な成分を酸化してしまうという問題があった。例えば、層22がチタン、タンタル又はタングステンからなる場合、このような層の酸化処理状態への露出は、チタニウム、タングステン又はタンタルの酸化物を形成し得る。このような酸化物は、電気的に絶縁性であり、したがって、層22の所望の導電特性は弱められ、又はある場合には、まったく完全になくなってしまう。これは、層22からその後に形成されるデバイスを動作不能にし得る。対照的に、本発明の実施例による還元性状態の利用は、層22の材料の酸化を回避可能であり、したがって、マス24の形成の間、層22の所望の導電特性を維持することが可能である。本発明の方法による還元性状態の利用の更なる利点は、多くの有機金属前駆体材料が、前駆体材料の化学減成の間に放出され得る酸素を含有することである。放出された酸素は、基板材料を酸化し得る。しかしながら、還元性雰囲気の利用は、酸素が基板材料に害を及ぼすように反応する前に、主に酸素を脱気し得る。例えば、本発明の具体的な実施例では、主に酸素を脱気するために、NHを用いることができる。
還元性状態が半導体構造において導電性マスを形成するためにこれまで利用されていなかった理由は、前駆体が酸化処理状態に晒されなければ、有機金属前駆体からの炭素が、前駆体から形成される導電性金属マス内に堆積される懸念があったためである。本発明の一態様においては、具体的な半導体製造への適用において、半導体デバイスに関連する材料の酸化に比べて、炭素の混入自体はより問題が少ないことが分かった。例えば、図を参照して説明した実施例においては、マス24から炭素を除去することよりも、層22の導電性を高く維持することの方がより強く望まれることである。したがって、マス24を形成するための還元性状態の利用は、これが、酸化処理状態の利用と共に起こる炭素の混入と比較して、マス24内への炭素の混入の増加の原因となったとしても、酸化処理状態の利用に比べると好ましいものである。しかしながら、トリカルボニルシクロヘキサジエンルテニウム前駆体をアンモニアに晒すことにより形成されたマス24の分析は、このようなマス内への炭素の混入は非常に少ないものであったことを示した。したがって、本発明の具体的な実施例においては、層22の酸化は回避可能であり、マス24内への炭素の混入も回避可能である。これは、本発明の好適実施例となり得るが、本発明は、マス24内への炭素の混入が起こる実施例も包含し得ると理解すべきである。
具体的な実施例において、マス24は、1つ又はそれ以上の前駆体から形成された複合金属からなり得る。複合金属は、ルテニウム、ロジウム、イリジウム、コバルト、パラジウム、ニッケル、又は白金の1つ又はそれ以上を含み得る。本発明のある態様では、マス24は白金単体から構成されないことが望ましい。しかしながら、このような態様においては、マス24は、他の材料と組み合わされる白金を含み得る。したがって、マス24は、白金以外の金属からなる少なくとも1つの前駆体から形成されることが望ましいが、このような少なくとも1つの前駆体は、白金からなる他の前駆体と組み合わせて利用され得る。
マス24の形成後、誘電体材料26がマス上に設けられる。誘電体材料26は、二酸化ケイ素及び/又は窒化ケイ素からなり得る。さらに、又は代わりに、誘電体材料26は、例えばTaのような、所謂高誘電率(high−k)材料からなっても良い。
誘電体材料26の形成後、第2キャパシタ電極28が誘電体材料26上に形成される。キャパシタ電極28は、金属及び/又は導電性ドープシリコンからなり得る。電極28が金属からなる場合、これは先ほどマス24の形成のところで説明したような還元性雰囲気を用いて形成され得る。代わりに、電極28は、有機金属前駆体を酸化雰囲気に晒すことにより形成されても良い。本発明の好適実施例では、誘電体材料26は高誘電率材料からなり、電極28は有機金属前駆体を酸化処理状態に晒すことにより形成される。酸化処理状態は、そうしなければ高誘電率材料に存在し得る酸素欠乏を解消し得る。例えば、高誘電率材料がTaからなる場合、酸素の量に比べて過剰なタンタルを有する領域が材料内に存在し得るので、材料はタンタルが豊富になる(即ち、Taの化学量論式で与えられるべきものよりもより多くのタンタルが存在するようになる)。このような豊富なタンタル領域は、高誘電体材料の所望な誘電特性を欠き得る。豊富なタンタル領域の酸化処理状態への露出は、このような領域をTaに転化することが可能であり、したがって、この領域に関する誘電特性を向上させることが可能である。
第2キャパシタ電極28は、ルテニウム、ロジウム、イリジウム、コバルト、パラジウム、ニッケル、又は白金からなり、構成され、又は主に構成され、マス24で利用されたものと同じ金属か、マス24で利用されたものと異なる金属からなり得る。具体的な好適実施例では、マス24は、有機金属前駆体を還元性雰囲気に晒すことにより形成され第1キャパシタ電極を構成し、マス28は、同一の有機金属前駆体、又は異なる有機金属前駆体を酸化雰囲気に晒すことにより形成され第2キャパシタ電極を構成する。
図のマス24、26及び28は、共にキャパシタ構造の少なくとも一部を画定する。このようなキャパシタ構造は、例えばDRAMセル等の、種々の半導体デバイスに組み混むことが可能である。キャパシタ構造がDRAMセルに組み込まれる実施例においては、ソース/ドレイン領域として拡散領域16を利用するトランジスタゲート(図示せず)が典型的にはあり、拡散領域16を介してマス24に電気的に接続される。このような実施例において、マス24は、キャパシタ構造の記憶ノードと考えられる。
図は、本発明の実施例を示す半導体ウェーハ片の模式的な断面図である。

Claims (34)

  1. 半導体構造のための金属含有マスの形成方法であって、該方法は、
    半導体基板を設ける過程と、
    前記基板の近傍に、白金を含まない1つ又はそれ以上の有機金属前駆体の少なくとも1つを設ける過程と、
    前記1つ又はそれ以上の前駆体から金属を放出するために、前記1つ又はそれ以上の前駆体を還元性雰囲気に晒す過程と、
    前記半導体基板上に金属含有マスを形成するために、半導体基板上に前記放出された金属を堆積する過程であって、前記基板は、TiN、Ti元素、WN、W元素、TaN及びTa元素の1つ又はそれ以上で構成される上部表面を有し、該上部表面は、金属含有マスの形成中に還元性雰囲気に晒される、堆積する過程と、
    金属含有マスを長方形のブロック状にパターンニングする過程と、
    を具備する金属含有マスの形成方法。
  2. 前記金属含有マスは、前記基板の上部表面に物理的に接して形成される請求項1に記載の方法。
  3. 前記上部表面は、TiNで構成される請求項1に記載の方法。
  4. 前記上部表面は、Ti元素で構成される請求項1に記載の方法。
  5. 前記上部表面は、WNで構成される請求項1に記載の方法。
  6. 前記上部表面は、W元素で構成される請求項1に記載の方法。
  7. 前記上部表面は、TaNで構成される請求項1に記載の方法。
  8. 前記上部表面は、Ta元素で構成される請求項1に記載の方法。
  9. 前記還元性雰囲気は、NHからなる請求項1に記載の方法。
  10. 前記還元性雰囲気は、プラズマ活性水素からなる請求項1に記載の方法。
  11. 前記還元性雰囲気は、Hからなる請求項1に記載の方法。
  12. キャパシタの形成方法であって、該方法は、
    それにより支持される電気ノードを有する半導体基板を設ける過程と、
    前記ノードに電気的に接触する、導電性ドープシリコンからなる電気配線を形成する過程と、
    1つ又はそれ以上のTiN、WN、TaN、Ta元素、Ti元素、及びW元素からなる導電性材料を、前記電気配線上に形成する過程と、
    ルテニウム、ロジウム、イリジウム、コバルト、パラジウム、白金、又はニッケルの1つ又はそれ以上を含む有機金属前駆体を、前記導電性材料の近傍に設ける過程と、
    金属を前記前駆体から放出するために前駆体を還元性雰囲気に晒す過程であって、放出された金属は、ルテニウム、ロジウム、イリジウム、コバルト、パラジウム、白金、又はニッケルの1つ又はそれ以上で主に構成される、前駆体を還元性雰囲気に晒す過程と、
    第1キャパシタ電極を形成するために、前記導電性材料上に前記放出された金属を堆積する過程と、
    前記第1キャパシタ電極上に誘電体材料を形成する過程と、
    前記誘電体材料上に第2キャパシタ電極を形成する過程であって、前記第2キャパシタ電極は金属を含み、前記第2キャパシタ電極を形成する過程は、金属含有前駆体を酸化雰囲気に晒す過程を含む、第2キャパシタ電極を形成する過程と、
    を具備するキャパシタの形成方法。
  13. 前記前駆体はルテニウムからなり、前記放出された金属は、ルテニウムで主に構成される請求項12に記載の方法。
  14. 前記前駆体はロジウムからなり、前記放出された金属は、ロジウムで主に構成される請求項12に記載の方法。
  15. 前記前駆体はイリジウムからなり、前記放出された金属は、イリジウムで主に構成される請求項12に記載の方法。
  16. 前記前駆体はコバルトからなり、前記放出された金属は、コバルトで主に構成される請求項12に記載の方法。
  17. 前記前駆体はパラジウムからなり、前記放出された金属は、パラジウムで主に構成される請求項12に記載の方法。
  18. 前記前駆体は白金からなり、前記放出された金属は、白金で主に構成される請求項12に記載の方法。
  19. 前記前駆体はニッケルからなり、前記放出された金属は、ニッケルで主に構成される請求項12に記載の方法。
  20. 前記前駆体はトリカルボニルシクロヘキサジエンルテニウムを含む請求項12に記載の方法。
  21. 前記還元性雰囲気はNHを含む請求項12に記載の方法。
  22. 前記還元性雰囲気はプラズマ活性水素を含む請求項12に記載の方法。
  23. 前記還元性雰囲気はHを含む請求項12に記載の方法。
  24. キャパシタの形成方法であって、該方法は、
    それにより支持される電気ノードを有する半導体基板を設ける過程と、
    前記ノードに電気的に接触する、導電性ドープシリコンからなる電気配線を形成する過程と、
    TiN、WN、TaN、Ta元素、Ti元素、及びW元素の1つ又はそれ以上を含む導電性材料を、前記電気配線上に形成する過程と、
    前記導電性材料の近傍に有機金属前駆体を設ける過程と、
    前記前駆体から金属を放出するために、前記前駆体を還元性雰囲気に晒す過程と、
    第1キャパシタ電極を形成するために、前記導電性材料上に前記放出された金属を堆積する過程と、
    前記第1キャパシタ電極上に誘電体材料を形成する過程と、
    前記誘電体材料上に第2キャパシタ電極を形成する過程であって、前記第2キャパシタ電極は金属を含み、前記誘電体材料は酸素を含み、前記第2キャパシタ電極を形成する過程は、金属含有前駆体を酸化雰囲気に晒す過程を含む、第2キャパシタ電極を形成する過程と、
    を具備するキャパシタの形成方法。
  25. 前記誘電体材料は、Taを含み、前記第2キャパシタ電極を形成する過程は、金属含有前駆体をNO、O又はOの1つ又はそれ以上に晒す過程からなる請求項24に記載の方法。
  26. 前記導電性材料は、TiNで構成され、前記放出されて堆積された金属は、前記導電性材料に物理的に接触している請求項24に記載の方法。
  27. 前記導電性材料は、Ti元素で構成され、前記放出されて堆積された金属は、前記導電性材料に物理的に接触している請求項24に記載の方法。
  28. 前記導電性材料は、WNで構成され、前記放出されて堆積された金属は、前記導電性材料に物理的に接触している請求項24に記載の方法。
  29. 前記導電性材料は、W元素で構成され、前記放出されて堆積された金属は、前記導電性材料に物理的に接触している請求項24に記載の方法。
  30. 前記導電性材料は、TaNで構成され、前記放出されて堆積された金属は、前記導電性材料に物理的に接触している請求項24に記載の方法。
  31. 前記導電性材料は、Ta元素で構成され、前記放出されて堆積された金属は、前記導電性材料に物理的に接触している請求項24に記載の方法。
  32. 前記誘電体材料は、高誘電体材料からなる請求項24に記載の方法。
  33. 前記誘電体材料は、Taからなる請求項24に記載の方法。
  34. キャパシタの形成方法であって、該方法は、
    導電性材料を支持する半導体基板を設ける過程と、
    前記導電性材料の近傍に有機金属前駆体を設ける過程と、
    前記前駆体から金属を放出するために、前記前駆体を還元性雰囲気に晒す過程と、
    第1キャパシタ電極を形成するために、前記導電性材料上に放出された材料を堆積する過程と、
    前記第1キャパシタ電極上に誘電体材料を形成する過程と、
    前記誘電体材料上に第2キャパシタ電極を形成する過程と、を具備し、
    前記第2キャパシタ電極は金属を含み、前記誘電体材料は酸素を含み、前記第2キャパシタ電極を形成する過程は、金属含有前駆体を酸化雰囲気に晒す過程を含むキャパシタの形成方法。
JP2003522151A 2001-08-16 2002-08-15 金属含有材料及びキャパシタ電極形成方法並びにキャパシタ構造 Pending JP2005526377A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/932,236 US20030036242A1 (en) 2001-08-16 2001-08-16 Methods of forming metal-comprising materials and capacitor electrodes; and capacitor constructions
PCT/US2002/026191 WO2003017341A2 (en) 2001-08-16 2002-08-15 Methods of forming metal-comprising materials and capacitor electrodes; and capacitor constructions

Publications (2)

Publication Number Publication Date
JP2005526377A true JP2005526377A (ja) 2005-09-02
JP2005526377A5 JP2005526377A5 (ja) 2005-10-27

Family

ID=25461998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003522151A Pending JP2005526377A (ja) 2001-08-16 2002-08-15 金属含有材料及びキャパシタ電極形成方法並びにキャパシタ構造

Country Status (11)

Country Link
US (5) US20030036242A1 (ja)
EP (1) EP1417701B1 (ja)
JP (1) JP2005526377A (ja)
KR (2) KR100627503B1 (ja)
CN (1) CN100521086C (ja)
AT (1) ATE360260T1 (ja)
AU (1) AU2002327474A1 (ja)
DE (1) DE60219635T2 (ja)
SG (1) SG146440A1 (ja)
TW (1) TW559982B (ja)
WO (1) WO2003017341A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390849B1 (ko) * 2001-06-30 2003-07-12 주식회사 하이닉스반도체 하프늄산화막을 구비하는 캐패시터의 제조 방법
KR100408726B1 (ko) * 2001-12-10 2003-12-11 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
JP2005314713A (ja) * 2004-04-27 2005-11-10 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude ルテニウム膜またはルテニウム酸化物膜の製造方法
KR100587686B1 (ko) * 2004-07-15 2006-06-08 삼성전자주식회사 질화 티타늄막 형성방법 및 이를 이용한 커패시터 제조방법
US7720213B2 (en) 2004-12-30 2010-05-18 Alcatel Lucent Parameter dependent ring tones
US7713876B2 (en) * 2005-09-28 2010-05-11 Tokyo Electron Limited Method for integrating a ruthenium layer with bulk copper in copper metallization
CN101223298B (zh) * 2006-09-22 2011-09-07 乔治洛德方法研究和开发液化空气有限公司 含钌膜的沉积方法
JP5313171B2 (ja) * 2007-02-21 2013-10-09 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード ルテニウムベースの膜を基板上に形成するための方法
US8859047B2 (en) 2010-02-23 2014-10-14 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Use of ruthenium tetroxide as a precursor and reactant for thin film depositions
US9613859B2 (en) 2015-01-09 2017-04-04 Applied Materials, Inc. Direct deposition of nickel silicide nanowire
JP7346430B2 (ja) 2018-02-12 2023-09-19 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 無酸素共反応物を使用したルテニウムの蒸着方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5248636A (en) * 1987-07-16 1993-09-28 Texas Instruments Incorporated Processing method using both a remotely generated plasma and an in-situ plasma with UV irradiation
US5130172A (en) * 1988-10-21 1992-07-14 The Regents Of The University Of California Low temperature organometallic deposition of metals
US5314727A (en) * 1992-07-28 1994-05-24 Minnesota Mining & Mfg. Co./Regents Of The University Of Minnesota Chemical vapor deposition of iron, ruthenium, and osmium
US5403620A (en) * 1992-10-13 1995-04-04 Regents Of The University Of California Catalysis in organometallic CVD of thin metal films
KR100320364B1 (ko) * 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
US5392189A (en) * 1993-04-02 1995-02-21 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same
KR100362751B1 (ko) * 1994-01-19 2003-02-11 소니 가부시끼 가이샤 반도체소자의콘택트홀및그형성방법
US5668040A (en) * 1995-03-20 1997-09-16 Lg Semicon Co., Ltd. Method for forming a semiconductor device electrode which also serves as a diffusion barrier
US5874364A (en) * 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
US5783716A (en) * 1996-06-28 1998-07-21 Advanced Technology Materials, Inc. Platinum source compositions for chemical vapor deposition of platinum
US5817175A (en) * 1995-07-25 1998-10-06 Micron Technology, Inc. Method of reducing carbon incorporation into films produced by chemical vapor deposition involving organometallic precursor compounds
US6313035B1 (en) * 1996-05-31 2001-11-06 Micron Technology, Inc. Chemical vapor deposition using organometallic precursors
US5856236A (en) * 1996-06-14 1999-01-05 Micron Technology, Inc. Method of depositing a smooth conformal aluminum film on a refractory metal nitride layer
JPH1079483A (ja) * 1996-09-04 1998-03-24 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH10209392A (ja) * 1997-01-22 1998-08-07 Sony Corp 半導体メモリセル用キャパシタの電極及び半導体メモリセル用キャパシタ、並びに、それらの作製方法
JP3027946B2 (ja) * 1997-01-24 2000-04-04 日本電気株式会社 半導体装置およびその製造方法
US6211034B1 (en) * 1997-04-14 2001-04-03 Texas Instruments Incorporated Metal patterning with adhesive hardmask layer
US6074943A (en) * 1997-04-16 2000-06-13 Texas Instruments Incorporated Sidewalls for guiding the via etch
US6182712B1 (en) * 1997-07-21 2001-02-06 Inhale Therapeutic Systems Power filling apparatus and methods for their use
US6143191A (en) * 1997-11-10 2000-11-07 Advanced Technology Materials, Inc. Method for etch fabrication of iridium-based electrode structures
US6162172A (en) * 1998-01-30 2000-12-19 Edwards Lifesciences Corporation Methods and apparatus for retracting tissue
DE19808069A1 (de) * 1998-02-26 1999-09-02 Bosch Gmbh Robert Verfahren zum Fixieren einer Rotorwicklung
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6286668B1 (en) * 1998-05-19 2001-09-11 Allen Moses Flat article carrying case and storage system utilizing the same
US6271131B1 (en) * 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6063705A (en) * 1998-08-27 2000-05-16 Micron Technology, Inc. Precursor chemistries for chemical vapor deposition of ruthenium and ruthenium oxide
US6197628B1 (en) * 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US6541067B1 (en) * 1998-08-27 2003-04-01 Micron Technology, Inc. Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide and method of using same
US6074945A (en) * 1998-08-27 2000-06-13 Micron Technology, Inc. Methods for preparing ruthenium metal films
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6187673B1 (en) * 1998-09-03 2001-02-13 Micron Technology, Inc. Small grain size, conformal aluminum interconnects and method for their formation
US6323081B1 (en) * 1998-09-03 2001-11-27 Micron Technology, Inc. Diffusion barrier layers and methods of forming same
WO2000022658A1 (fr) * 1998-10-14 2000-04-20 Hitachi, Ltd. Dispositif semi-conducteur et son procede de fabrication
KR100272172B1 (ko) * 1998-10-16 2000-11-15 윤종용 반도체장치의 커패시터 및 그 제조방법
US6358790B1 (en) * 1999-01-13 2002-03-19 Agere Systems Guardian Corp. Method of making a capacitor
US6158610A (en) * 1999-02-22 2000-12-12 Kolvek; Scott Fenton Two component fluid draining pan
JP2000314348A (ja) * 1999-05-06 2000-11-14 Nippon Walbro:Kk ロータリ絞り弁式気化器
JP2003510839A (ja) * 1999-09-28 2003-03-18 シメトリックス・コーポレーション バリア層を有する集積回路およびその製造方法
US6294425B1 (en) * 1999-10-14 2001-09-25 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
US6984591B1 (en) * 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
JP2001308288A (ja) * 2000-04-27 2001-11-02 Sharp Corp 半導体装置の製造方法および半導体装置
JP3826672B2 (ja) * 2000-05-12 2006-09-27 トヨタ自動車株式会社 アクセルの全閉位置の学習制御装置およびその方法
US6429127B1 (en) * 2000-06-08 2002-08-06 Micron Technology, Inc. Methods for forming rough ruthenium-containing layers and structures/methods using same
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
IL155097A0 (en) 2000-09-28 2003-10-31 Nanocyte Inc Methods, compositions and devices utilizing stinging cells/capsules for delivering a therapeutic or a cosmetic agent into a tissue
KR20020036916A (ko) * 2000-11-11 2002-05-17 주승기 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자
US6524867B2 (en) * 2000-12-28 2003-02-25 Micron Technology, Inc. Method for forming platinum-rhodium stack as an oxygen barrier
US6492261B2 (en) * 2000-12-30 2002-12-10 Intel Corporation Focused ion beam metal deposition
US6464779B1 (en) * 2001-01-19 2002-10-15 Novellus Systems, Inc. Copper atomic layer chemical vapor desposition
JP2002222932A (ja) * 2001-01-24 2002-08-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6518610B2 (en) * 2001-02-20 2003-02-11 Micron Technology, Inc. Rhodium-rich oxygen barriers
US20030029715A1 (en) * 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US6696368B2 (en) * 2001-07-31 2004-02-24 Micron Technology, Inc. Titanium boronitride layer for high aspect ratio semiconductor devices
US6780753B2 (en) * 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
US7476618B2 (en) * 2004-10-26 2009-01-13 Asm Japan K.K. Selective formation of metal layers in an integrated circuit
US20060128160A1 (en) * 2004-12-10 2006-06-15 Yoo Woo S Photoresist strip using solvent vapor
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US7459392B2 (en) * 2005-03-31 2008-12-02 Intel Corporation Noble metal barrier and seed layer for semiconductors
US20060261441A1 (en) * 2005-05-23 2006-11-23 Micron Technology, Inc. Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same

Also Published As

Publication number Publication date
US20030036210A1 (en) 2003-02-20
US6924195B2 (en) 2005-08-02
AU2002327474A1 (en) 2003-03-03
TW559982B (en) 2003-11-01
US20060040414A1 (en) 2006-02-23
ATE360260T1 (de) 2007-05-15
DE60219635T2 (de) 2007-12-20
US7354842B2 (en) 2008-04-08
US20040161892A1 (en) 2004-08-19
SG146440A1 (en) 2008-10-30
CN100521086C (zh) 2009-07-29
KR100627503B1 (ko) 2006-09-21
US20050032366A1 (en) 2005-02-10
EP1417701A2 (en) 2004-05-12
KR100632614B1 (ko) 2006-10-09
KR20060031708A (ko) 2006-04-12
KR20040030959A (ko) 2004-04-09
WO2003017341B1 (en) 2004-04-15
EP1417701B1 (en) 2007-04-18
CN1543665A (zh) 2004-11-03
WO2003017341A3 (en) 2004-02-19
WO2003017341A2 (en) 2003-02-27
US20030036242A1 (en) 2003-02-20
DE60219635D1 (de) 2007-05-31

Similar Documents

Publication Publication Date Title
KR100610303B1 (ko) 로듐이 풍부한 산소 장벽
US20060040414A1 (en) Methods of forming conductive materials
US6846711B2 (en) Method of making a metal oxide capacitor, including a barrier film
US7687844B2 (en) Semiconductor constructions
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
KR100424710B1 (ko) 반도체 소자의 제조방법
KR20010027083A (ko) 반도체 소자의 캐패시터 제조방법
KR20010027082A (ko) 반도체 소자의 캐패시터 제조방법
KR100734640B1 (ko) 반도체 소자의 캐패시터 제조 방법
JP2002094030A (ja) 半導体装置およびその製造方法
KR20020015421A (ko) 고유전체 캐패시터의 제조 방법
KR20010114049A (ko) 반도체 소자의 커패시터 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040205

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060906

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070704

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080421

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080421

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080421

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080521

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080623

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080623

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080718

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080718

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040205