KR20020036916A - 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자 - Google Patents

실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자 Download PDF

Info

Publication number
KR20020036916A
KR20020036916A KR1020000067005A KR20000067005A KR20020036916A KR 20020036916 A KR20020036916 A KR 20020036916A KR 1020000067005 A KR1020000067005 A KR 1020000067005A KR 20000067005 A KR20000067005 A KR 20000067005A KR 20020036916 A KR20020036916 A KR 20020036916A
Authority
KR
South Korea
Prior art keywords
thin film
amorphous silicon
silicon thin
light absorbing
absorbing layer
Prior art date
Application number
KR1020000067005A
Other languages
English (en)
Inventor
주승기
윤여건
김태경
Original Assignee
주승기
피티플러스(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주승기, 피티플러스(주) filed Critical 주승기
Priority to KR1020000067005A priority Critical patent/KR20020036916A/ko
Priority to US09/855,431 priority patent/US20020056839A1/en
Publication of KR20020036916A publication Critical patent/KR20020036916A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판 상에 증착된 비정질 실리콘 박막을 열처리하여 다결정 실리콘 박막을 형성하는 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체 소자에 관한 것이다.
본 발명에 따르면, 기판 위에 형성된 비정질 실리콘 박막을 급속 열처리하여 결정화시킬 때, 빛 흡수도가 기판이나 비정질 실리콘 박막 보다 매우 큰 광 흡수층을 비정질 실리콘 박막의 주위에 형성하고 램프(lamp) 가열하도록 구성되어 있다.
이에 의해, 기판의 온도 상승을 최대한 억제하면서 비정질 실리콘 박막의 온도를 높일 수 있게 되어, 기판의 변형없이 비정질 실리콘 박막을 결정화시킬 수 있게 된다.

Description

실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체 소자{METHOD OF CRYSTALLIZING A SILICON THIN FILM AND SEMICONDUCTOR DEVICE FABRICATED THEREBY}
본 발명은 결정질 실리콘 박막의 제조 방법 및 이에 의해 제조된 반도체 소자에 관한 것이다.
결정질 실리콘 박막을 사용하는 반도체 소자로서 잘 알려져 있는 박막 트랜지스터는, 절연층이 형성되어 있는 반도체 기판 위나 절연 기판 위에 실리콘과 같은 반도체 박막을 형성시킴으로써 제작될 수 있다. 이러한 박막 트랜지스터는 다양한 집적 회로에 사용되며, 특히, 액정 표시 소자(Liquid Crystal Display)의 각각의 화소에 형성된 스위칭 소자나 주변 회로부에 형성된 구동 회로 등에 사용된다.
이와 같은 반도체 소자에 사용되는 다결정 실리콘 박막을 얻기 위해서는, 잘 알려진 바와 같이 기판 위에 증착되어 있는 비정질 실리콘 박막을 대략 600℃ 이상의 온도에서 열처리하여야 한다. 하지만, 액정 표시 소자를 구동하는 소자로서 다결정 실리콘 박막 트랜지스터는 유리 기판과 같은 투명 기판 위에 형성시켜야 하기 때문에, 열처리 온도는 유리 기판의 변형 온도 이하인 대략 600℃ 이하의 저온이어야 한다.
따라서, 이러한 문제를 해결하기 위하여 다음과 같은 두 방향으로의 연구가 진행되어 왔다.
첫 번째 방향은 비정질 실리콘 박막에 레이저를 조사하여 그 일부를 용융시켜서 결정화시키는 방법이다. 이 방법은 기판의 온도는 많이 올리지 않고, 비정질 실리콘 박막의 일부만 가열하는 방법이므로, 기판의 변형없이 실리콘 박막의 결정화가 가능하기는 하나, 결정화의 비균일성 및 고가의 제조 원가, 수율 저하 등의 문제가 있다.
두 번째 방향은 금속 박막을 비정질 실리콘 박막에 증착함으로써 결정화 온도를 대략 500℃ 이하로 낮추는 금속 유도 측면 결정화법이라는 방법이다. 이 방법은 금속 박막을 비정질 실리콘 박막에 증착한 후에 가열로(furnace)에서 열처리를 하여 비정질 실리콘을 결정화시키는 방법이다. 이 방법은 레이저 열처리 방법의 문제인 결정화의 비균일성, 수율 저하 등의 문제를 해결할 수는 있으나, 실제 공정에서 이 방법을 적용하기 위해서는 500℃ 정도의 온도에서 수 시간의 열처리가 필요하다는 단점이 있었다.
이러한 단점을 해소하고자, 열처리법으로서, 램프를 이용하여 빠른 가열 속도와 냉각을 통해 짧은 시간동안 고온 열처리하는 급속 열처리법이 제안되었다. 그러나, 급속 열처리법은 빛의 흡수도가 물질마다 다르다는 사실로부터 비정질 실리콘 박막의 온도와 기판의 온도를 다르게 하여 기판의 변형없이 고온의 열처리가 가능하지만, 비정질 실리콘 박막의 빛 흡수도 또한 매우 큰 편이 아니기 때문에 온도를 더 올리기에는 문제가 있었다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 급속 열처리법을 이용하면서도 비정질 실리콘 박막의 온도를 충분히 올릴 수 있는 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체 소자를 제공하는 것을 그 목적으로 한다.
본 발명의 제1 특징에 따르면, 박막트랜지스터의 활성층을 구성하는 실리콘 박막을 결정화하는 방법에 있어서, 기판을 준비하는 단계, 상기 기판 위에 비정질 실리콘 박막과 상기 비정질 실리콘보다 빛의 흡수도가 높은 물질로 이루어진 광 흡수층을 형성하는 단계, 및 상기 비정질 실리콘 박막에 빛을 조사하여 가열함으로써 비정질 실리콘을 결정화하여 결정질 실리콘 박막을 형성하는 가열 단계를 포함하는실리콘 박막의 결정화 방법이 제공된다.
본 발명의 제2 특징에 따르면, 기판 및 상기 기판 위에 형성되는 비정질 실리콘 박막에 빛을 조사하여 가열함으로써 결정화된 결정질 실리콘 박막을 포함하는 반도체 소자에 있어서, 상기 비정질 실리콘 보다 빛의 흡수도가 높은 물질로 이루어진 광 흡수층이 상기 실리콘 박막에 형성된 반도체 소자가 제공된다.
도 1은 본 발명에 따른 램프 선 가열에 의한 금속 유도 측면 결정화 속도를 비교하기 위한 시편의 단면도.
도 2는 도 1에 도시한 시편을 급속 열처리할 때의 금속 유도 측면 결정화 속도를 도시한 그래프.
도 3a 내지 도 3g는 본 발명의 제1 실시예에 따른 박막 트랜지스터(thin film transistor)를 제조하는 공정을 도시한 단면도.
도 4a 내지 도 4g는 본 발명의 제2 실시예에 따른 박막 트랜지스터를 제조하는 공정을 도시한 단면도.
도 5a 내지 도 5e는 본 발명의 제3 실시예에 따른 박막트랜지스터를 제조하는 공정을 도시한 단면도.
도 6a 내지 도 6d는 본 발명의 제4 실시예에 따른 박막트랜지스터를 제조하는 공정을 도시한 단면도.
도 7a 내지 도 7f는 본 발명의 제5 실시예에 따른 박막 트랜지스터를 제조하는 공정을 도시한 단면도.
도 8a 내지 도 8e는 본 발명의 제6 실시예에 따른 박막 트랜지스터를 제조하는 공정을 도시한 단면도.
도 9a 내지 도 9f는 본 발명의 제7 실시예에 따른 박막 트랜지스터를 제조하는 공정을 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
30 : 기판
31 : 광 흡수층
32 : 실리콘 산화막
33 : 비정질 실리콘층
34 : 게이트 절연층
35 : 게이트 전극
36 : 금속 박막
37 : 덮개막
38 : 금속선
다음으로, 첨부 도면을 참조하여, 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 3a 내지 도 3g는 본 발명의 제1 실시예에 따른 박막 트랜지스터를 제조하는 공정을 도시한 단면도이다.
도 3a는 기판(30) 위에, 광 흡수층(31), 실리콘 산화막(32) 및 비정질 실리콘층(33)이 형성되어 패터닝된 상태의 단면도이다.
기판(30)은 코닝 1737 유리, 석영 또는 산화 실리콘 등의 투명 절연 물질로 구성될 수 있다. 선택적으로, 기판(30) 위에 하부 절연층 (도시 생략)이 형성될 수 있다. 하부 절연층은 산화실리콘(SiO2), 실리콘 질화물(SiNx), 실리콘 산화질화물(SiOxNy) 또는 이들의 복합층을 PECVD (plasma-enhanced chemical vapor deposition), LPCVD (low-pressure chemical vapor deposition), APCVD (atmosphere pressure chemical vapor deposition), ECR CVD (Electron Cyclotron Resonance CVD) 등의 증착법을 이용하여 대략 600oC 이하의 온도에서 300 내지10,000 Å, 양호하게는 500 내지 3,000 Å 두께로 증착시킴으로써 형성될 수 있다.
광 흡수층(31)은 기판(30) 위에 스퍼터링법(sputtering), 증기 증착법(evaporatipon), CVD, 도금(electroplating)등의 피착 기술을 이용하여 광 흡수도가 높은 물질을 증착함으로써 형성될 수 있다. 예를 들어, 기판(30) 위에 마그네트론 스퍼터링법을 이용하여 대략 3000 Å의 몰리브데눔(Mo) 박막을 증착함으로써 광 흡수층(31)을 형성할 수 있다. 이러한 광 흡수층(31)의 증착 여부, 위치 및 두께 등에 따라 비정질 실리콘의 결정화도가 달라질 수 있다.
실리콘 산화막(32)은 상기한 하부 절연층과 같은 방법으로 증착할 수 있으며, 광 흡수층(31)과 비정질 실리콘층(33)의 절연층으로서 작용할 수 있다.
비정질 실리콘층(33)은 PECVD, LPCVD 또는 스퍼터링을 이용하여 비정질 실리콘을 100 내지 3,000 Å, 양호하게는 500 내지 1,000 Å 두께로 증착시킴으로써 형성될 수 있다. 이러한 비정질 실리콘층(33)은 박막 트랜지스터의 활성층을 구성하게 되며, 소스, 드레인 및 채널 영역을 포함하고 추후에 형성될 기타 소자/전극 영역을 포함할 수 있다.
이와 같이 기판(30) 위에 형성된 삼중층 [광 흡수층(31), 실리콘 산화막(32) 및 비정질 실리콘층(33)]은 원하는 모양으로 패터닝될 수 있다. 이 때, 비정질 실리콘층(33)과 함께 하부의 광 흡수층(31)과 실리콘 산화막(32)을 동시에 식각해 냄으로써, 가열이 필요한 부분에만 국부적으로 광 흡수층(31)을 형성할 수 있다. 또 다른 방법으로서, 반사형 액정 표시 장치의 경우에는 광 흡수층(31)을 식각하지 않는 경우도 가능하다. 여기에서 패터닝 모양이나 크기는 변형이 가능하며 광 흡수층의 크기나 모양도 다양하게 변형될 수 있다.
도 3b는 기판(30)과 패터닝된 삼중층(31,32,33) 상에 게이트 절연층(34)과 게이트 전극(35)을 증착한 구조의 단면도이다. 게이트 절연층(34)은 PECVD, LPCVD, APCVD, ECR CVD 등의 증착법을 이용하여 산화 실리콘, 실리콘 질화물(SiNx), 실리콘 산화질화물(SiOxNy) 또는 이들의 복합층을 300 내지 3,000 Å, 양호하게는 500 내지 1,000 Å 두께로 증착시켜 형성될 수 있다. 게이트 전극(35)은 게이트 절연층(34) 상에 금속 재료 또는 도핑된 폴리실리콘 등의 도전성 재료를 스퍼터링, 가열 증발(evaporation), PECVD, LPCVD, APCVD, ECR CVD 등의 방법을 사용하여 1,000 내지 8,000 Å, 양호하게는 2,000 내지 4,000 Å 두께로 증착함으로써 형성될 수 있다.
이어서, 도 3c에 도시한 바와 같이, 게이트 절연층(34)과 게이트 전극(35)을 원하는 형태로 식각한다.
도 3d는 저온 결정화를 위하여 Ni 등과 같은 금속 박막(36)을 피착한 모양을 도시한 단면도이다. 금속 박막(36)의 형성시에는, 패터닝이 필요하지 않도록 전면에 수 Å의 박막을 형성할 수도 있으며 [도 3d의 (1)], 금속 박막(36)과 게이트(34, 35) 사이의 거리를 두는 오프셋(offset)을 적용할 수도 있다 [도 3d의 (2)]. 오프셋을 적용하는 경우, 소스와 드레인에서의 오프셋 거리가 동일한 경우 [도 3d의 (2)]와 상이한 경우 [도 3d의 (3)]가 모두 가능하다.
도 3e는 게이트 전극을 마스크로 사용하여 활성층의 소스 및 드레인 영역을 도핑하는 공정을 도시한 도면이다. 예를 들어, N-MOS TFT를 제조하는 경우에는 이온 샤워 도핑 또는 이온 주입법을 사용하여 PH3, P, As 등의 도펀트를 대략 10∼200 KeV (양호하게는 30∼100 KeV)의 에너지로 대략 1×1011∼1×1022/cm3(양호하게는 1×1015∼1×1021/cm3)의 도우즈로 도핑하고, P-MOS TFT를 제조하는 경우에는 B2H6, B, BH3등의 도펀트를 대략 20∼70 KeV의 에너지로 대략 1×1011∼1×1022/cm3(양호하게는 1×1014∼1×1021/cm3)의 도우즈로 도핑할 수 있다. 드레인 영역에 예를 들어 약하게 도핑된 영역 또는 오프셋 영역이 있는 접합부를 형성하거나, CMOS를 형성하는 경우에는, 추가의 마스크를 이용한 여러 차례의 도핑 공정이 필요함은 자명하다.
도 3f는 절연층으로서 덮개막(37)을 형성한 후에 급속 열처리하는 공정을 도시한 단면도이다. 급속 열처리 시의 램프의 빛의 조사 방향은 상, 하부로부터의 두 방향이 모두 가능하며, 동시에 조사할 수도 있다. 이 때 조사되는 빛은, 파장이 400 nm 이상인 것이 바람직하다. 빛을 조사하는 방법으로서는, 선 모양의 빛을 스캐닝(scanning)하는 스캐닝법을 사용할 수 있다. 이와 같이 조사된 빛은, 저온 결정화를 위한 금속 박막(36)이 증착되어 있는 비투명성 비정질 실리콘층(33)은 가열시키는 반면, 투명성인 기판(30)은 가열시키지 않는다. 아울러, 조사된 빛은 비정질 실리콘층(33) 아래에 있는 광 흡수층(31)에 의해 흡수되며, 광 흡수층(31)에 흡수된 빛은 비정질 실리콘층(33)을 더욱 가열시키게 된다. 이를 보다 구체적으로 설명하면, 가시 광선과 같은 영역의 파장을 갖는 빛의 경우, 유리 등의 투명성 재료로 이루어진 기판(30)은 거의 빛을 흡수하지 못하는 반면, 비정질 실리콘층(33)의 경우는 약간의 에너지를 흡수하게 되며, 금속과 같은 재료로 이루어진 광 흡수층(31)은 빛 에너지를 매우 잘 흡수하게 된다. 따라서, 광 흡수층(31)에 의해 제공되는 에너지에 의해 비정질 실리콘층(33)에 대한 열처리 속도를 향상시킬 수 있게 됨에 따라, 비정질 실리콘층(33)의 결정화의 진행 속도를 더욱 빠르게 할 수 있다.
그 후, 도 3g에 도시한 바와 같이, 덮개막(37)의 일부를 제거한 후에 전압 인가를 위한 금속선(38)을 형성함으로써 본 발명의 제1 실시예에 따른 박막 트랜지스터를 완성할 수 있다.
다음으로, 도 4a 내지 도 4g를 참조하여, 본 발명의 제2 실시예에 따른 박막 트랜지스터를 제조하는 공정에 대해 살펴본다.
도 4a는 기판(40) 상에 박막 트랜지스터의 활성층을 구성하는 비정질 실리콘층(41)이 형성되어 패터닝된 상태의 단면도이다. 제1 실시예에서와 마찬가지로, 기판(40) 위에 선택적으로 하부 절연층 (도시 생략)을 형성할 수도 있다.
비정질 실리콘층(41)은 PECVD, LPCVD, 스퍼터링 등을 이용하여 비정질 실리콘을 100 내지 3,000Å, 양호하게는 500 내지 1,000 Å 두께로 증착시킨 후 원하는 모양으로 패터닝함으로써 형성될 수 있다. 비정질 실리콘층(41)에 의해 구성되는 활성층은 소스, 드레인 및 채널 영역을 포함하고 추후에 형성될 기타 소자/전극 영역을 포함할 수 있다.
이어서, 도 4b에 도시한 바와 같이, 기판(40)과 패터닝된 비정질실리콘층(41) 상에 게이트 절연층(42)과 게이트 전극(43)을 증착한 후 원하는 형태로 식각한다.
도 4c는 저온 결정화를 위하여 Ni 등과 같은 금속 박막(44)을 입힌 모양을 도시한 단면도이다. 금속 박막(44)의 형성시에는 패터닝이 필요하지 않도록 전면에 수 Å의 박막을 형성할 수도 있으며 [도 4c의 (1)], 금속 박막(44)과 게이트 전극(43) 사이에 거리를 두는 오프셋을 적용할 수도 있다 [도 4c의 (2)]. 오프셋을 적용하는 경우, 소스와 드레인에서의 오프셋 거리가 동일한 경우 [도 4c의 (3)]와 상이한 경우 [도 4c의 (4)]가 모두 가능하다.
이어서, 도 4d에 도시한 바와 같이, 게이트 전극(43)을 마스크로 사용하여 활성층의 소스 및 드레인 영역을 도핑한다.
그 후, 도 4e에 도시한 바와 같이, 절연층으로서 제1 덮개막(45)으로 적층한다.
도 4f는 제1 덮개막(45)을 식각해 콘택트 홀(46)(Contact hole)을 형성한 후에 광 흡수층(47)을 증착하고 그 위를 제2 덮개막(48)으로 덮은 후 급속 열처리하는 공정을 나타낸 단면도이다. 이 때, 광 흡수층(47)은 추후에 전압 인가를 위한 금속선(49)을 형성할 수 있는 재료, 즉 배선 금속으로 형성된다. 이 경우에도, 제1 실시예에서와 마찬가지로, 급속 열처리 시의 램프의 빛의 조사 방향은 상, 하부로부터의 두 방향이 모두 가능하며, 동시에 조사할 수도 있다. 또한, 이와 같이 조사된 빛은, 저온 결정화를 위한 금속 박막(44)이 증착되어 있는 비투명성 비정질 실리콘층(41)은 가열시키는 반면, 투명성인 기판(40)은 가열시키지 않는다. 아울러, 조사된 빛은 비정질 실리콘층(41) 위에 있는 광 흡수층(47)에 의해 흡수되며, 광 흡수층(47)에 흡수된 빛은 비정질 실리콘층(41)을 더욱 가열시키게 된다. 따라서, 비정질 실리콘층(41)에 대한 열처리 속도를 향상시킬 수 있게 됨에 따라, 비정질 실리콘층(41)의 결정화의 진행 속도를 더욱 빠르게 할 수 있다.
그 후, 도 4g에 도시한 바와 같이, 상부의 제2 덮개막(48)을 제거한 후에 광 흡수층(47)을 패터닝하여 트랜지스터의 전압 인가를 위한 금속선(49)을 형성함으로써, 본 발명의 제2 실시예에 따른 박막 트랜지스터를 완성할 수 있다.
이와 같은 예에서는, 도 4f의 광 흡수층으로 저온 결정화를 위한 Ni와 같은 금속을 사용하는 경우에는 도 4c의 공정을 생략할 수도 있다.
이상 설명한 바와 같은 제1 및 제2 실시예에서는, 채널 영역의 비정질 실리콘의 결정화가 금속 박막과 접해 있는 부분의 옆쪽으로 실리콘이 결정화되어 나가는 금속 유도 측면 결정화에 의해 일어나는 예를 개시하고 있다. 하지만, 본 발명에 의한 실리콘의 결정화 방법은 금속 유도 측면 결정화 이외의 다른 방법, 예를 들어 금속 유도 결정화법(MIC: Metal Induced Crystallization)나 고상 결정화법(SPC: Solid Phase Crystallization)에 의해서도 실행될 수 있다.
도 5a 내지 도 5e는 본 발명의 제3 실시예에 따른 박막트랜지스터를 제조하는 공정을 도시한 단면도로서, 금속 유도 결정화법을 사용하여 결정화하는 예를 도시한다. 도시한 바와 같이, 먼저 기판(50) 위에 광 흡수층(51), 절연층(52) 및 비정질 실리콘층(53)을 증착하고 패터닝한 후 (도 5a), 그 위에 Ni를 증착, 주입 또는 Ni을 함유하는 유기 용매를 코팅(coating)한다 (도 5b). 이어서, 게이트 절연층 및 게이트 전극을 형성한 후, 게이트 전극을 마스크로 사용하여 PH3, B2H6등의 도펀트를 활성층의 소스 및 드레인 영역에 도핑한다 (도 5c). 그 후, 급속 열처리법에 의해 결정화를 진행시킨다 (도 5d). 이때, 금속 유도 결정화법을 이용하는 본 실시예에서는 Ni 등과 같은 금속 박막(54)와 접한 비정질 실리콘이 결정화된다. 마지막으로, 트랜지스터의 전압 인가를 위한 금속선을 형성함으로써, 본 발명의 제3 실시예에 따른 박막 트랜지스터를 완성할 수 있다 (도 5e).
도 6a 내지 도 6d는 본 발명의 제4 실시예에 따른 박막트랜지스터를 제조하는 공정을 도시한 단면도로서, 고상 결정화법을 사용하여 결정화하는 예를 도시한다. 도시한 바와 같이, 먼저 기판(60) 위에 광 흡수층(61), 절연층(62) 및 비정질 실리콘층(63)을 증착하고 패터닝한 후 (도 6a), 게이트 절연층 및 게이트 전극을 형성하고, 게이트 전극을 마스크로 사용하여 PH3, B2H6등의 도펀트를 활성층의 소스 및 드레인 영역에 도핑한다 (도 6b). 그 후, 급속 열처리법에 의해 결정화를 진행시킨다 (도 6c). 이와 같이, 고상 결정화법를 이용하는 본 실시예에서는, Ni와 같은 금속 박막을 증착하지 않고 결정화를 진행시키게 된다. 마지막으로, 트랜지스터의 전압 인가를 위한 금속선을 형성함으로써, 본 발명의 제4 실시예에 따른 박막 트랜지스터를 완성할 수 있다 (도 6d).
도 7a 내지 도 7f는 본 발명의 제5 실시예에 따른 박막 트랜지스터를 제조하는 공정을 도시한 단면도로서, 추가의 열처리를 이용하는 예를 도시한다. 도시한 바와 같이, 먼저 기판(70) 위에 광 흡수층(71), 절연층(72) 및 비정질실리콘층(73)을 증착하고 패터닝한 후 (도 7a), 게이트 절연층 및 게이트 전극을 형성한다 (도 7b). 이어서, 게이트 절연층 및 게이트 전극을 형성하고, 저온 결정화를 위하여 Ni 등과 같은 금속 박막(76)을 피착한 후, 금속 박막(76)과 게이트 절연층 및 전극 사이에 오프셋을 적용하고나서, 게이트 전극을 마스크로 사용하여 PH3, B2H6등의 도펀트를 활성층의 소스 및 드레인 영역에 도핑한다 (도 7c). 그 후, 덮개막(77)을 전면에 도포한 후 가열로 또는 급속 열처리법에 의한 제1 열처리에 의해 결정화를 진행시킨다 (도 7d). 이어서, 트랜지스터의 전압 인가를 위한 금속선(78)을 형성한다 (도 7e). 마지막으로, 최종 구조물에 급속 열처리법에 의한 제2 열처리를 수행함으로써, 본 발명의 제5 실시예에 따른 박막 트랜지스터를 완성할 수 있다 (도 7f). 이와 같이 추가의 열처리를 진행하는 경우, 비정질 실리콘의 결정화도를 더욱 증진시킬 수 있다.
이상 설명한 실시예들에서는, 불순물을 도핑한 다음에 열처리를 수행하고 있으므로, 열처리 시에 비정질 실리콘의 결정화 뿐만 아니라 불순물의 활성화를 동시에 달성할 수 있다. 그러나, 열처리를 다음의 도 8 및 도 9에 도시한 바와 같이 불순물 도핑 이전에 실시할 수도 있다.
도 8a 내지 도 8e는 본 발명의 제6 실시예에 따른 박막 트랜지스터를 제조하는 공정을 도시한 단면도이다. 도시한 바와 같이, 먼저 기판(80) 위에 광 흡수층(81), 절연층(82), 비정질 실리콘층(83) 및 오프셋된 저온 결정화용 금속 박막(86)을 피착한 후에 제1 열처리를 수행하여 결정화를 진행시킨다 (도 8a). 이어서, 게이트 절연층(84) 및 게이트 전극(85)을 형성하고 (도 8b), 게이트 전극을 마스크로 사용하여 PH3, B2H6등의 도펀트를 활성층의 소스 및 드레인 영역에 도핑한다 (도 8c). 그 후, 덮개막(87)을 전면에 도포한 후 급속 열처리법에 의한 제2 열처리에 의해 결정화를 증진시킴과 함께 불순물을 활성화시킨다 (도 8d). 마지막으로, 트랜지스터의 전압 인가를 위한 금속선(88)을 형성함으로써, 본 발명의 제6 실시예에 따른 박막 트랜지스터를 완성할 수 있다 (도 8e).
도 9a 내지 도 9f는 본 발명의 제7 실시예에 따른 박막 트랜지스터를 제조하는 공정을 도시한 단면도이다. 도시한 바와 같이, 먼저 기판(90) 위에 광 흡수층(91), 절연층(92), 비정질 실리콘층(93) 및 일부에 형성된 저온 결정화용 금속 박막(96)을 피착한 후에 제1 열처리를 수행하여 결정화를 진행시킨다 (도 9a). 이어서, 활성층 영역을 패터닝한다 (도 9b). 그 후, 게이트 절연층(94) 및 게이트 전극(95)을 형성하고 (도 9c), 게이트 전극을 마스크로 사용하여 PH3, B2H6등의 도펀트를 활성층의 소스 및 드레인 영역에 도핑한다 (도 9d). 이어서, 덮개막(97)을 전면에 도포한 후 급속 열처리법에 의한 제2 열처리에 의해 결정화를 증진시킴과 동시에 불순물을 활성화시킨다 (도 9e). 마지막으로, 트랜지스터의 전압 인가를 위한 금속선(98)을 형성함으로써, 본 발명의 제7 실시예에 따른 박막 트랜지스터를 완성할 수 있다 (도 9f). 이와 같이, 본 실시예에 따르면, 도 9a에 도시한 바와 같이 활성층 영역을 패터닝하기 전에 열처리를 실시할 수 있음을 알 수 있다.
다음으로 도 1 및 도 2를 참조하여, 광 흡수층의 위치에 따른 금속 유도 측면 결정화 속도에 대해 살펴본다.
도 1은 본 발명에 따른 램프 선 가열에 의한 금속 유도 측면 결정화 속도를 비교하기 위한 시편의 단면도이다. 도시한 바와 같이, 시편은 세 가지 다른 부분 (영역 1, 영역 2, 영역 3)으로 구성되어 있으며, 영역 1은 비정질 실리콘의 하부에 빛 흡수를 위한 광 흡수층이 증착된 부분이며, 영역 2는 광 흡수층이 증착되지 않은 부분, 영역 3은 비정질 실리콘의 상부에 광 흡수층이 증착된 부분이다. 이와 같이 구성된 시편은 예를 들어 다음과 같이 제조될 수 있다.
먼저, 기판(11) 위에 마그네트론 스퍼터링법을 이용하여 3000 Å의 몰리브데눔(Mo) 박막을 증착한 후 사진 식각 공정을 통해서 광 흡수를 위한 하부 광흡수체(12)을 형성한다. 이어서, 하부 광 흡수층(12)과 비정질 실리콘층(14) 사이의 절연을 위해 전면에 실리콘 산화막(13)을 ECR-CVD를 이용하여 증착한 후 비정질 실리콘층(14)을 PECVD으로 증착한다. 그 다음에 금속 유도 측면 결정화를 위해 20 Å의 Ni로 이루어진 금속 박막(15)을 부분적으로 형성한다. 그리고, 상부에 증착할 상부 광 흡수층(12')과 비정질 실리콘층(14)간의 절연을 위한 실리콘 산화막(13')을 도 1과 같이 형성한 후, 하부 광 흡수층(12)과 동일한 방법으로 3000 Å의 몰리브데눔으로 이루어진 상부 광 흡수층(12')을 부분적으로 형성한다. 그 후, 열처리 시의 시편의 산화를 막고 열처리 효율을 향상시키기 위해, 덮개막으로서 실리콘 산화막(16)을 증착한다. 이렇게 제작된 시편은 영역 1, 영역 2, 영역 3으로 구분되며, 이들을 동시에 열처리하여 금속 유도 측면 결정화를 시킴으로써, 상대적인 금속 유도 측면 결정화 속도를 비교할 수 있다.
도 2는 도 1에 도시한 시편을 급속 열처리할 때의 금속 유도 측면 결정화 속도를 도시한 그래프이다. 도시한 바와 같이, 광 흡수층이 증착 되지 않은 경우 (영역 2)에 비해 비정질 실리콘층의 상부나 하부에 광 흡수층이 증착된 경우 (영역 1, 영역 3)의 결정화 속도가 동일한 램프 전력량(power)에서도 훨씬 빠른 것을 알 수 있다. 또한, 광 흡수층이 비정질 실리콘층의 상부에 증착된 경우 (영역 3)보다 하부에 증착된 경우 (영역 1)가 결정화 속도가 더욱 빠른 것을 확인할 수 있다. 이러한 시편을 500℃에서 10 시간 동안 질소 분위기를 유지하면서 열처리한 결과, 세 영역의 결정화 속도가 동일하였다. 이 결과로부터, 급속 열처리 시, 영역 1 및 3의 결정화 속도 향상은 박막내의 열적인 응력 등의 변화에 의한 것이라기 보다는, 열처리 시에 영역 2에 비해서 영역 1 및 3의 비정질 실리콘이 더욱 높은 온도로 가열되었음을 알 수 있다.
상술한 바와 같이, 빛에 의한 가열을 특징으로 하는 급속 열처리의 경우 가열하고자 하는 대상 주위에 광 흡수층을 증착함으로써, 광 흡수층이 존재하는 영역에서는 비정질 실리콘과 같은 반투명 박막의 온도를 선택적으로 높일 수 있게 되어 열처리 속도를 향상시킬 수 있다. 이 때, 광 흡수층이 상부에 증착된 경우보다는 하부에 증착된 경우가 더욱 열처리 속도를 향상시킬 수 있다.
이와 같이, 본 발명에 따르면, 기판의 손상없이 선택적으로 비정질 실리콘막을 고온에서 열처리하여 빠른 시간에 결정화시킬 수 있으며, 비교적 낮은 제조 원가로 결정질 실리콘 박막의 균일성 및 제조 수율을 향상시킬 수 있는 효과가 있다.또한, 광 흡수층의 증착 여부와 상대적인 위치 및 두께에 따라서 한 번의 열처리에서 하나의 기판 상의 여러 부분이 다른 열처리 효과를 갖게 할 수 있어서, 각 부분에서 다른 결정성을 갖는 결정질 실리콘 박막을 얻을 수 있다. 이러한 효과를 이용하면, 액정 표시 소자의 화소에 형성된 스위칭 소자나, 주변 회로부에 형성된 구동 회로 등 서로 다른 특성을 요구하는 소자가 혼재된 경우에도 한 번의 열처리로 원하는 소자의 제작이 가능해진다.
이상, 본 발명의 바람직한 실시예에 대해 설명하였으나, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상에 기초한 다양한 수정례 및 변형례도 본 발명의 범주에 속할 수 있다. 예를 들어, 본 발명의 제2 실시예에서는 광 흡수층(47)이 배선 금속으로도 작용할 수 있도록 형성되어 있으나, 이러한 광 흡수층이 게이트 전극 등의 다른 구성 요소로서 작용할 수 있도록 형성하는 것도 가능함은 자명하다.

Claims (33)

  1. 박막트랜지스터의 활성층을 구성하는 실리콘 박막을 결정화하는 방법에 있어서,
    기판을 준비하는 단계,
    상기 기판 위에 비정질 실리콘 박막과 상기 비정질 실리콘보다 빛의 흡수도가 높은 물질로 이루어진 광 흡수층을 형성하는 단계, 및
    상기 비정질 실리콘 박막에 빛을 조사하여 가열함으로써 비정질 실리콘을 결정화하여 결정질 실리콘 박막을 형성하는 가열 단계
    를 포함하는 실리콘 박막의 결정화 방법.
  2. 제1항에 있어서, 상기 가열 단계 이전에 상기 비정질 실리콘의 결정화 온도를 낮추기 위한 금속 박막을 상기 비정질 실리콘 박막의 적어도 일부에 증착하는 단계를 더 포함하는 실리콘 박막의 결정화 방법.
  3. 제2항에 있어서, 상기 금속 박막 증착 단계 이전에 상기 비정질 실리콘 박막 위에 게이트 전극을 형성하는 단계를 더 포함하며, 상기 금속 박막은 상기 비정질 실리콘 및 상기 게이트 전극 위의 전면에 걸쳐 증착되는 실리콘 박막의 결정화 방법.
  4. 제2항에 있어서, 상기 금속 박막 증착 단계 이전에 상기 비정질 실리콘 박막 위에 게이트 전극을 형성하는 단계를 더 포함하며, 상기 금속 박막은 상기 게이트 전극으로부터 소정 거리 이격되어 형성되는 실리콘 박막의 결정화 방법.
  5. 제4항에 있어서, 상기 소정 거리는 상기 게이트 전극의 하부에 형성되는 소스 및 드레인 측에서 서로 다르게 설정되는 실리콘 박막의 결정화 방법.
  6. 제1항에 있어서, 상기 빛의 흡수도가 높은 물질은 금속을 포함하는 실리콘 박막의 결정화 방법.
  7. 제6항에 있어서, 상기 금속은 몰리브데눔인 실리콘 박막의 결정화 방법.
  8. 제1항에 있어서, 상기 광 흡수층은 상기 비정질 실리콘 박막의 상부, 하부 또는 상하부 양쪽에 형성되는 실리콘 박막의 결정화 방법.
  9. 제8항에 있어서, 상기 비정질 실리콘 박막에 형성된 상기 광 흡수층 중 상기 비정질 실리콘 박막의 상부에 형성된 부분을 상기 가열 단계 이후에 제거하는 단계를 더 포함하는 실리콘 박막의 결정화 방법.
  10. 제8항에 있어서, 상기 광 흡수층의 재료, 위치 및 두께에 따라 상기 비정질실리콘 박막의 결정화 조건을 변경하는 실리콘 박막의 결정화 방법.
  11. 제1항에 있어서, 상기 광 흡수층을 패터닝하여 전기 접속용 배선을 형성하는 단계를 더 포함하는 실리콘 박막의 결정화 방법.
  12. 제1항에 있어서, 상기 광 흡수층을 형성하기 이전에 게이트 절연층 형성하는 단계 및 상기 광 흡수층을 패터닝하여 게이트 전극을 형성하는 단계를 더 포함하는 실리콘 박막의 결정화 방법.
  13. 제1항에 있어서, 상기 가열 단계를 반복하여 수행함으로써 상기 비정질 실리콘의 결정화도를 증진시키는 추가 가열 단계를 더 포함하는 실리콘 박막의 결정화 방법.
  14. 제1항에 있어서, 상기 가열 단계 이전에, 상기 비정질 실리콘을 열처리하여 결정화시키는 사전 결정화 단계를 더 포함하는 실리콘 박막의 결정화 방법.
  15. 제1항에 있어서, 상기 가열 단계는 상기 비정질 실리콘 박막에 불순물을 도핑한 이후에 수행되어 상기 불순물을 활성화시키는 실리콘 박막의 결정화 방법.
  16. 제1항에 있어서, 상기 조사되는 빛은 램프에 의해 조사되는 실리콘 박막의결정화 방법.
  17. 제1항에 있어서, 상기 빛은 상기 기판의 상부 방향, 하부 방향, 또는 상하부 양방향으로부터 조사되는 실리콘 박막의 결정화 방법.
  18. 제1항에 있어서, 상기 비정질 실리콘 박막과 상기 광 흡수층간에 절연층이 개재되며,
    상기 절연층은 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막 및 이들의 복합막 중의 어느 하나인 실리콘 박막의 결정화 방법.
  19. 제1항에 있어서, 상기 빛의 파장은 400 nm 이상인 실리콘 박막의 결정화 방법.
  20. 제1항에 있어서, 상기 빛을 조사할 때 상기 실리콘 박막 전체를 동시에 조사하는 실리콘 박막의 결정화 방법.
  21. 제1항에 있어서, 상기 가열 단계가 빛을 선 모양으로 스캐닝(scanning)함으로써 실행되는 실리콘 박막의 결정화 방법.
  22. 기판 및 상기 기판 위에 형성되는 비정질 실리콘 박막에 빛을 조사하여 가열함으로써 결정화된 결정질 실리콘 박막을 포함하는 반도체 소자에 있어서,
    상기 비정질 실리콘 보다 빛의 흡수도가 높은 물질로 이루어진 광 흡수층이 상기 실리콘 박막에 형성된 반도체 소자.
  23. 제22항에 있어서, 상기 실리콘 박막의 적어도 일부에 상기 비정질 실리콘의 결정화 온도를 낮추는 금속 박막이 형성된 반도체 소자.
  24. 제23항에 있어서, 상기 실리콘 박막 위에 게이트 전극이 형성되어 있고, 상기 금속 박막은 상기 실리콘 박막 및 상기 게이트 전극 위의 전체 표면에 증착되어 있는 반도체 소자.
  25. 제23항에 있어서, 상기 실리콘 박막 위에 게이트 전극이 형성되어 있고, 상기 금속 박막은 상기 게이트 전극으로부터 소정 거리 이격되어 형성되어 있는 반도체 소자.
  26. 제25항에 있어서, 상기 소정 거리는 상기 게이트 전극의 하부에 형성되는 소스 및 드레인 측에서 서로 다르게 설정되어 있는 반도체 소자.
  27. 제22항에 있어서, 상기 빛의 흡수도가 높은 물질은 금속을 포함하는 반도체 소자.
  28. 제27항에 있어서, 상기 금속은 몰리브데눔인 반도체 소자
  29. 제22항에 있어서, 상기 광 흡수층은 상기 실리콘 박막의 상부, 하부 또는 상하부 양쪽에 형성되어 있는 반도체 소자.
  30. 제22항에 있어서, 상기 광 흡수층이 패터닝되어 전기 접속용 배선을 형성하는 반도체 소자.
  31. 제22항에 있어서, 상기 광 흡수층이 패터닝되어 게이트 전극을 형성하는 반도체 소자.
  32. 제22항에 있어서, 상기 실리콘 박막과 상기 광 흡수층간에 절연층이 개재되어 있고, 상기 절연층은 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막 및 이들의 복합막 중의 어느 하나로 이루어지는 반도체 소자.
  33. 제29항에 있어서, 상기 실리콘 박막에 형성된 상기 광 흡수층 중 상기 실리콘 박막의 상부에 형성된 상기 광 흡수층이 제거된 반도체 소자.
KR1020000067005A 2000-11-11 2000-11-11 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자 KR20020036916A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000067005A KR20020036916A (ko) 2000-11-11 2000-11-11 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자
US09/855,431 US20020056839A1 (en) 2000-11-11 2001-05-14 Method of crystallizing a silicon thin film and semiconductor device fabricated thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000067005A KR20020036916A (ko) 2000-11-11 2000-11-11 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자

Publications (1)

Publication Number Publication Date
KR20020036916A true KR20020036916A (ko) 2002-05-17

Family

ID=19698515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000067005A KR20020036916A (ko) 2000-11-11 2000-11-11 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자

Country Status (2)

Country Link
US (1) US20020056839A1 (ko)
KR (1) KR20020036916A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496287B1 (ko) * 2002-08-03 2005-06-20 삼성에스디아이 주식회사 실리콘 박막의 결정화 방법, 이를 이용한 박막 트랜지스터및 상기 박막 트랜지스터를 구비한 평판 디스플레이 소자
US7745828B2 (en) 2007-01-11 2010-06-29 Samsung Electronics Co., Ltd. Organic light emitting device and manufacturing method thereof
US7964250B2 (en) 2006-02-21 2011-06-21 Samsung Electronics Co., Ltd. Flexible display device having enhanced thin film semiconductive layer and method of manufacture

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1310004A2 (de) * 2000-08-18 2003-05-14 Siemens Aktiengesellschaft Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen
JP2004506985A (ja) * 2000-08-18 2004-03-04 シーメンス　アクチエンゲゼルシヤフト 封入された有機電子構成素子、その製造方法および使用
DE10044842A1 (de) * 2000-09-11 2002-04-04 Siemens Ag Organischer Gleichrichter, Schaltung, RFID-Tag und Verwendung eines organischen Gleichrichters
JP2004512675A (ja) * 2000-09-22 2004-04-22 シーメンス　アクチエンゲゼルシヤフト 有機デバイスのための電極及び／又は導体路、及びその製造方法
DE10061299A1 (de) * 2000-12-08 2002-06-27 Siemens Ag Vorrichtung zur Feststellung und/oder Weiterleitung zumindest eines Umwelteinflusses, Herstellungsverfahren und Verwendung dazu
DE10061297C2 (de) 2000-12-08 2003-05-28 Siemens Ag Verfahren zur Sturkturierung eines OFETs
DE10061286C1 (de) * 2000-12-08 2002-04-04 Hollingsworth Gmbh Vorrichtung zum Aufziehen einer Kardiergarnitur
DE10105914C1 (de) * 2001-02-09 2002-10-10 Siemens Ag Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung
WO2002078052A2 (de) * 2001-03-26 2002-10-03 Siemens Aktiengesellschaft Gerät mit zumindest zwei organischen elektronischen bauteilen und verfahren zur herstellung dazu
DE10126860C2 (de) * 2001-06-01 2003-05-28 Siemens Ag Organischer Feldeffekt-Transistor, Verfahren zu seiner Herstellung und Verwendung zum Aufbau integrierter Schaltungen
DE10126859A1 (de) * 2001-06-01 2002-12-12 Siemens Ag Verfahren zur Erzeugung von leitfähigen Strukturen mittels Drucktechnik sowie daraus hergestellte aktive Bauelemente für integrierte Schaltungen
US20030036242A1 (en) * 2001-08-16 2003-02-20 Haining Yang Methods of forming metal-comprising materials and capacitor electrodes; and capacitor constructions
DE10151036A1 (de) 2001-10-16 2003-05-08 Siemens Ag Isolator für ein organisches Elektronikbauteil
DE10151440C1 (de) * 2001-10-18 2003-02-06 Siemens Ag Organisches Elektronikbauteil, Verfahren zu seiner Herstellung und seine Verwendung
KR100566894B1 (ko) * 2001-11-02 2006-04-04 네오폴리((주)) Ｍｉｌｃ를 이용한 결정질 실리콘 ｔｆｔ 패널 및 제작방법
JP3978019B2 (ja) * 2001-11-19 2007-09-19 矢崎化工株式会社 樹脂被覆鋼管における鋼管と被覆樹脂の分離回収方法、及び分離回収設備
DE10160732A1 (de) * 2001-12-11 2003-06-26 Siemens Ag Organischer Feld-Effekt-Transistor mit verschobener Schwellwertspannung und Verwendung dazu
DE10212639A1 (de) * 2002-03-21 2003-10-16 Siemens Ag Vorrichtung und Verfahren zur Laserstrukturierung von Funktionspolymeren und Verwendungen
DE10212640B4 (de) * 2002-03-21 2004-02-05 Siemens Ag Logische Bauteile aus organischen Feldeffekttransistoren
DE10226370B4 (de) * 2002-06-13 2008-12-11 Polyic Gmbh & Co. Kg Substrat für ein elektronisches Bauteil, Verwendung des Substrates, Verfahren zur Erhöhung der Ladungsträgermobilität und Organischer Feld-Effekt Transistor (OFET)
US8044517B2 (en) 2002-07-29 2011-10-25 Polyic Gmbh & Co. Kg Electronic component comprising predominantly organic functional materials and a method for the production thereof
EP1526902B1 (de) * 2002-08-08 2008-05-21 PolyIC GmbH & Co. KG Elektronisches gerät
ATE355566T1 (de) 2002-08-23 2006-03-15 Polyic Gmbh & Co Kg Organisches bauelement zum überspannungsschutz und dazugehörige schaltung
US7605023B2 (en) 2002-08-29 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device and heat treatment method therefor
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2004042837A2 (de) * 2002-11-05 2004-05-21 Siemens Aktiengesellschaft Organisches elektronisches bauteil mit hochaufgelöster strukturierung und herstellungsverfahren dazu
DE10253154A1 (de) * 2002-11-14 2004-05-27 Siemens Ag Messgerät zur Bestimmung eines Analyten in einer Flüssigkeitsprobe
ATE540436T1 (de) * 2002-11-19 2012-01-15 Polyic Gmbh & Co Kg Organisches elektronisches bauelement mit gleichem organischem material für zumindest zwei funktionsschichten
DE50306538D1 (de) * 2002-11-19 2007-03-29 Polyic Gmbh & Co Kg Organische elektronische schaltung mit stukturierter halbleitender funktionsschicht und herstellungsverfahren dazu
DE10300521A1 (de) * 2003-01-09 2004-07-22 Siemens Ag Organoresistiver Speicher
DE10302149A1 (de) * 2003-01-21 2005-08-25 Siemens Ag Verwendung leitfähiger Carbon-black/Graphit-Mischungen für die Herstellung von low-cost Elektronik
EP1586127B1 (de) * 2003-01-21 2007-05-02 PolyIC GmbH & Co. KG Organisches elektronikbauteil und verfahren zur herstellung organischer elektronik
US7656036B2 (en) 2003-02-14 2010-02-02 Nec Corporation Line component and semiconductor circuit using line component
DE10330062A1 (de) * 2003-07-03 2005-01-27 Siemens Ag Verfahren und Vorrichtung zur Strukturierung von organischen Schichten
DE10330064B3 (de) * 2003-07-03 2004-12-09 Siemens Ag Logikgatter mit potentialfreier Gate-Elektrode für organische integrierte Schaltungen
DE10338277A1 (de) * 2003-08-20 2005-03-17 Siemens Ag Organischer Kondensator mit spannungsgesteuerter Kapazität
DE10339036A1 (de) 2003-08-25 2005-03-31 Siemens Ag Organisches elektronisches Bauteil mit hochaufgelöster Strukturierung und Herstellungsverfahren dazu
DE10340644B4 (de) * 2003-09-03 2010-10-07 Polyic Gmbh & Co. Kg Mechanische Steuerelemente für organische Polymerelektronik
DE10340643B4 (de) * 2003-09-03 2009-04-16 Polyic Gmbh & Co. Kg Druckverfahren zur Herstellung einer Doppelschicht für Polymerelektronik-Schaltungen, sowie dadurch hergestelltes elektronisches Bauelement mit Doppelschicht
KR100611154B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
DE102004002024A1 (de) * 2004-01-14 2005-08-11 Siemens Ag Organischer Transistor mit selbstjustierender Gate-Elektrode und Verfahren zu dessen Herstellung
DE102004040831A1 (de) * 2004-08-23 2006-03-09 Polyic Gmbh & Co. Kg Funketikettfähige Umverpackung
DE102004059465A1 (de) * 2004-12-10 2006-06-14 Polyic Gmbh & Co. Kg Erkennungssystem
DE102004059467A1 (de) * 2004-12-10 2006-07-20 Polyic Gmbh & Co. Kg Gatter aus organischen Feldeffekttransistoren
DE102004059464A1 (de) * 2004-12-10 2006-06-29 Polyic Gmbh & Co. Kg Elektronikbauteil mit Modulator
DE102004063435A1 (de) 2004-12-23 2006-07-27 Polyic Gmbh & Co. Kg Organischer Gleichrichter
DE102005009819A1 (de) 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
DE102005009820A1 (de) * 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe mit organischen Logik-Schaltelementen
DE102005017655B4 (de) * 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
DE102005035590A1 (de) * 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Elektronisches Bauelement
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
DE102005042166A1 (de) * 2005-09-06 2007-03-15 Polyic Gmbh & Co.Kg Organisches Bauelement und ein solches umfassende elektrische Schaltung
DE102005044306A1 (de) * 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
KR100749010B1 (ko) * 2005-12-26 2007-08-13 (주)포인트엔지니어링 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치
FR2921749B1 (fr) * 2007-09-27 2014-08-29 Soitec Silicon On Insulator Procede de fabrication d'une structure comprenant un substrat et une couche deposee sur l'une de ses faces.
CN104681407A (zh) * 2013-12-02 2015-06-03 北京有色金属研究总院 一种制备多晶硅薄膜并控制其晶粒尺寸的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496287B1 (ko) * 2002-08-03 2005-06-20 삼성에스디아이 주식회사 실리콘 박막의 결정화 방법, 이를 이용한 박막 트랜지스터및 상기 박막 트랜지스터를 구비한 평판 디스플레이 소자
US7964250B2 (en) 2006-02-21 2011-06-21 Samsung Electronics Co., Ltd. Flexible display device having enhanced thin film semiconductive layer and method of manufacture
US7745828B2 (en) 2007-01-11 2010-06-29 Samsung Electronics Co., Ltd. Organic light emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
US20020056839A1 (en) 2002-05-16

Similar Documents

Publication Publication Date Title
KR20020036916A (ko) 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자
KR100439345B1 (ko) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR100561991B1 (ko) 박막트랜지스터를형성하기위한방법
KR100352366B1 (ko) 반도체장치 제작방법
US7361566B2 (en) Method of forming poly-silicon thin film transistors
US7521303B2 (en) Method of crystallizing amorphous semiconductor thin film and method of fabricating poly crystalline thin film transistor using the same
KR100426381B1 (ko) 결정질 실리콘 활성층을 포함하는 박막트랜지스터의 제조방법
KR100966420B1 (ko) 폴리실리콘 액정표시소자 및 그 제조방법
US6833561B2 (en) Storage capacitor structure for LCD and OELD panels
KR20020057382A (ko) 반도체 소자 제조 방법 및 장치
KR100662493B1 (ko) 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
KR100426380B1 (ko) 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법
KR100469624B1 (ko) 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 및반도체 장치
JP3361670B2 (ja) 半導体装置およびその製造方法
JP2000077353A (ja) 半導体装置の作製方法
KR100566893B1 (ko) 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법
KR20060032454A (ko) 다결정 실리콘 제조방법
JPH0411226A (ja) 表示装置の製造方法
KR100599926B1 (ko) 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 및반도체 장치
JP2002100637A (ja) 薄膜トランジスタ及びその作製方法
JP2500484B2 (ja) 薄膜トランジスタの製法
KR20020076791A (ko) 실리콘 박막의 결정화 방법 및 이를 이용한박막트랜지스터 제조 방법
JP2001244471A (ja) 薄膜トランジスタ
KR100615202B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자
JP3207813B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application