KR100749010B1 - 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치 - Google Patents
투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치 Download PDFInfo
- Publication number
- KR100749010B1 KR100749010B1 KR1020050129620A KR20050129620A KR100749010B1 KR 100749010 B1 KR100749010 B1 KR 100749010B1 KR 1020050129620 A KR1020050129620 A KR 1020050129620A KR 20050129620 A KR20050129620 A KR 20050129620A KR 100749010 B1 KR100749010 B1 KR 100749010B1
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- transparent substrate
- thin film
- silicon thin
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 123
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 108
- 239000010409 thin film Substances 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 230000031700 light absorption Effects 0.000 claims abstract description 38
- 238000010438 heat treatment Methods 0.000 claims abstract description 23
- 238000001816 cooling Methods 0.000 claims abstract description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 5
- 239000000356 contaminant Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005755 formation reaction Methods 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 기존의 RTP(Rapid Thermal Process) 광원을 열처리원이 아닌 다결정 실리콘 증착(RTP-CVD)을 위한 에너지원으로 사용함으로써 전기적 특성이 양호한 다결정 실리콘을 제조할 수 있는 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치에 관한 것으로, 광흡수층이 투명기판(Glass)의 광에너지에 의한 표면 효율을 증가시키고 기판 홀더가 백사이드 쿨링을 제공함으로써 투명기판의 고온공정에서 파생되는 취약성을 극복하고 있다. 이러한 본 발명은 전자소자의 한 구성요소로서 TFT LCD, LTPS- TFT LCD, OLED, 태양전지, 그 이외의 투명기판 상에 다결정 실리콘 박막이 요구되는 어떠한 응용 장치에도 적용가능하다.
다결정 실리콘, 광흡수층, 투명기판, 백사이드 쿨링, 냉각
Description
도 1a와 도 1b는 본 발명에 따른 투명기판을 이용한 다결정 실리콘 박막의 제조공정도이다.
도 2a는 본 발명에 따른 투명기판을 이용한 다결정 실리콘 박막의 제조공정에서 기판 홀더 상에 투명기판이 안착되어 있는 상태도이고, 도 2b는 본 발명에 따른 기판 홀더의 평면도이다.
도 3a는 종래 기술에 따른 다결정 실리콘의 결정 크기 분포를 보여주는 도면이며, 도 3b는 본 발명에 의해 제조된 다결정 실리콘의 결정 크기 분포를 보여주는 도면이다.
도 4는 본 발명에 의해 제조된 TFT의 개략적 단면도이다.
도 5는 본 발명의 의해 제조된 FET의 개략적 단면도이다.
도 6은 본 발명에 따른 투명기판을 이용한 다결정 실리콘 박막 구조체의 단면도이다.
※ 도면의 주요부분에 대한 부호의 설명 ※
10 : 투명기판 12 : 광흡수층
14 : 다결정 실리콘 박막 20 : 기판 홀더
22 : 냉각 채널 24 : 진공흡착 채널
26 : 반사막
본 발명은 다결정 실리콘 박막 제조 방법, 장치 및 그 구조체에 관한 것으로, 특히 기존의 RTP(Rapid Thermal Process) 광원을 열처리원이 아닌 다결정 실리콘 증착(RTP-CVD)을 위한 에너지원으로 사용함으로써 전기적 특성이 양호한 다결정 실리콘을 제조할 수 있는 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치에 관한 것이다.
다결정 실리콘(Polycrystalline Silicon : Poly-Si)은 무정형 실리콘(Amorphous Silicon : a-Si) 보다 전기적 특성이 우수하여 박막 트랜지스터 소자 뿐만 아니라 태양전지 등 다양한 전자소자 등에 응용되고 있다. 일반적으로, 다결정 실리콘의 전자소자는 실리콘, 석영 재질의 기판을 이용하여 형성되는데, 재료가 고가라는 단점이 있었다. 이러한 단점을 고려하여, 저가의 유리 또는 플라스틱 재질의 투명기판이 제안되었다. 그러나, 투명기판은 결정적으로 고온 공정(600℃ 이상)에 취약하다는 단점을 가지며, 그로 인하여 기판의 열적 손상 또는 변형이 빈번히 발생하고 있다.
한편, 다결정 실리콘의 제조 방법으로는 무정형 실리콘 박막을 먼저 형성한 후 레이저 등 광학 에너지 또는 열에너지에 의해 무정형 실리콘 박막을 결정화시키는 무정형 실리콘의 다결정화 방법이나, 저온 폴리실리콘 기상증착법(LTPS-PECVD) 등에 의해 기판 상에 다결정 실리콘을 직접 증착하는 기상증착법 등이 있다.
그러나, 무정형 실리콘의 다결정화 방법은 레이저 조사나 RTP 공정 등에 의한 후속 열처리 과정을 필수적으로 수반하기 때문에 제조효율이 낮고 결정화 시간이 많이 소요된다는 결점이 있었다. 또한, 기상증착법은 600℃ 이상의 고온에서 실리콘 박막이 증착되어야 하기 때문에, 낮은 연화온도를 갖는 저렴한 유리 또는 플라스틱 재질의 투명기판이 사용될 수 없으므로 원가 측면에서 불리하다.
본 발명은 상기한 문제점들을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 기존의 RTP 광원을 열처리원이 아닌 다결정 실리콘 증착을 위한 에너지원으로 사용함으로써 전기적 특성이 양호한 다결정 실리콘을 제조하는 것이다.
본 발명의 다른 목적은 광흡수층이 투명기판의 광에너지에 의한 표면 효율을 증가시키고 기판 홀더가 백사이드 쿨링을 제공함으로써 투명기판의 고온공정에서 파생되는 취약성을 극복하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 투명기판을 이용한 다결정 실리콘 박막 제조방법은, 투명기판을 이용한 다결정 실리콘 박막 제조방법에 있어서, 상기 투명기판의 표면 상에 광흡수층을 형성하는 단계와; RTP 광원 조사를 통해 상기 광흡수층을 가열하면서 상기 광흡수층 상에 다결정 실리콘 박막을 증착하는 단 계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 투명기판을 이용한 다결정 실리콘 박막 제조 장치는, 투명기판 표면 상에 다결정 실리콘 박막을 형성하기 위한 장치에 있어서, 반응로 내에 구비되어 상기 투명기판을 홀딩하고, 상기 투명기판에 대한 백사이드 쿨링을 수행하기 위한 기판 홀더와; 상기 기판 홀더 상에 로딩되는 소정의 광흡수층이 형성된 투명기판과; 상기 광흡수층을 가열하여 상기 다결정 실리콘 박막을 형성하기 위한 반응에너지를 제공하는 RTP 광원을 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 TFT 제조방법은, 투명기판과, 상기 투명기판 상에 형성되는 다결정 실리콘 활성층과, 상기 다결정 실리콘 활성층 상에 형성되는 게이트 절연층과, 상기 게이트 절연층 상에 형성되는 게이트를 구비한 TFT를 제조하는 방법에 있어서, 상기 다결정 실리콘 활성층을 형성하는 단계는, 상기 투명기판의 표면 상에 광흡수층을 형성하는 단계와; RTP 광원 조사를 통해 상기 광흡수층을 가열하면서 상기 광흡수층 상에 다결정 실리콘 박막을 증착하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 FET 제조방법은, 투명기판과, 상기 투명기판 상에 형성되는 다결정 실리콘 활성층과, 상기 다결정 실리콘 활성층 상에 형성되는 게이트 절연층과, 상기 게이트 절연층 상에 형성되는 게이트를 구비한 FET를 제조하는 방법에 있어서, 상기 다결정 실리콘 활성층을 형성하는 단계는, 상기 투명기판의 표면 상에 광흡수층을 형성하는 단계와; RTP 광원 조사를 통해 상기 광흡수층을 가열하면서 상기 광흡수층 상에 다결정 실리콘 박막을 증착하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 투명기판을 이용한 다결정 실리콘 박막 구조체는, 투명기판을 이용한 다결정 실리콘 박막 구조체에 있어서, 상기 투명기판 상에 형성되는 광흡수층과; RTP 광원 조사를 통해 상기 광흡수층을 가열하면서 상기 광흡수층 상에 형성되는 다결정 실리콘 박막을 구비하는 것을 특징으로 한다.
바람직하게, 상기 광흡수층은 Si, a-Si, Ge, SiC, a-C, GaAs, SiGe 중 어느 하나로 형성된다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치의 실시예를 상세히 설명한다.
도 1a와 도 1b는 본 발명에 따른 투명기판을 이용한 다결정 실리콘 박막의 제조공정도이고, 도 2a는 본 발명에 따른 투명기판을 이용한 다결정 실리콘 박막의 제조공정에서 기판 홀더 상에 투명기판이 안착되어 있는 상태도이며, 도 2b는 본 발명에 따른 기판 홀더의 평면도이다.
먼저, 도 2a에 도시된 바와 같이, 투명기판(10) 상에 광흡수층(12)이 저온 PECVD법 또는 열적 CVD법 등에 의해 500℃ 이하에서 증착된다.
광흡수층(12)은 투명기판(10)이 가지는 광원의 투과성 성질을 억제해 줌으로써 광원에 의한 기판표면 가열효율을 개선시킨다. 즉, 광흡수층(12)은 그 표면에서 일어나는 광원흡수에 의해 다결정 실리콘 형성 반응을 위한 표면에너지를 공급하고 있다.
광흡수층(12)은 예를들어 Si, a-Si, Ge, SiC, a-C, GaAs, SiGe 등 빛의 흡수계수(extinction coefficient)가 높은 물질을 사용하며, 이들의 빛의 흡수계수는 가시광선(440nm ~ 680nm)을 기준하여 0.01 이상이다.
다음에, 도 1b에 도시된 바와 같이, 소정의 광원으로부터의 광원에너지를 이용하여 광흡수층(12)의 가열에 의한 반응에너지를 제공하면서 증착시키고자 하는 선구물질(Precursors), 예를 들어 실리콘 소스가스를 반응로에 유입시켜 광흡수층(12) 상에 다결정 실리콘 박막(14)을 소정의 두께로 형성한다.
광원으로는 가시광선의 할로겐 램프나 자외선 사용이 되며, 또는 결합된 상태로 사용할 수 있다. 여기에서 사용될 수 있는 광원의 파장은 150nm ~ 2,000,000nm이다. 광원의 조사각도는 기판에 대해 10°∼170°이다. 그밖에, 레이저도 광원으로 사용가능하다.
특히, 광원은 기존의 RTP 공정에서 적용되고 있는 RTP 광원으로서, 기존에는 열처리원으로만 사용되었으나, 본 발명에서는 다결정 실리콘 증착을 위한 에너지원으로 사용된다는 차이가 있다.
다결정 실리콘(14)이 형성되는 동안, 광흡수층(12)의 순간 온도는 450℃ ~ 1600℃ 사이로 유지해야 하며, 이때 가열된 광흡수층(12)은 실리콘을 함유한 가스에 다결정 실리콘을 형성하는데 필요한 반응에너지를 제공해준다.
도 2a와 도 2b를 참조하면, 본 발명에서는 투명기판(10)의 백사이드 쿨링을 수행하기 위한 기판 홀더(20)가 사용되고 있으며, 기판 홀더(20)는 기판의 백사이드 쿨링 효율을 증가시키기 위한 냉각 채널(22), 및 기판의 변형 등을 방지하기 위한 진공흡착 채널(24)(변형이 미미한 경우에는 사용안함) 등을 구비하고 있다.
바람직하게, 기판 홀더(20)의 상면에는 반사막(26)이 코팅된다. 반사막(26)은 일부 광흡후층(12)을 투과하는 빛이 광흡수층(12)으로 재반사될 수 있도록 하며, 반사효율이 높은 물질로 표면코팅을 수행함으로써 형성된다(예를 들어, 금 코팅).
투명기판(10) 상에 형성되는 광흡수층(12)의 가열에 의한 반응에너지를 제공하면서 광흡수층(12) 상에 다결정 실리콘 박막(14)을 형성하는 동안, 기판 홀더(20)는 투명기판(10)을 냉각시켜서 투명기판(10)의 온도증가를 제어하게 된다. 바람직하게, 기판 홀더(20)는 기판의 효율적 가열 및 냉각을 위해서 기판에 변형 및 열적 손상을 주지않는 -20℃ ~ 기판 변형점 온도 이내에서 온도를 선택하여 백사이드 쿨링을 제어한다.
냉각 채널(22)은 기판과 기판 홀더 사이에 열전도율이 높은 가스 등을 주입하는데 사용되며, 열전도 효율 및 전체 기판의 온도 균일도를 개선한다. 이러한 가스로는 비열이 높은 헬륨(He) 가스가 사용되며, 가스의 압력은 0.1Torr ∼ 500Torr 범위이다.
진공흡착 채널(24)은 가열된 기판 표면과 기판 사이의 온도차에 기인하는 응력(stress)의 증가로 인한 기판의 변형을 막기 위해 사용된다. 이때, 진공흡착일 경우의 압력은 0.1mTorr ∼ 100Torr 범위이다.
반응로내에서 다결정 실리콘을 형성하는 화학물질은 실리콘 또는 Ge을 포함하는 가스를 사용한다. 그 예로, SiH4, Si2H6, DCS 등이다. 또한, III-V족 화합물 반도체 물질의 형성도 가능하다.
다결정 실리콘의 형성중에, 인(Phosphorus), 붕소(Boron), 비소(Arsenic) 등을 포함하는 화학물질을 사용하여 인-시튜 도핑이 가능하다. 그 예로, PH3,B2H6, BH3 등이 있다.
실리콘 소스가스의 균일한 분포를 위해 분위기 가스를 사용하며, 이런 가스에는 H2, Ar, He, N2 등을 사용한다.
바람직하게, 반응로의 내부 공정 압력은 0.1Torr∼1000 Torr 범위에서 유지된다.
한편, 다결정 실리콘 증착과정에서 생성되는 부산물이 반응로 내부에 축적되어 오염입자의 원인이 된다. 이러한 오염입자의 제거를 위해, 리모트 크린(Remote Clean) 방식으로 플루오르(Fluorine) 가스를 주입시킨다. 또한, HF 증기를 주입시켜 반응로 내부에 침적된 오염물질을 제거할 수도 있다.
도 3a는 종래 기술에 따른 다결정 실리콘의 결정 크기 분포를 보여주는 도면이며, 도 3b는 본 발명에 의해 제조된 다결정 실리콘의 결정 크기 분포를 보여주는 도면이다.
도 3a의 종래기술에 따라 제조된 다결정 실리콘은 결정 크기가 매우 불규칙하게 분포하지만, 도 3b의 본 발명에 따라 제조된 다결정 실리콘은 결정 크기가 규칙적으로 분포함을 알 수 있다.
결정 크기의 분포는 전기적 특성과 밀접한 관련성을 가지는데, 도 3a에서와 같이 결정 크기의 분포가 불균일한 경우에는 실리콘의 전기적 특성이 결정 크기에 따라 변할 수 있으므로 기판내의 소자의 성능의 재현성과 균일도에 악영향을 줄 수 있다. 반면에, 본 발명에서는 도 3b와 같이 광흡수층이 결정의 크기를 균일하게 제어하여 동일한 기판에서 소자의 균일한 전기적 특성을 얻을 수 있게 된다.
다시 말해서, 본 발명에서는 광흡수층으로 사용되는 막의 구조로 다결정 실리콘의 결정 크기를 균일하게 제어함으로써 동일 기판내에서 소자의 균일한 전기적 특성을 얻을 수 있다.
위에서 설명된 투명기판을 이용한 다결정 실리콘 제조 방법은 TFT를 제조하는 공정 중에서 가장 중요한 공정이며, 그 이외의 공정은 공지의 공정방법을 따른다.
본 발명에 따른 TFT 제조공정의 특징은 투명기판 상에 형성한 광흡수층의 가열을 통한 반응에너지를 제공하면서 다결정 실리콘을 증착함으로써 기판의 손상이나 변형없이 전기적 특성이 양호한 TFT를 얻을 수 있는 것이다.
도 4는 본 발명에 의해 제조된 TFT의 개략적 단면도로서, 투명기판(10)과, 투명기판 (10) 상에 형성되는 광흡수층(12)과, 광흡수층(12)상에 형성되는 다결정 실리콘 활성층으로 기능하는 다결정 실리콘 박막(14)과, 다결정 실리콘 박막(14) 상에 형성되는 게이트 절연층과, 게이트 절연층 상에 형성되는 게이트를 구비하고 있다.
투명기판(10)의 상면에는 광흡수층(12)이 형성되어 있다. 광흡수층(12) 상면에는 다결정 실리콘 활성층으로 기능하는 다결정 실리콘 박막(14)이 마련되어 있는 데, 이는 도핑된 소스, 드레인 및 이들의 사이의 채널(Channel)로 구분된다. 다결정 실리콘 박막(14) 상에는 절연층이 형성되어 있고, 여기에서 소오스와 드레인에 대응하는 부분에는 그 위로 부터의 소오스 전극과 드레인 전극의 콘택을 위한 콘택홀이 형성되어 있다.
이러한 TFT를 제조함에 있어서, 본 발명은 다결정 실리콘 활성층으로 기능하는 다결정 실리콘 박막(14)을 형성하는 과정에 적용될 수 있다. 즉, 본 발명에서의 다결정 실리콘 활성층은 기판(10)의 표면 상에 광흡수층(12)을 형성하고, 광원 조사를 통해 광흡수층(12)을 가열하면서 광흡수층(12) 상에 다결정 실리콘 박막(14)을 기상증착하는 과정에 의해 제조된다.
도 5는 본 발명에 의해 제조된 전계효과 트랜지스터(FET)의 개략적 단면도로서, 기판(10)과, 기판(10) 상에 형성되는 광흡수층(12)과, 광흡수층(12)상에 형성되는 다결정 실리콘 박막(14), 다결정 실리콘 박막(14) 상에 형성되는 게이트 절연층과, 게이트 절연층 상에 형성되는 게이트를 구비하고 있으며, 게이트의 양측에는 소스영역과 드레인영역이 형성된다. 여기서, 다결정 실리콘 박막(14)은 다결정 실리콘 활성층으로 기능한다.
이러한 FET를 제조함에 있어서, 본 발명은 다결정 실리콘 활성층으로 기능하는 다결정 실리콘 박막(14)을 형성하는 과정에 적용될 수 있다. 즉, 본 발명에서의 다결정 실리콘 활성층은 기판(10)의 표면 상에 광흡수층(12)을 형성하고, 광원 조사를 통해 광흡수층(12)을 가열하면서 광흡수층(12) 상에 다결정 실리콘 박막(14)을 기상증착하는 과정에 의해 제조된다.
한편, 도 6은 본 발명에 따른 다결정 실리콘 박막 구조체의 단면도로서, 투명기판(10) 상에 광흡수층(12)과 다결정 실리콘 박막(14)이 차례로 증착된다.
투명기판(10)은 유리 또는 플라스틱 재질로 이루어진다.
기판(10) 상에는 광흡수층(12)이 형성되어 있다. 앞서 살펴본 바와 같이, 광흡수층(12)의 재료는 Si, a-Si, Ge, SiC, a-C, GaAs, SiGe 중 어느 하나가 사용될 수 있으며, Ⅲ-Ⅴ족 화합물 반도체 물질도 가능하다.
광흡수층(12) 상에는 다결정 실리콘 박막(14)이 형성되어 있다.
상기한 다결정 실리콘 박막 구조체는 전자소자의 한 구성요소로서 TFT LCD, LTPS- TFT LCD, OLED, 태양전지, 그 이외의 투명기판 상에 다결정 실리콘 박막이 요구되는 어떠한 응용 장치에도 적용가능하다.
이상 설명한 바와 같이, 본 발명에 따르면 기존의 RTP 광원을 열처리원이 아닌 다결정 실리콘 증착을 위한 에너지원으로 사용함으로써 전기적 특성이 양호한 다결정 실리콘을 제조할 수 있다는 장점을 제공한다.
또한, 본 발명에서는 유리 또는 플라스틱 재질의 투명기판의 광투과성 성질을 억제하는 광흡수층 및 백사이드 쿨링을 제공하는 기판 홀더의 채용으로 인하여 기존 투명기판이 고온공정에 취약하다는 단점을 극복하고 전기적 특성이 양호한 다결정 실리콘을 투명기판 상에 제조할 수 있다는 장점을 제공한다.
또한, 본 발명에서는 비용이 저렴한 유리 또는 플라스틱 재질의 투명기판 상에 양질의 다결정 실리콘을 형성하기 때문에 원가 측면에서 유리하다.
Claims (14)
- 투명기판을 이용한 다결정 실리콘 박막 제조방법에 있어서,상기 투명기판의 표면 상에 광흡수층을 형성하는 단계와;RTP 광원 조사를 통해 상기 광흡수층을 가열하면서 상기 광흡수층 상에 다결정 실리콘 박막을 증착하는 단계를 포함하는 것을 특징으로 하는 투명기판을 이용한 다결정 실리콘 박막 제조방법.
- 청구항 1에 있어서,상기 다결정 실리콘 박막이 형성되는 동안, 상기 투명기판의 온도증가를 제어하기 위한 백사이드 쿨링을 수행하는 단계를 더 포함하는 것을 특징으로 하는 투명기판을 이용한 다결정 실리콘 박막 제조방법.
- 청구항 1에 있어서,상기 광흡수층은 Si, a-Si, Ge, SiC, a-C, GaAs, SiGe, III-V족 화합물 반도체 물질 중 어느 하나인 것을 특징으로 하는 투명기판을 이용한 다결정 실리콘 박막 제조방법.
- 청구항 1에 있어서,상기 광흡수층의 순간 온도는 450℃ ~ 1600℃ 범위로 유지되는 것을 특징으 로 하는 투명기판을 이용한 다결정 실리콘 박막 제조방법.
- 투명기판 표면 상에 다결정 실리콘 박막을 형성하기 위한 장치에 있어서,반응로 내에 구비되어 상기 투명기판을 홀딩하고, 상기 투명기판에 대한 백사이드 쿨링을 수행하기 위한 기판 홀더와;상기 기판 홀더 상에 로딩되는 소정의 광흡수층이 형성된 투명기판과;상기 광흡수층을 가열하여 상기 다결정 실리콘 박막을 형성하기 위한 반응에너지를 제공하는 RTP 광원을 포함하는 것을 특징으로 하는 투명기판을 이용한 다결정 실리콘 박막 제조 장치.
- 청구항 5에 있어서,상기 기판 홀더는 상면에 코팅되는 반사막을 더 포함하는 것을 특징으로 하는 투명기판을 이용한 다결정 실리콘 박막 제조 장치.
- 청구항 5에 있어서,상기 반응로의 내부 공정 압력은 0.1Torr ∼ 1000Torr 범위로 유지되는 것을 특징으로 하는 투명기판을 이용한 다결정 실리콘 박막 제조 장치.
- 청구항 5에 있어서,상기 기판 홀더는 -20℃ ~ 기판 변형점 온도 이내에서 상기 백사이드 쿨링을 제어하는 것을 특징으로 하는 투명기판을 이용한 다결정 실리콘 박막 제조 장치.
- 투명기판과, 상기 투명기판 상에 형성되는 다결정 실리콘 활성층과, 상기 다결정 실리콘 활성층 상에 형성되는 게이트 절연층과, 상기 게이트 절연층 상에 형성되는 게이트를 구비한 TFT를 제조하는 방법에 있어서,상기 다결정 실리콘 활성층을 형성하는 단계는,상기 투명기판의 표면 상에 광흡수층을 형성하는 단계와;RTP 광원 조사를 통해 상기 광흡수층을 가열하면서 상기 광흡수층 상에 다결정 실리콘 박막을 증착하는 단계를 포함하는 것을 특징으로 하는 TFT 제조방법.
- 청구항 9에 있어서,상기 광흡수층은 Si, a-Si, Ge, SiC, a-C, GaAs, SiGe, III-V족 화합물 반도체 물질 중 어느 하나인 것을 특징으로 하는 TFT 제조방법.
- 투명기판과, 상기 투명기판 상에 형성되는 다결정 실리콘 활성층과, 상기 다결정 실리콘 활성층 상에 형성되는 게이트 절연층과, 상기 게이트 절연층 상에 형성되는 게이트를 구비한 FET를 제조하는 방법에 있어서,상기 다결정 실리콘 활성층을 형성하는 단계는,상기 투명기판의 표면 상에 광흡수층을 형성하는 단계와;RTP 광원 조사를 통해 상기 광흡수층을 가열하면서 상기 광흡수층 상에 다결 정 실리콘 박막을 증착하는 단계를 포함하는 것을 특징으로 하는 FET 제조방법.
- 청구항 11에 있어서,상기 광흡수층은 Si, a-Si, Ge, SiC, a-C, GaAs, SiGe, III-V족 화합물 반도체 물질 중 어느 하나인 것을 특징으로 하는 FET 제조방법.
- 투명기판을 이용한 다결정 실리콘 박막 구조체에 있어서,상기 투명기판 상에 형성되는 광흡수층과;RTP 광원 조사를 통해 상기 광흡수층을 가열하면서 상기 광흡수층 상에 형성되는 다결정 실리콘 박막을 구비하는 것을 특징으로 하는 투명기판을 이용한 다결정 실리콘 박막 구조체.
- 청구항 13에 있어서,상기 광흡수층은 Si, a-Si, Ge, SiC, a-C, GaAs, SiGe, III-V족 화합물 반도체 물질 중 어느 하나인 것을 특징으로 하는 투명기판을 이용한 다결정 실리콘 박막 구조체.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050129620A KR100749010B1 (ko) | 2005-12-26 | 2005-12-26 | 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치 |
| JP2008547087A JP2009521797A (ja) | 2005-12-26 | 2006-11-14 | 透明基板を用いる多結晶シリコン薄膜の製造方法及び製造装置 |
| US11/908,584 US20080169468A1 (en) | 2005-12-26 | 2006-11-14 | Method and Apparatus For Fabricating Polycrystalline Silicon Film Using Transparent Substrate |
| PCT/KR2006/004768 WO2007074971A1 (en) | 2005-12-26 | 2006-11-14 | Method and apparatus for fabricating polycrystalline silicon film using transparent substrate |
| CNA2006800109525A CN101156247A (zh) | 2005-12-26 | 2006-11-14 | 使用透明基板制造多晶硅膜的方法和装置 |
| TW095143126A TW200725704A (en) | 2005-12-26 | 2006-11-22 | Method and apparatus for fabricating polycrystalline silicon film using transparent substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050129620A KR100749010B1 (ko) | 2005-12-26 | 2005-12-26 | 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070068004A KR20070068004A (ko) | 2007-06-29 |
| KR100749010B1 true KR100749010B1 (ko) | 2007-08-13 |
Family
ID=38218178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050129620A KR100749010B1 (ko) | 2005-12-26 | 2005-12-26 | 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20080169468A1 (ko) |
| JP (1) | JP2009521797A (ko) |
| KR (1) | KR100749010B1 (ko) |
| CN (1) | CN101156247A (ko) |
| TW (1) | TW200725704A (ko) |
| WO (1) | WO2007074971A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7517709B1 (en) * | 2007-11-16 | 2009-04-14 | Applied Materials, Inc. | Method of forming backside point contact structures for silicon solar cells |
| US20090203283A1 (en) * | 2008-02-07 | 2009-08-13 | Margaret Helen Gentile | Method for sealing an electronic device |
| KR100965982B1 (ko) * | 2008-04-08 | 2010-06-24 | 재단법인서울대학교산학협력재단 | 다결정 실리콘 태양전지 및 그의 제조방법 |
| US20090272975A1 (en) * | 2008-05-05 | 2009-11-05 | Ding-Yuan Chen | Poly-Crystalline Layer Structure for Light-Emitting Diodes |
| US8232114B2 (en) * | 2009-01-27 | 2012-07-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | RTP spike annealing for semiconductor substrate dopant activation |
| KR101749228B1 (ko) * | 2010-12-07 | 2017-06-20 | 엘지디스플레이 주식회사 | 미세 결정 실리콘층의 형성 방법 및 이를 포함하는 어레이 기판의 제조 방법 |
| JP6108931B2 (ja) * | 2013-04-19 | 2017-04-05 | 株式会社アルバック | 基板加熱機構、成膜装置 |
| KR101448030B1 (ko) * | 2013-06-17 | 2014-10-10 | 한국에너지기술연구원 | 전반사막을 갖는 후면전극과 이를 이용한 태양전지 및 이들의 제조방법 |
| US10741666B2 (en) | 2018-11-19 | 2020-08-11 | Vanguard International Semiconductor Corporation | High electron mobility transistor and method for forming the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960019604A (ko) * | 1994-11-24 | 1996-06-17 | 이데이 노부유키 | 다결정 반도체박막의 작성방법 |
| JP2002299239A (ja) * | 2001-04-03 | 2002-10-11 | Fumimasa Yo | 半導体膜の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0566838A3 (en) * | 1992-02-21 | 1996-07-31 | Matsushita Electric Ind Co Ltd | Manufacturing method of thin film transistor |
| US5336641A (en) * | 1992-03-17 | 1994-08-09 | Aktis Corporation | Rapid thermal annealing using thermally conductive overcoat |
| TW369686B (en) * | 1993-07-27 | 1999-09-11 | Semiconductor Energy Lab Corp | Semiconductor device and process for fabricating the same |
| JP4026182B2 (ja) * | 1995-06-26 | 2007-12-26 | セイコーエプソン株式会社 | 半導体装置の製造方法、および電子機器の製造方法 |
| US5771110A (en) * | 1995-07-03 | 1998-06-23 | Sanyo Electric Co., Ltd. | Thin film transistor device, display device and method of fabricating the same |
| US5881208A (en) * | 1995-12-20 | 1999-03-09 | Sematech, Inc. | Heater and temperature sensor array for rapid thermal processing thermal core |
| US5827773A (en) * | 1997-03-07 | 1998-10-27 | Sharp Microelectronics Technology, Inc. | Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon |
| US6197623B1 (en) * | 1998-10-16 | 2001-03-06 | Seungki Joo | Method for crystallizing amorphous silicon thin-film for use in thin-film transistors and thermal annealing apparatus therefor |
| US6982006B1 (en) * | 1999-10-19 | 2006-01-03 | Boyers David G | Method and apparatus for treating a substrate with an ozone-solvent solution |
| KR100426210B1 (ko) * | 2000-11-11 | 2004-04-03 | 피티플러스(주) | 실리콘 박막 결정화 방법 |
| KR20020036916A (ko) * | 2000-11-11 | 2002-05-17 | 주승기 | 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자 |
| US6509204B2 (en) * | 2001-01-29 | 2003-01-21 | Xoptix, Inc. | Transparent solar cell and method of fabrication |
-
2005
- 2005-12-26 KR KR1020050129620A patent/KR100749010B1/ko active IP Right Grant
-
2006
- 2006-11-14 JP JP2008547087A patent/JP2009521797A/ja active Pending
- 2006-11-14 WO PCT/KR2006/004768 patent/WO2007074971A1/en active Application Filing
- 2006-11-14 US US11/908,584 patent/US20080169468A1/en not_active Abandoned
- 2006-11-14 CN CNA2006800109525A patent/CN101156247A/zh active Pending
- 2006-11-22 TW TW095143126A patent/TW200725704A/zh unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960019604A (ko) * | 1994-11-24 | 1996-06-17 | 이데이 노부유키 | 다결정 반도체박막의 작성방법 |
| JP2002299239A (ja) * | 2001-04-03 | 2002-10-11 | Fumimasa Yo | 半導体膜の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070068004A (ko) | 2007-06-29 |
| JP2009521797A (ja) | 2009-06-04 |
| US20080169468A1 (en) | 2008-07-17 |
| CN101156247A (zh) | 2008-04-02 |
| TW200725704A (en) | 2007-07-01 |
| WO2007074971A1 (en) | 2007-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100749010B1 (ko) | 투명기판을 이용한 다결정 실리콘 박막 제조 방법 및 장치 | |
| KR100274293B1 (ko) | 결정성 반도체막 형성방법, 박막 트랜지스터 제조방법, 태양 전지 제조 방법 및 액티브 매트릭스형 액정 장치 | |
| KR100306527B1 (ko) | 박막반도체장치의제조방법,박막반도체장치 | |
| KR100734393B1 (ko) | 실리콘 박막의 원자층 증착 방법 | |
| JP2010500760A (ja) | 基板支持体の加熱及び冷却 | |
| JP2002246310A (ja) | 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| CN100487878C (zh) | 半导体器件的制造方法及通过该方法制造的半导体 | |
| US20130043567A1 (en) | Method For Forming Silicon Film, Method For Forming PN Junction And PN Junction Formed Using The Same | |
| CN100419952C (zh) | 制造半导体器件的方法和由此方法制造的半导体器件 | |
| KR20170010443A (ko) | 엑시머 레이저 어닐링 후의 개선된 폴리-실리콘 품질을 갖는 다층 비정질 실리콘 구조 | |
| US20110089429A1 (en) | Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes | |
| US20090155988A1 (en) | Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor | |
| US20040175870A1 (en) | Method for manufacturing a thin film transistor | |
| KR100666563B1 (ko) | 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치 | |
| KR100773123B1 (ko) | 2단계 증착에 의한 다결정 실리콘 박막의 형성 방법 | |
| CN100413016C (zh) | 多晶硅薄膜的制造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| US6972246B2 (en) | Method for manufacturing an oriented crystalline semiconductor using a pulsed laser | |
| US6818319B2 (en) | Diffusion barrier multi-layer structure for thin film transistor liquid crystal displays and process for fabricating thereof | |
| KR20130022438A (ko) | 나노결정 실리콘을 포함한 실리콘 탄화막의 형성 방법 | |
| US7303786B2 (en) | Method of forming a polysilicon layer | |
| CN101487114B (zh) | 一种低温多晶硅薄膜器件及其制造方法 | |
| KR950007156A (ko) | 반도체디바이스의 제조방법 및 박막트랜지스터 | |
| TW201334080A (zh) | 半導體裝置及其製作方法 | |
| CN100537838C (zh) | 一种低温多晶硅薄膜器件及其制造方法与设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130516 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140522 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160527 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180529 Year of fee payment: 12 |