KR20170010443A - 엑시머 레이저 어닐링 후의 개선된 폴리-실리콘 품질을 갖는 다층 비정질 실리콘 구조 - Google Patents

엑시머 레이저 어닐링 후의 개선된 폴리-실리콘 품질을 갖는 다층 비정질 실리콘 구조 Download PDF

Info

Publication number
KR20170010443A
KR20170010443A KR1020177001464A KR20177001464A KR20170010443A KR 20170010443 A KR20170010443 A KR 20170010443A KR 1020177001464 A KR1020177001464 A KR 1020177001464A KR 20177001464 A KR20177001464 A KR 20177001464A KR 20170010443 A KR20170010443 A KR 20170010443A
Authority
KR
South Korea
Prior art keywords
layer
amorphous silicon
silicon layer
silicon
depositing
Prior art date
Application number
KR1020177001464A
Other languages
English (en)
Inventor
쿤후아 왕
라이 차오
수 영 최
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20170010443A publication Critical patent/KR20170010443A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본원에서 설명되는 실시예들은 일반적으로, 박막 트랜지스터 디바이스들에서 사용될 수 있는 다층 비정질 실리콘 구조를 형성하기 위한 방법들에 관한 것이다. 일 실시예에서, 방법은, 프로세스 챔버에, 버퍼 층을 포함하는 기판을 위치시키는 단계 ― 프로세스 챔버는 프로세싱 구역을 포함함 ―, 복수의 비정질 실리콘 층들을 형성하는 단계, 및 다결정질 실리콘 층을 형성하기 위해, 비정질 실리콘 층들을 어닐링하는 단계를 포함한다. 복수의 층들을 형성하는 단계는, 버퍼 층 위에 제 1 비정질 실리콘 층을 증착하기 위해, 프로세싱 구역에 실리콘-함유 전구체 및 제 1 활성화 가스를 전달하는 단계 ― 실리콘-함유 전구체 및 제 1 활성화 가스는 플라즈마에 의해 활성화됨 ―, 및 제 1 실리콘 층 상에 제 2 실리콘 층을 증착하기 위해, 프로세싱 구역에, 제 1 활성화 가스 없이, 제 2 활성화 가스를 전달하면서, 실리콘-함유 전구체의 연속적인 유동을 유지하는 단계를 포함한다.

Description

엑시머 레이저 어닐링 후의 개선된 폴리-실리콘 품질을 갖는 다층 비정질 실리콘 구조{MULTI-LAYER AMORPHOUS SILICON STRUCTURE WITH IMPROVED POLY-SILICON QUALITY AFTER EXCIMER LASER ANNEAL}
[0001] 본원에서 개시되는 실시예들은 일반적으로, 실리콘-함유 층을 형성하기 위한 방법들에 관한 것이다. 더 구체적으로, 본원에서의 실시예들은, 박막 트랜지스터(TFT) 디바이스들에서 사용될 수 있는 실리콘-함유 층을 형성하기 위한 방법들에 관한 것이다.
[0002] LTPS(Low Temperature Poly Silicon)는 통상적으로, 낮은 온도(< 500 ℃) 하에서의 높은 이동도(mobility)(> 50 cm2/Vs) 및 생산성을 포함하는 이익들로 인해, 차세대 TFT 디스플레이 및 AMOLED(Active Matrix Organic Light Emitting Diode)에서 채널 층으로서 사용된다. LTPS는 통상적으로, 비정질 실리콘 구조를 사용하여 생성된다.
[0003] 업계에서 비정질 실리콘 구조를 결정화시키기 위한 통상적인 방법은, 엑시머 레이저 어닐링(excimer laser annealing; ELA)을 이용하는 것이다. ELA의 프로세스 조건들 및 비정질 실리콘 구조의 막 특성들 양자 모두는, 결정화(crystallization)의 프로세스, 그리고 따라서, 막 특성들뿐만 아니라 최종 디바이스 성능을 결정하는 것에 영향을 미친다.
[0004] 일진월보하는 디스플레이 기술은, 구동 전류가 더 크고, 균일성이 더 우수하고, 생산 비용이 더 적은 채널 층을 요구한다. 이러한 요구들은, 플라즈마 강화 화학 기상 증착(PECVD) 및 ELA 툴의 현재의 장비 세트의 사용을 유지하면서, (90 cm2/Vs를 초과하는) 더 높은 이동도를 갖는 고품질 다결정질 실리콘을 요구한다. 더 크고 더 균일한 결정질 입자(crystalline grain) 사이즈는 이동도에 대해 유익할 수 있다. 그러나, 현재의 기법들은 300 내지 500 nm 미만의 입자 사이즈로 제한된다.
[0005] 따라서, 고 결정질 실리콘-함유 재료들을 형성하는 방법들에 대한 지속적인 필요성이 존재한다.
[0006] 본원에서 설명되는 실시예들은 일반적으로, 다층(multi-layer) 비정질 실리콘 층들의 형성에 관한 것이다. 다층 비정질 실리콘 구조는, 막 구조, 그리고 따라서 결정화 프로세스를 변형시킴으로써, 다결정질 실리콘의 이동도 및 결정도(crystallinity)를 개선한다.
[0007] 일 실시예에서, 방법은, 기판 상에, 실리콘 질화물을 포함하는 제 1 버퍼 층을 증착하는 단계; 제 1 버퍼 층 상에, 실리콘 산화물을 포함하는 제 2 버퍼 층을 증착하는 단계; 제 1 비정질 실리콘 층을 증착하는 단계 ― 증착하는 단계는, 기판 위에 제 1 비정질 실리콘 층을 증착하기 위해, 프로세싱 구역에 실리콘-함유 전구체 및 제 1 활성화 가스를 전달하는 단계를 포함하고, 실리콘-함유 전구체 및 제 1 활성화 가스는 플라즈마에 의해 활성화됨 ―; 제 1 비정질 실리콘 층 상에 제 2 비정질 실리콘 층을 증착하는 단계 ― 증착하는 단계는, 제 1 활성화 가스의 전달을 중단시키면서, 프로세싱 구역에 제 2 활성화 가스를 전달하면서, 실리콘-함유 전구체의 연속적인 유동을 유지하는 단계를 포함하고, 실리콘-함유 전구체 및 제 2 활성화 가스는 플라즈마에 의해 활성화됨 ―; 및 다결정질 실리콘 층을 형성하기 위해, 탈수소화(dehydrogenation) 후에, 제 1 및 제 2 비정질 실리콘 층들을 어닐링하는 단계를 포함할 수 있다.
[0008] 다른 실시예에서, 방법은, 기판 상에, 실리콘 질화물을 포함하는 제 1 버퍼 층을 증착하는 단계; 제 1 버퍼 층 상에, 실리콘 산화물을 포함하는 제 2 버퍼 층을 증착하는 단계; 제 2 버퍼 층 위에 제 1 비정질 실리콘 층을 증착하는 단계 ― 증착하는 단계는, 플라즈마의 존재 시에, 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 제 1 활성화 가스를 전달하는 단계를 포함함 ―; 제 1 비정질 실리콘 층 위에 제 2 비정질 실리콘 층을 증착하는 단계 ― 증착하는 단계는, 제 1 활성화 가스의 전달을 중단시키면서, 그리고 플라즈마의 존재 시에, 프로세싱 구역에 제 2 활성화 가스를 전달하면서, 실리콘-함유 전구체의 연속적인 유동을 유지하는 단계를 포함함 ―; 제 2 비정질 실리콘 층 위에 제 3 비정질 실리콘 층을 증착하는 단계 ― 증착하는 단계는, 플라즈마의 존재 시에, 프로세싱 구역에, 제 1 활성화 가스 및 실리콘-함유 전구체를 포함하는 제 2 증착 가스를 전달하는 단계를 포함함 ―; 및 탈수소화 후에, 다결정질 실리콘 층을 형성하기 위해, 제 3 비정질 실리콘 층, 제 2 비정질 실리콘 층, 및 제 1 비정질 실리콘 층을 어닐링하는 단계를 포함할 수 있다.
[0009] 다른 실시예에서, 방법은, 기판 상에, 실리콘 질화물을 포함하는 제 1 버퍼 층을 증착하는 단계; 제 1 버퍼 층 상에, 실리콘 산화물을 포함하는 제 2 버퍼 층을 증착하는 단계; 제 2 버퍼 층 위에 제 1 비정질 실리콘 층을 증착하는 단계 ― 증착하는 단계는, 플라즈마의 존재 시에, 챔버의 프로세싱 구역에, 수소(H2) 및 실란을 포함하는 제 1 증착 가스를 전달하는 단계를 포함함 ―; 제 1 비정질 실리콘 층 위에 제 2 비정질 실리콘 층을 증착하는 단계 ― 증착하는 단계는, 플라즈마의 존재 시에, 프로세싱 구역에, 비활성 가스 및 실란을 포함하는 제 2 증착 가스를 전달하는 단계를 포함하고, 제 1 비정질 실리콘 층과 제 2 비정질 실리콘 층 사이에 계면이 형성됨 ―; 및 탈수소화 후에, 다결정질 실리콘 층을 형성하기 위해, 제 2 비정질 실리콘 층 및 제 1 비정질 실리콘 층을 어닐링하는 단계를 포함할 수 있다.
[0010] 본 발명의 상기 열거된 특징들이 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들의 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 본 발명의 단지 전형적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0011] 도 1은, 본원에서 설명되는 동작들을 수행하기 위해 사용될 수 있는 프로세스 챔버의 개략적인 단면도이다.
[0012] 도 2는, 증착 프로세스의 일 실시예의 흐름도를 도시한다.
[0013] 도 3a 내지 도 3d는, 일 실시예에 따른 증착 프로세스를 도시한다.
[0014] 도 4는, 증착 프로세스의 다른 실시예의 흐름도를 도시한다.
[0015] 도 5a 내지 도 5d는, 다른 실시예에 따른 증착 프로세스를 도시한다.
[0016] 도 6은, 본원에서 개시되는 방법들에 의해 증착된 다결정질 실리콘 층들에 대한 결정도의 분광 분석의 그래프를 도시한다.
[0017] 이해를 용이하게 하기 위하여, 도면들에 대해 공통인 동일한 엘리먼트들을 지시하기 위해 가능한 경우에 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 피처들이, 추가적인 설명 없이 다른 실시예들에 유익하게 포함될 수 있다는 것이 고려된다.
[0018] 본원에서 개시되는 실시예들은 일반적으로, TFT 디바이스들에서 사용될 수 있는 실리콘-함유 층을 형성하기 위한 방법들에 관한 것이다. 본원에서 개시되는 실시예들은 아래의 도면들을 참조하여 더 명확하게 설명된다.
[0019] 본 발명은, 캘리포니아, 산타클라라에 위치된 어플라이드 머티어리얼스, 인코포레이티드(Applied Materials, Inc.)의 디비전인 AKT 아메리카(AKT America)로부터 입수가능한 PECVD 시스템과 같은 프로세싱 시스템에서 활용되는 것으로 아래에서 예시적으로 설명된다. 그러나, 본 발명이, 다른 제조자들에 의해 판매되는 것들을 포함하여 다른 시스템 구성들에서 유용성을 갖는다는 것이 이해되어야 한다.
[0020] 도 1은, 본원에서 설명되는 동작들을 수행하기 위해 사용될 수 있는 장치의 개략적인 단면도이다. 장치는 챔버(100)를 포함하고, 챔버(100)에서, 기판(120) 상에 하나 또는 그 초과의 막들이 증착될 수 있다. 챔버(100)는 일반적으로, 프로세스 볼륨을 정의하는, 벽들(102), 바닥(104), 및 샤워헤드(106)를 포함한다. 기판 지지부(118)는 프로세스 볼륨 내에 배치된다. 프로세스 볼륨은, 기판(120)이 챔버(100) 내로 그리고 밖으로 이송될 수 있도록, 슬릿 밸브 개구(108)를 통해 접근된다. 기판 지지부(118)는, 기판 지지부(118)를 상승 및 하강시키기 위한 액추에이터(116)에 커플링될 수 있다. 리프트 핀들(122)은, 기판을 기판 수용 표면으로 그리고 기판 수용 표면으로부터 이동시키기 위해, 기판 지지부(118)를 통해 이동가능하게 배치된다. 기판 지지부(118)는 또한, 기판 지지부(118)를 원하는 온도로 유지하기 위한 가열 및/또는 냉각 엘리먼트들(124)을 포함할 수 있다. 기판 지지부(118)는 또한, 기판 지지부(118)의 주변부에서 RF 리턴 경로를 제공하기 위한 RF 리턴 스트랩들(126)을 포함할 수 있다.
[0021] 샤워헤드(106)는, 체결(fastening) 메커니즘(140)에 의해, 배킹(backing) 플레이트(112)에 커플링될 수 있다. 샤워헤드(106)는, 샤워헤드(106)의 직진도(straightness)/곡률(curvature)을 제어하고 그리고/또는 처짐(sag)을 방지하는 것을 보조하기 위해, 하나 또는 그 초과의 체결 메커니즘들(140)에 의해, 배킹 플레이트(112)에 커플링될 수 있다.
[0022] 가스 소스(132)는, 샤워헤드(106)에서의 가스 통로들을 통해 기판(120)과 샤워헤드(106) 사이의 프로세싱 영역에 프로세스 가스들을 제공하기 위해, 배킹 플레이트(112)에 커플링될 수 있다. 가스 소스(132)는, 특히, 실리콘-함유 가스 공급 소스, 산소 함유 가스 공급 소스, 및 탄소-함유 가스 공급 소스를 포함할 수 있다. 하나 또는 그 초과의 실시예들과 함께 사용가능한 전형적인 프로세스 가스들은, 실란(SiH4), 디실란, N2O, 암모니아(NH3), H2, N2, 또는 이들의 조합들을 포함한다.
[0023] 진공 펌프(110)는, 프로세스 볼륨을 원하는 압력으로 제어하기 위해, 챔버(100)에 커플링된다. RF 소스(128)는, 샤워헤드(106)에 RF 전류를 제공하기 위해, 정합 네트워크(150)를 통해, 배킹 플레이트(112)에 그리고/또는 샤워헤드(106)에 커플링될 수 있다. RF 전류는, 기판 지지부(118)와 샤워헤드(106) 사이에서 가스들로부터 플라즈마가 생성될 수 있도록, 기판 지지부(118)와 샤워헤드(106) 사이에 전기장을 생성한다.
[0024] 유도성 커플링된 원격 플라즈마 소스(130)와 같은 원격 플라즈마 소스(130)가 또한, 배킹 플레이트(112)와 가스 소스(132) 사이에 커플링될 수 있다. 기판들의 프로세싱 사이에서, 원격 플라즈마가 생성되도록 원격 플라즈마 소스(130)에 세정 가스가 제공될 수 있다. 챔버(100) 컴포넌트들을 세정하기 위해, 원격 플라즈마로부터의 라디칼들이 챔버(100)에 제공될 수 있다. 세정 가스는, 샤워헤드(106)에 제공되는, RF 소스(128)로부터의 RF 전류에 의해, 추가로 여기될 수 있다.
[0025] 샤워헤드(106)는 부가적으로, 샤워헤드 서스펜션(suspension)(134)에 의해, 배킹 플레이트(112)에 커플링될 수 있다. 일 실시예에서, 샤워헤드 서스펜션(134)은 가요성 금속 스커트(skirt)이다. 샤워헤드 서스펜션(134)은 립(136)을 가질 수 있고, 립(136) 상에 샤워헤드(106)가 놓일 수 있다. 배킹 플레이트(112)는, 챔버(100)를 밀봉시키기 위해 챔버 벽들(102)과 커플링된 레지(114)의 상부 표면 상에 놓일 수 있다.
[0026] 도 2 및 도 3은, 일 실시예에 따른, 비정질 실리콘 층을 증착하기 위한 방법을 도시한다. 도 2는, 도 1에서 표현된 바와 같은 챔버(100), 또는 다른 적합한 프로세싱 챔버에서 실시될 수 있는 증착 방법(200)의 일 실시예의 흐름도를 도시한다. 도 3은, 기판(302), 실리콘 질화물 버퍼 층(304), 및 실리콘 산화물 버퍼 층(306)을 포함하는 디바이스(300)를 도시한다. 기판(302)은, 일 실시예에 따른 방법(200)에 의해 프로세싱된다. 방법(200)은, TFT 디바이스들 또는 다이오드 디바이스들에서 사용될 수 있는 다층 비정질 실리콘 층을 증착하는 방법을 예시한다. 일 실시예에서, 설명된 바와 같은 실리콘 함유 층은, 다결정질 실리콘 층을 형성하기 위해 추후에 열적으로 프로세싱될 수 있는 다층 비정질 실리콘 층이다.
[0027] 방법(200)은, 도 1에서 도시된 PECVD 챔버(100)와 같은 프로세스 챔버 내에, 도 3a에서 도시된 바와 같은 기판(302)을 위치시킴으로써, 엘리먼트(202)에서 시작된다. 프로세스 챔버는 프로세싱 구역을 더 포함할 수 있다. 도 3a를 참조하여 설명된 바와 같이, 기판(302)은, 여기에서 실리콘 질화물 버퍼 층(304) 및 실리콘 산화물 버퍼 층(306)으로서 도시된, 기판(302) 상에 배치된 하나 또는 그 초과의 버퍼 층들을 가질 수 있다. 기판(302)이, 기판(302) 상에 상이한 디바이스 구조들을 형성하는 것을 용이하게 하기 위해, 기판(302) 상에 이전에 형성된, 막들, 구조들, 또는 층들의 상이한 조합을 가질 수 있다는 것이 유의된다. 실리콘 질화물 버퍼 층(304), 실리콘 산화물 버퍼 층(306), 또는 양자 모두가 존재하지 않는 실시예에서, 비정질 실리콘 층은 기판(302) 바로 위에 형성될 수 있거나, 또는 이용가능한 남아 있는 버퍼 층 상에 형성될 수 있다.
[0028] 일 실시예에서, 기판(302)은, 유리(glass) 기판, 플라스틱 기판, 폴리머 기판, 금속 기판, 단일형(singled) 기판, 룰-투-롤(roll-to-roll) 기판, 또는 기판(302) 상에 박막 트랜지스터를 형성하는데 적합한 다른 투명한(transparent) 기판 중 임의의 하나일 수 있다.
[0029] 기판(302)이 프로세스 챔버에 위치되어 있으면서, 엘리먼트(204)에서와 같이, 노출된 표면 위에 하부 비정질 실리콘 층(308)을 증착하기 위해, 플라즈마의 존재 시에, 프로세싱 구역에 실리콘-함유 전구체 및 제 1 활성화 가스가 전달된다. 도 3b에서 도시된 바와 같이, 하부 비정질 실리콘 층(308)이 실리콘 산화물 버퍼 층(306) 위에 증착된다. 적합한 실리콘-함유 전구체들은, 실란(SiH4), 디실란(Si2H6), 실리콘 사플루오르화물(SiF4), 테트라오르토실록산(TEOS), 실리콘 사염화물(SiCl4), 디클로로실란(SiH2Cl2), 및 이들의 조합들을 포함하지만 이에 제한되지는 않는다. 제 1 활성화 가스는 비활성 가스 또는 수소-계 가스일 수 있다. 비활성 가스의 적합한 예들은, He, Ar, Ne, Kr, 또는 이들의 조합들을 포함한다. 수소-계 가스의 적합한 예들은 수소 가스(H2)를 포함한다. 일 실시예에서, 본원에서 설명되는 실리콘-함유 전구체는 실란(SiH4) 가스이고, 제 1 활성화 가스는 Ar이다.
[0030] 제 1 활성화 가스가 비활성 가스인 실시예들에서, 가스 혼합물은, 실리콘-함유 전구체 및 비활성 가스를 포함할 수 있고, 실질적으로 수소 가스(H2)를 포함하지 않을 수 있다. "실질적으로 수소 가스를 포함하지 않는"이라는 용어는, 가스 혼합물을 형성하기 위해 수소 가스의 직접적인 소스가 활용되지 않는 것을 의미하도록 의도된다. 실리콘-함유 전구체 및/또는 비활성 가스의 소스 내에 미량의 수소 가스가 존재할 수 있다. 이러한 실시예에서, 제 1 활성화 가스는 비활성 가스이고, 여기에서, 하부 비정질 실리콘 층은, 실질적으로 수소가 없이, 증착된다.
[0031] 실리콘-함유 전구체 및 비활성 가스는 미리 결정된 가스 유동 비율로 공급된다. 비활성 가스 대 실리콘-함유 전구체의 미리 결정된 가스 유동 비율은, 최소의 수의 수소 원자들이 막에 포함된 비정질 실리콘 층의 증착을 보조한다. 일 실시예에서, 실리콘-함유 전구체 및 비활성 가스는, 예컨대 1:20을 초과하는 미리 결정된 비율로 프로세싱 챔버 내로 공급된다. 일 실시예에서, (아르곤 가스와 같은) 비활성 가스 대 (실란과 같은) 실리콘-함유 전구체의 비율(R)은, 약 20(Ar/SiH4) 초과, 예를 들어 50 초과, 예컨대 약 60 내지 약 200, 그리고 다른 예에서, 약 70 내지 100, 예컨대 약 75로 제어된다. 대안적으로, 프로세싱 챔버 내로 공급되는, 실리콘-함유 전구체 및 비활성 가스는, 기판 표면 면적(또는 근사 등가(approximate equivalence)로서 기판 지지 표면) 당 체적 유량에 의해 공급될 수 있다. 일 실시예에서, SiH4 가스는 프로세싱 챔버 내로 약 0.042 sccm/cm2 내지 약 0.31 sccm/cm2로 공급될 수 있는 한편, 비활성 가스는 프로세싱 챔버 내로 약 0.55 sccm/cm2 내지 약 3.29 sccm/cm2의 유량으로 공급될 수 있다. 따라서, 비활성 가스 대 실리콘-함유 전구체에 대한 기판 표면 면적 당 체적 유량의 비율은 약 1.8:1 내지 약 79:1이다. 즉, 가스 혼합물은, 실리콘-함유 전구체에 대한 기판의 표면 면적 당 체적 유량의 약 1.8 배 내지 약 79 배인 비활성 가스에 대한 기판의 표면 면적 당 체적 유량을 갖는다. 일 실시예에서, 실리콘-함유 전구체는 실란이고, 비활성 가스는 아르곤이다.
[0032] 가스 혼합물에서 공급되는 비활성 가스(예컨대, 아르곤)가, 실리콘-함유 전구체(예컨대, 실란 가스)에서 공급되는 실리콘 및 수소 원자들과 비교하여 비교적 더 높은 분자량을 갖는다고 생각된다. 프로세싱 동안에 가스 혼합물을 공급하는 경우에, 가스 혼합물에서의 비활성 가스 원자들은, 실리콘 층에서의 약한 실리콘-실리콘 결합 및/또는 실리콘-수소의 약한 및 댕글링(dangling) 결합들을 축출하여, 실리콘 층에서의 실리콘 원자들이 강한 실리콘 대 실리콘 결합들을 형성하게 허용하는 것을 보조할 수 있다.
[0033] 수개의 프로세스 파라미터들이 증착 프로세스 동안에 제어될 수 있다. RF 소스 전력은 증착 동안에 플라즈마를 유지하기 위해 인가될 수 있다. 일 실시예에서, RF 소스 전력 밀도는, 약 10 mWatt/cm2 내지 약 200 mWatt/cm2로 공급될 수 있다. 대안적으로, VHF 전력은, 약 27 MHz 내지 약 200 MHz까지의 주파수를 제공하기 위해 활용될 수 있다. 프로세스 압력은, 약 0.1 Torr 내지 약 10 Torr, 예컨대 약 0.5 Torr 내지 약 5 Torr, 예컨대 약 0.8 Torr 내지 약 2 Torr로 유지된다. 기판 대 가스 분배 플레이트 어셈블리의 간격은 기판 치수에 따라 제어될 수 있다. 일 실시예에서, 1 제곱 미터를 초과하는 기판에 대한 프로세싱 간격은, 약 400 mils 내지 약 1200 mils, 예를 들어, 약 400 mils 내지 약 850 mils, 예컨대 580 mils로 제어된다. 기판 온도는, 섭씨 약 150 도 내지 섭씨 약 500 도, 예컨대 섭씨 약 370 도로 유지될 수 있다.
[0034] 일 실시예에서, 비교적 더 낮은 RF 전력, 예컨대, 1500 Watts보다 더 낮거나 또는 100 mWatt/cm2 미만인 RF 전력이 활용될 수 있다. 증착 동안에 활용되는 더 낮은 RF 전력이, 우수한 균일성 제어로 하부 비정질 실리콘 층(308)을 형성하는 것을 보조할 수 있다고 생각된다. 추가로, 활용되는 바와 같은 비교적 더 낮은 RF 전력이, 비활성 가스에 의해 생성될 수 있는 스퍼터링 효과를 감소시킬 수 있고, 그에 의해, 비교적 온화한(gentle) 플라즈마 환경에서 하부 비정질 실리콘 층(308)을 증착하여, 우수한 균일성 및 표면 거칠기 제어로 하부 비정질 실리콘 층(308)을 형성하는 것을 보조할 수 있다고 생각된다.
[0035] 하부 비정질 실리콘 층(308)의 충분한 성장 후에, 엘리먼트(206)에서와 같이, 플라즈마의 존재 시에, 프로세싱 구역에 제 2 활성화 가스를 전달하면서, 실리콘-함유 전구체의 연속적인 유동을 유지함으로써, 상부 비정질 실리콘 층(310)이 증착될 수 있다. 도 3c에서, 실리콘 질화물 버퍼 층(304), 실리콘 산화물 버퍼 층(306), 하부 비정질 실리콘 층(308), 및 상부 비정질 실리콘 층(310)을 갖는 기판(302)이 도시된다. 이러한 실시예에서, 제 2 활성화 가스가 전달되는 경우에, 제 1 활성화 가스의 유동이 중단된다. 이러한 실시예에서, 제 2 활성화 가스는 수소-계 가스인 한편, 제 1 활성화 가스는 비활성 가스이다. 상부 비정질 실리콘 층(310)과 하부 비정질 실리콘 층(308)의 두께는 실질적으로 동일하다.
[0036] 상부 비정질 실리콘 층(310)과 하부 비정질 실리콘 층(308) 사이에 도시된 점선은, 이러한 실시예에서, 전이(transition) 동안의 활성화 가스의 끊임없는(constant) 존재 및 실리콘-함유 전구체의 연속적인 유동으로 인해, 2개의 층들 사이의 경계가 뚜렷하게 정의되지 않은 것을 표시한다. 따라서, 비활성 가스 및 실리콘-함유 전구체만을 사용하여 증착된 하부 비정질 실리콘 층(308)의 구역(기판에 대해 가장 가까운 구역), 수소-계 가스 및 실리콘-함유 전구체만을 사용하여 증착된 상부 비정질 실리콘 층(310)의 구역(노출된 표면에 대해 가장 가까운 구역), 및 실리콘 전구체 및 활성화 가스들 양자 모두를 사용하여 증착되었던, 2개의 층들 사이의 구역(본원에서 전이 구역이라고 설명됨)이 존재할 것으로 예상된다.
[0037] 이론에 의해 구속되도록 의도하지 않으면서, 비정질 실리콘 층들을 증착할 시에, 수소-계 가스와 비활성 가스를 교번(alternate)시키는 것이 유익한 것으로 생각된다. 비활성 가스는, 증착 프로세스 동안에 더 많은 라디칼들 및 H 원자 에칭을 생성하는 것으로 생각되는 H2와 대조적으로, 이온 충격을 촉진하면서 더 많은 이온화를 트리거링(trigger)하는 것으로 생각된다. 수소-계 가스 증착과 비활성 가스 증착 사이의 차이들은, 결정화 프로세스 후에, 예컨대 ELA로부터, 전구체 막 특성들이 상이한 방식들로 진화(evolve)되게 하는 것으로 생각된다. 따라서, 비정질 실리콘 막 특성들에서의 차이들은, 결정화, 그리고 따라서, 결과로 발생되는 다결정질 실리콘 막의 품질에 영향을 미치는 것으로 생각된다.
[0038] 실리콘-함유 전구체 및 수소-계 가스는 기판의 표면 면적에 기초한 미리 결정된 가스 유량으로 공급된다. 프로세싱 챔버 내로 공급되는, 실리콘-함유 전구체 및 수소-계 가스는, 기판 표면 면적(또는 근사 등가로서 기판 지지 표면) 당 체적 유량에 의해, 공급될 수 있다. 일 실시예에서, 실리콘-함유 전구체는, 약 0.042 sccm/cm2 내지 약 0.31 sccm/cm2의 체적 유량으로 프로세싱 챔버 내로 공급된다. 일 실시예에서, 수소-계 가스는, 약 0.55 sccm/cm2 내지 약 3.29 sccm/cm2로 프로세싱 챔버 내로 공급된다.
[0039] 증착되면, 상부 비정질 실리콘 층(310) 및 하부 비정질 실리콘 층(308)은, 엘리먼트(208)에서와 같이, 다결정질 실리콘 층(312)을 형성하기 위해 어닐링될 수 있다. 도 3d에서 도시된 바와 같이, 다결정질 실리콘 층(312)은 상부 비정질 실리콘 층(310)과 하부 비정질 실리콘 층(308)의 결합이다. 어닐링 프로세스는 레이저 어닐링 프로세스를 사용하여 수행될 수 있다. 레이저 어닐링 프로세스는, 상부 비정질 실리콘 층(310) 및 하부 비정질 실리콘 층(308)을 다결정질 실리콘 층(312)으로 결정화시키는 것을 보조한다. 레이저 어닐링 프로세스 동안에 제공되는 열 에너지는, 상부 비정질 실리콘 층(310) 및 하부 비정질 실리콘 층(308)으로부터의 입자들을 큰 사이즈의 결정화된 입자들로 성장시키는 것을 보조한다. 일 실시예에서, 상부 비정질 실리콘 층(310) 및 하부 비정질 실리콘 층(308)을 결정화시키기 위해 활용되는 레이저 어닐링 프로세스는 ELA 프로세스이다. 레이저 어닐링 프로세스는, 섭씨 약 100 도 내지 섭씨 약 1500 도의 온도로 기판을 열적으로 프로세싱할 수 있다.
[0040] 다결정질 실리콘 층(312)의 형성 후에, 소스 및 드레인 영역들을 형성하기 위해, 패터닝 프로세스 또는 다른 증착 프로세스가 수행될 수 있다. 본원에서 설명되는 이중 층 또는 다층 비정질 실리콘 구조들은 일반적으로, 30 nm 내지 100 nm, 예컨대 40 nm 내지 55 nm의 두께로 유지된다. 따라서, 다결정질 실리콘 품질은, 이전에 사용된 층들에 비하여, 다결정질 실리콘 층(312)의 두께를 증가시키지 않으면서 개선된다.
[0041] 도 4 및 도 5는, 다른 실시예에 따른, 비정질 실리콘 층을 증착하기 위한 방법을 도시한다. 도 4는, 도 1에서 표현된 바와 같은 챔버(100), 또는 다른 적합한 프로세싱 챔버에서 실시될 수 있는 증착 프로세스(400)의 일 실시예의 흐름도를 도시한다. 도 5는, 기판(502), 실리콘 질화물 버퍼 층(504), 및 실리콘 산화물 버퍼 층(506)을 포함하는 디바이스(500)를 도시한다. 프로세스(400)는, TFT 디바이스들 또는 다이오드 디바이스들에서 사용될 수 있는 다층 비정질 실리콘 층을 증착하는 방법을 예시한다. 일 실시예에서, 설명된 바와 같은 실리콘 함유 층은, 다결정질 실리콘 층을 형성하기 위해 추후에 열적으로 프로세싱될 수 있는 다층 비정질 실리콘 층이다.
[0042] 프로세스(400)는, 도 1에서 도시된 PECVD 챔버(100)와 같은 프로세스 챔버 내에, 도 5a에서 도시된 바와 같은 기판(502)을 위치시킴으로써, 엘리먼트(402)에서 시작된다. 프로세스 챔버는 프로세싱 구역을 더 포함할 수 있다. 여기에서 도시된 기판(502)은, 도 2를 참조하여 설명되고 도 3a에서 도시된 기판과 실질적으로 유사할 수 있다. 기판(502)은, 여기에서 실리콘 질화물 버퍼 층(504) 및 실리콘 산화물 버퍼 층(506)으로서 도시된 하나 또는 그 초과의 버퍼 층들을 포함할 수 있다.
[0043] 기판(502)이 프로세스 챔버에 위치되어 있으면서, 엘리먼트(404)에서와 같이, 노출된 표면 위에 하부 비정질 실리콘 층(508)을 증착하기 위해, 플라즈마의 존재 시에, 프로세싱 구역에, (수소와 같은) 제 1 활성화 가스 및 (실란과 같은) 실리콘-함유 전구체를 포함하는 제 1 증착 가스가 전달된다. 하부 비정질 실리콘 층(508)은, 도 2를 참조하여 설명된 하부 비정질 실리콘 층(308)과 실질적으로 유사할 수 있다. 이러한 실시예에서, 위에서 설명된 증착 프로세스는, (도 5b에서, 하부 비정질 실리콘 층(508) 위에 도시된 실선에 의해 도시된 바와 같이) 하부 비정질 실리콘 층(508)의 명확하게 정의된 상부 경계가 형성되도록, 완전히 중지된다. 유의될 바와 같이, 도 2에서 사용된 바와 같은 활성화 가스들이, 수소-계 가스를 사용하여 하부 비정질 실리콘 층(508)이 증착되고, 비활성 가스를 사용하여 상부 비정질 실리콘 층(510)이 증착되도록, 뒤바뀐다.
[0044] 하부 비정질 실리콘 층(508)이 증착되면, 엘리먼트(406)에서와 같이, 하부 비정질 실리콘 층(508) 위에 상부 비정질 실리콘 층(510)을 증착하기 위해, 플라즈마의 존재 시에, 프로세싱 구역에, (비활성 가스와 같은) 제 2 활성화 가스 및 (실란과 같은) 실리콘-함유 전구체를 포함하는 제 2 증착 가스가 전달된다. 상부 비정질 실리콘 층(510)과 하부 비정질 실리콘 층(508)의 두께는 실질적으로 동일하다. 상부 비정질 실리콘 층(510)은 도 2를 참조하여 개시된 상부 비정질 실리콘 층(310)과 실질적으로 유사할 수 있다. 정의된 경계들은, 어닐링 후에, 다결정질 실리콘 층의 결정질 구조에 추가적인 이점을 제공할 수 있다.
[0045] 증착되면, 상부 비정질 실리콘 층(510) 및 하부 비정질 실리콘 층(508)은, 엘리먼트(408)에서와 같이, 다결정질 실리콘 층(512)을 형성하기 위해 어닐링될 수 있다. 위의 실시예들에서 도시된 비정질 실리콘 층들이 2개의 층들(상부 비정질 실리콘 층(510) 및 하부 비정질 실리콘 층(508))만을 포함하지만, 다층 비정질 실리콘 구조를 형성하기 위해, 2개보다 더 많은 층들이 사용될 수 있다는 것이 이해된다. 예컨대, 3개 또는 그 초과의 비정질 실리콘 층들이 하나 또는 그 초과의 버퍼 층들 위에 증착될 수 있다. 그 후에, 다결정질 실리콘 층(512)을 형성하기 위해, 비정질 실리콘 층들이 ELA를 사용하여 어닐링될 수 있다. 다층 비정질 실리콘 구조의 전체 두께는, 30 nm 내지 100 nm, 예컨대 40 nm 내지 55 nm일 수 있다.
[0046] 도 6은, 본원에서 개시되는 방법들에 의해 증착된 다결정질 실리콘 층들에 대한 결정도의 분광 분석의 그래프(600)를 도시한다. 제 1 라인(602)은, 실란-수소 증착 가스만을 사용하여 증착된 다결정질 실리콘 층의 분광 분석을 도시하고, 제 2 라인(604)은, 실란-아르곤 증착 가스만을 사용하여 증착된 다결정질 실리콘 층의 분광 분석을 도시하고, 제 3 라인(606)은, 위의 실시예들에서 설명된 바와 같은, 2개의 증착 기법들의 조합을 도시한다. 다결정질 실리콘 층들은, 55 nm로 증착되었고, ELA를 사용하고 위에서 설명된 파라미터들과 동일한 파라미터들을 적용하여 어닐링되었다.
[0047] 라만 분광 스펙트럼들은, 파수 520 cm-1에서, 결정질 부분(fraction)에 대한 피크를 측정한다. 이러한 피크는, 실리콘 층의 결정도에 대해 정비례하여 증가되는 것으로 이해된다. 따라서, 이러한 피크는, 비정질 Si 및 다결정질 Si의 막에서의 결정도의 효과적인 표시자로서 사용된다. 이러한 피크의 세기(intensity)가 높을수록, 막의 단위 체적에 결정질 부분이 더 많다.
[0048] 실험적인 스펙트럼들은, 다층 구조로 결정화된 다결정질 실리콘 샘플 상에서, 단일-층 구조로 결정화된 것들보다 60 % 더 높은 결정질 피크를 나타낸다. 이러한 분석에서, 종래의 H2 희석 레시피(dilution recipe) 또는 Ar 희석인 단일 층 구조들은 서로로부터 작은 차이들만을 나타낸다. 따라서, 이러한 분석에 의해, 다층 구조의 결정도는, 단일 층 구조들 중 어느 하나 단독보다, 어닐링 후에, 더 높은 것으로 생각된다.
[0049] 위에서 설명되는 결정도는 또한, 예상되는 바와 같이, 증가된 이동도로 확장된다. 이동도는 다결정질 Si의 가장 중요한 특성들 중 하나이다. TFT 디바이스들과 같은 표준 애플리케이션들의 경우에, 다결정질 Si의 이동도가 높을수록, 디바이스 성능이 더 우수하게 된다. 위에서 설명된 예들로부터 측정하면, 실란-수소 증착 가스만을 사용하여 증착된 다결정질 실리콘 층은 72 cm2/Vs의 이동도를 갖고, 실란-아르곤 증착 가스만을 사용하여 증착된 다결정질 실리콘 층은 80 cm2/Vs의 이동도를 갖고, 활성화 가스들 양자 모두의 조합을 사용한 다층 증착은 100 cm2/Vs의 이동도를 갖는다. 따라서, 다층 구조로 결정화된 샘플에 대해 측정된 이동도가, Ar-계 비정질 실리콘 단일 층 막으로 결정화된 것보다 25 % 더 높다.
[0050] 위에서 개시된 방법들은, 비정질 실리콘 층들의 결정화 전에, 탈수소화 엘리먼트를 더 포함할 수 있다. 하나 또는 그 초과의 실시예들에서, 비정질 실리콘 층들이 순차적으로 증착되고, 그 후에, 수소를 제거하도록 탈수소화 프로세스를 수행하기 위해 섭씨 약 450 도 또는 그 초과까지 가열된다. 비정질 실리콘 층에서의 과도한 양의 수소 엘리먼트들(예컨대, 과도하게 높은 농도의 수소)은, 폴리실리콘 채널 층을 형성하기 전에, 인접한 게이트 유전체 층 또는 다른 인접한 층들 내로 침투할 수 있고, 그에 의해, 전류 누설 또는 다른 타입들의 디바이스 고장을 초래할 수 있다. 탈수소화 프로세스를 수행함으로써, 인접한 층들에 대한 수소의 영향들이 방지될 수 있다.
[0051] 본원에서 개시되는 실시예들은 다층 다결정질 실리콘 막들에서의 증가된 이동도에 관한 것이다. 비활성 가스/실리콘-함유 가스 조합, 및 수소-계 가스/실리콘-함유 가스 조합을 사용하여, 실리콘 층의 형성을 교번시킴으로써, 어닐링 후의 다결정질 실리콘의 결정도, 및 최종 Si 층의 이동도가, 단일 층 다결정질 실리콘 막에 비하여 증가된다.
[0052] 전술한 바가 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 그리고 추가적인 실시예들이, 본 발명의 기본적인 범위로부터 벗어나지 않고 고안될 수 있다.

Claims (20)

  1. 실리콘-함유 층을 형성하기 위한 방법으로서,
    제 1 비정질 실리콘 층을 증착하는 단계 ― 상기 증착하는 단계는, 기판 위에 상기 제 1 비정질 실리콘 층을 증착하기 위해, 프로세싱 구역에 실리콘-함유 전구체 및 제 1 활성화 가스를 전달하는 단계를 포함하고, 상기 실리콘-함유 전구체 및 상기 제 1 활성화 가스는 플라즈마에 의해 활성화되고, 상기 제 1 활성화 가스는 아르곤임 ―;
    상기 제 1 비정질 실리콘 층 상에 제 2 비정질 실리콘 층을 증착하는 단계 ― 상기 증착하는 단계는, 상기 제 1 활성화 가스의 전달을 중단시키면서, 상기 프로세싱 구역에 제 2 활성화 가스를 전달하면서, 상기 실리콘-함유 전구체의 연속적인 유동을 유지하는 단계를 포함하고, 상기 실리콘-함유 전구체 및 상기 제 2 활성화 가스는 플라즈마에 의해 활성화되고, 상기 제 2 활성화 가스는 수소 가스(H2)임 ―;
    상기 제 1 비정질 실리콘 층 및 상기 제 2 비정질 실리콘 층을 탈수소화(dehydrogenating)시키는 단계; 및
    상기 탈수소화 후에 다결정질 실리콘 층을 형성하기 위해 상기 제 1 비정질 실리콘 층 및 상기 제 2 비정질 실리콘 층을 어닐링하는 단계
    를 포함하는,
    실리콘-함유 층을 형성하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 실리콘-함유 전구체는 실란(silane)인,
    실리콘-함유 층을 형성하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 어닐링은 엑시머 레이저 어닐링(excimer laser annealing)을 사용하여 수행되는,
    실리콘-함유 층을 형성하기 위한 방법.
  4. 제 1 항에 있어서,
    상기 실리콘-함유 전구체 및 상기 제 1 활성화 가스를 사용하여, 상기 제 2 비정질 실리콘 층 위에 제 3 비정질 실리콘 층을 증착하는 단계를 더 포함하는,
    실리콘-함유 층을 형성하기 위한 방법.
  5. 제 1 항에 있어서,
    상기 아르곤 대 상기 실리콘-함유 전구체의 비율은 60 내지 200 사이인,
    실리콘-함유 층을 형성하기 위한 방법.
  6. 제 1 항에 있어서,
    결합된, 상기 제 2 비정질 실리콘 층 및 상기 제 1 비정질 실리콘 층의 두께는 40 nm 내지 55 nm 인,
    실리콘-함유 층을 형성하기 위한 방법.
  7. 제 1 항에 있어서,
    상기 탈수소화시키는 단계는, 상기 제 1 비정질 실리콘 층 및 상기 제 2 비정질 실리콘 층을 섭씨 450 도 이상까지 가열하는 단계를 포함하는,
    실리콘-함유 층을 형성하기 위한 방법.
  8. 실리콘-함유 층을 형성하기 위한 방법으로서,
    기판 상에, 실리콘 질화물을 포함하는 제 1 버퍼 층을 증착하는 단계;
    상기 제 1 버퍼 층 상에, 실리콘 산화물을 포함하는 제 2 버퍼 층을 증착하는 단계;
    상기 제 2 버퍼 층 위에 제 1 비정질 실리콘 층을 증착하는 단계 ― 상기 증착하는 단계는, 플라즈마의 존재 시에, 챔버의 프로세싱 구역에 실리콘-함유 전구체 및 제 1 활성화 가스를 전달하는 단계를 포함하고, 상기 제 1 활성화 가스는 아르곤임 ―;
    상기 제 1 비정질 실리콘 층 위에 제 2 비정질 실리콘 층을 증착하는 단계 ― 상기 증착하는 단계는, 상기 제 1 활성화 가스의 전달을 중단시키면서, 그리고 플라즈마의 존재 시에 상기 프로세싱 구역에 제 2 활성화 가스를 전달하면서, 상기 실리콘-함유 전구체의 연속적인 유동을 유지하는 단계를 포함하고, 상기 제 2 활성화 가스는 수소(H2)이고, 상기 제 3 활성화 가스는 아르곤임 ―;
    상기 제 2 비정질 실리콘 층 위에 제 3 비정질 실리콘 층을 증착하는 단계 ― 상기 증착하는 단계는, 플라즈마의 존재 시에, 상기 프로세싱 구역에, 상기 제 1 활성화 가스 및 상기 실리콘-함유 전구체를 포함하는 제 2 증착 가스를 전달하는 단계를 포함함 ―;
    상기 제 3 비정질 실리콘 층, 상기 제 2 비정질 실리콘 층, 및 상기 제 1 비정질 실리콘 층을 탈수소화시키는 단계; 및
    상기 탈수소화 후에 다결정질 실리콘 층을 형성하기 위해 상기 제 3 비정질 실리콘 층, 상기 제 2 비정질 실리콘 층 및 상기 제 1 비정질 실리콘 층을 어닐링 하는 단계
    를 포함하는,
    실리콘-함유 층을 형성하기 위한 방법.
  9. 제 8 항에 있어서,
    상기 실리콘-함유 전구체는 실란 또는 디실란(disilane)인,
    실리콘-함유 층을 형성하기 위한 방법.
  10. 제 8 항에 있어서,
    상기 어닐링은 엑시머 레이저 어닐링을 사용하여 수행되는,
    실리콘-함유 층을 형성하기 위한 방법.
  11. 제 8 항에 있어서,
    결합된, 상기 제 2 비정질 실리콘 층 및 상기 제 1 비정질 실리콘 층의 두께는 55 nm 미만인,
    실리콘-함유 층을 형성하기 위한 방법.
  12. 제 8 항에 있어서,
    상기 아르곤 대 상기 실리콘-함유 전구체의 비율은 60 내지 200인,
    실리콘-함유 층을 형성하기 위한 방법.
  13. 제 8 항에 있어서,
    결합된, 상기 제 2 비정질 실리콘 층 및 상기 제 1 비정질 실리콘 층의 두께는 40 nm 내지 55 nm 인,
    실리콘-함유 층을 형성하기 위한 방법.
  14. 제 8 항에 있어서,
    상기 탈수소화시키는 단계는 상기 제 1 비정질 실리콘 층, 상기 제 2 비정질 실리콘 층 및 상기 제 3 비정질 실리콘 층을 섭씨 450 도 이상까지 가열하는 단계를 포함하는,
    실리콘-함유 층을 형성하기 위한 방법.
  15. 실리콘-함유 층을 형성하기 위한 방법으로서,
    기판 상에, 실리콘 질화물을 포함하는 제 1 버퍼 층을 증착하는 단계;
    상기 제 1 버퍼 층 상에, 실리콘 산화물을 포함하는 제 2 버퍼 층을 증착하는 단계;
    상기 제 2 버퍼 층 위에 제 1 비정질 실리콘 층을 증착하는 단계 ― 상기 증착하는 단계는, 플라즈마의 존재 시에, 챔버의 프로세싱 구역에, 수소(H2) 및 실란을 포함하는 제 1 증착 가스를 전달하는 단계를 포함함 ―;
    상기 제 1 비정질 실리콘 층 위에 제 2 비정질 실리콘 층을 증착하는 단계 ― 상기 증착하는 단계는, 플라즈마의 존재 시에, 상기 프로세싱 구역에, 비활성 가스 및 실란을 포함하는 제 2 증착 가스를 전달하는 단계를 포함하고, 상기 제 1 비정질 실리콘 층과 상기 제 2 비정질 실리콘 층 사이에 계면(interface)이 형성됨 ―;
    상기 제 1 비정질 실리콘 층 및 상기 제 2 비정질 실리콘 층을 탈수소화시키는 단계; 및
    상기 탈수소화 후에 다결정질 실리콘 층을 형성하기 위해 상기 제 2 비정질 실리콘 층 및 상기 제 1 비정질 실리콘 층을 어닐링하는 단계
    를 포함하는,
    실리콘-함유 층을 형성하기 위한 방법.
  16. 제 15 항에 있어서,
    상기 비활성 가스는 아르곤인,
    실리콘-함유 층을 형성하기 위한 방법.
  17. 제 15 항에 있어서,
    상기 어닐링은 엑시머 레이저 어닐링을 사용하여 수행되는,
    실리콘-함유 층을 형성하기 위한 방법.
  18. 제 15 항에 있어서,
    결합된, 상기 제 2 비정질 실리콘 층 및 상기 제 1 비정질 실리콘 층의 두께는 55 nm 미만인,
    실리콘-함유 층을 형성하기 위한 방법.
  19. 제 15 항에 있어서,
    결합된, 상기 제 1 비정질 실리콘 층과 상기 제 2 비정질 실리콘 층의 두께는 동일한,
    실리콘-함유 층을 형성하기 위한 방법.
  20. 제 15 항에 있어서,
    상기 탈수소화시키는 단계는 상기 제 1 비정질 실리콘 층 및 상기 제 2 비정질 실리콘 층을 섭씨 450 도 이상까지 가열하는 단계를 포함하는,
    실리콘-함유 층을 형성하기 위한 방법.
KR1020177001464A 2013-05-09 2014-04-22 엑시머 레이저 어닐링 후의 개선된 폴리-실리콘 품질을 갖는 다층 비정질 실리콘 구조 KR20170010443A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361821564P 2013-05-09 2013-05-09
US61/821,564 2013-05-09
US14/049,197 US9048099B2 (en) 2013-05-09 2013-10-08 Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal
US14/049,197 2013-10-08
PCT/US2014/034938 WO2014182433A1 (en) 2013-05-09 2014-04-22 Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157034768A Division KR20150145265A (ko) 2013-05-09 2014-04-22 엑시머 레이저 어닐링 후의 개선된 폴리-실리콘 품질을 갖는 다층 비정질 실리콘 구조

Publications (1)

Publication Number Publication Date
KR20170010443A true KR20170010443A (ko) 2017-01-31

Family

ID=51865076

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177001464A KR20170010443A (ko) 2013-05-09 2014-04-22 엑시머 레이저 어닐링 후의 개선된 폴리-실리콘 품질을 갖는 다층 비정질 실리콘 구조
KR1020157034768A KR20150145265A (ko) 2013-05-09 2014-04-22 엑시머 레이저 어닐링 후의 개선된 폴리-실리콘 품질을 갖는 다층 비정질 실리콘 구조

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020157034768A KR20150145265A (ko) 2013-05-09 2014-04-22 엑시머 레이저 어닐링 후의 개선된 폴리-실리콘 품질을 갖는 다층 비정질 실리콘 구조

Country Status (6)

Country Link
US (1) US9048099B2 (ko)
JP (1) JP6154547B2 (ko)
KR (2) KR20170010443A (ko)
CN (1) CN105189813A (ko)
TW (1) TWI541865B (ko)
WO (1) WO2014182433A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102173644B1 (ko) * 2014-01-29 2020-11-03 엘지전자 주식회사 태양 전지 및 이의 제조 방법
CN105097669B (zh) * 2015-07-13 2019-05-03 深圳市华星光电技术有限公司 一种显示面板及其制造方法
TWI715645B (zh) * 2015-10-22 2021-01-11 美商應用材料股份有限公司 正形及縫隙填充非晶矽薄膜的沉積
CN106098628B (zh) * 2016-06-07 2019-04-02 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板
CN106847675B (zh) * 2017-04-21 2020-03-31 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示面板
SG11202009405VA (en) * 2018-04-03 2020-10-29 Applied Materials Inc Flowable film curing using h2 plasma
JP7233639B2 (ja) * 2019-04-19 2023-03-07 日新電機株式会社 シリコン膜の成膜方法
CN111725297B (zh) * 2020-06-08 2023-06-02 武汉华星光电半导体显示技术有限公司 有源层结构及其制作方法
CN113755816B (zh) * 2021-09-09 2023-12-19 理想万里晖真空装备(泰兴)有限公司 用于改善反应腔粉尘的预镀膜方法及所形成的预镀膜

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982637A (ja) * 1995-09-08 1997-03-28 Mitsui Toatsu Chem Inc 非晶質半導体薄膜の製造方法
US6169013B1 (en) 1997-03-07 2001-01-02 Sharp Laboratories Of America, Inc. Method of optimizing crystal grain size in polycrystalline silicon films
US5827773A (en) * 1997-03-07 1998-10-27 Sharp Microelectronics Technology, Inc. Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon
JPH11204794A (ja) * 1998-01-08 1999-07-30 Matsushita Electric Ind Co Ltd 低温ポリシリコンｔｆｔの製造プロセスにおけるポリシリコン膜の形成方法
JP2001007024A (ja) * 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
US6649032B2 (en) * 2001-05-21 2003-11-18 Sharp Laboratories Of America, Inc. System and method for sputtering silicon films using hydrogen gas mixtures
US7186663B2 (en) 2004-03-15 2007-03-06 Sharp Laboratories Of America, Inc. High density plasma process for silicon thin films
JP4589606B2 (ja) 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
TWI229386B (en) 2003-07-01 2005-03-11 Au Optronics Corp Method for manufacturing polysilicon film on substrate
JP4951840B2 (ja) * 2004-03-12 2012-06-13 東京エレクトロン株式会社 プラズマ成膜装置、熱処理装置及びプラズマ成膜方法並びに熱処理方法
US7138307B2 (en) 2004-08-04 2006-11-21 Intel Corporation Method to produce highly doped polysilicon thin films
KR100732858B1 (ko) * 2005-05-13 2007-06-27 삼성에스디아이 주식회사 다결정질 박막의 현장 성장방법
JP5377061B2 (ja) * 2008-05-09 2013-12-25 株式会社半導体エネルギー研究所 光電変換装置
JP2009299164A (ja) * 2008-06-16 2009-12-24 Furukawa Electric Co Ltd:The 連続薄膜の形成方法、形成装置、薄膜付きガラス基板及び半導体装置素子
JP6010809B2 (ja) * 2010-08-31 2016-10-19 国立大学法人 琉球大学 半導体装置の製造方法
KR101752400B1 (ko) * 2010-09-03 2017-06-30 삼성디스플레이 주식회사 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
JP6006948B2 (ja) * 2011-03-17 2016-10-12 株式会社半導体エネルギー研究所 微結晶半導体膜、及び半導体装置の作製方法

Also Published As

Publication number Publication date
US9048099B2 (en) 2015-06-02
CN105189813A (zh) 2015-12-23
WO2014182433A1 (en) 2014-11-13
TW201513173A (zh) 2015-04-01
JP2016526282A (ja) 2016-09-01
TWI541865B (zh) 2016-07-11
JP6154547B2 (ja) 2017-06-28
KR20150145265A (ko) 2015-12-29
US20140335680A1 (en) 2014-11-13

Similar Documents

Publication Publication Date Title
US9048099B2 (en) Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal
JP4556329B2 (ja) 薄膜形成装置
US9818606B2 (en) Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
US9287137B2 (en) Methods for depositing a silicon containing layer with argon gas dilution
US9935183B2 (en) Multilayer passivation or etch stop TFT
US8114484B2 (en) Plasma enhanced chemical vapor deposition technology for large-size processing
WO2005104206A1 (en) Method of controlling the uniformity of pecvd-deposited thin films
CN103981568A (zh) 形成含碳外延硅层的方法
WO2012024114A2 (en) Methods for forming a hydrogen free silicon containing dielectric film
US7521341B2 (en) Method of direct deposition of polycrystalline silicon
US9218980B2 (en) Surface treatment to improve CCTBA based CVD co nucleation on dielectric substrate
US20050202653A1 (en) High density plasma process for silicon thin films
US8642376B2 (en) Methods for depositing a material atop a substrate
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
US7589031B2 (en) Method of avoiding haze formation on surfaces of silicon-containing PECVD-deposited thin films
KR100773123B1 (ko) 2단계 증착에 의한 다결정 실리콘 박막의 형성 방법
KR102357328B1 (ko) 도핑된 ⅳ족 재료들을 성장시키는 방법
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
Won et al. Thin‐Film PECVD (AKT)
Park et al. Stabilization of Al2O3 gate oxide on plastic substrate for low temperature poly-silicon by in situ plasma treatment
JP2022523171A (ja) ポリシリコンライナー
US20130089972A1 (en) Method for forming nanocrystalline silicon film
Park et al. Method of controlling film uniformity and composition of a PECVD-deposited A-SiN x: H gate dielectric film deposited over a large substrate surface
KR20110118238A (ko) 미세결정 실리콘 박막의 형성 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid