JP5377061B2 - 光電変換装置 - Google Patents

光電変換装置 Download PDF

Info

Publication number
JP5377061B2
JP5377061B2 JP2009108991A JP2009108991A JP5377061B2 JP 5377061 B2 JP5377061 B2 JP 5377061B2 JP 2009108991 A JP2009108991 A JP 2009108991A JP 2009108991 A JP2009108991 A JP 2009108991A JP 5377061 B2 JP5377061 B2 JP 5377061B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
layer
crystal
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009108991A
Other languages
English (en)
Other versions
JP2009295970A (ja
JP2009295970A5 (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009108991A priority Critical patent/JP5377061B2/ja
Publication of JP2009295970A publication Critical patent/JP2009295970A/ja
Publication of JP2009295970A5 publication Critical patent/JP2009295970A5/ja
Application granted granted Critical
Publication of JP5377061B2 publication Critical patent/JP5377061B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0475—PV cell arrays made by cells in a planar, e.g. repetitive, configuration on a single semiconductor substrate; PV cell microarrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Description

本発明は、半導体接合を有する光電変換装置及びその作製方法に関する。
近年の地球環境問題に対処するため、住宅用の太陽光発電システムなど太陽電池に代表される光電変換装置市場が拡大している。既に、光電変換効率の高い単結晶シリコン又は多結晶シリコンを用いたバルク型光電変換装置が実用化されている。単結晶シリコン又は多結晶シリコンを用いる光電変換装置は、大型のシリコンインゴットから切り出されて作製されている。しかし、大型のシリコンインゴットは作製するのに長時間を要するため生産性が悪く、シリコン原材料の供給量自体が限られているため市場の拡大に対処できず供給不足の状態となっている。
上述のようにシリコン原材料不足が顕在化してきたなかで、シリコン薄膜を用いた薄膜型光電変換装置が注目されている。薄膜型光電変換装置は、化学的或いは物理的な各種の成長法を利用して支持基板上にシリコン薄膜を形成するため、バルク型光電変換装置と比較して省資源化、低コスト化が可能であると言われている。
以前からアモルファスシリコン薄膜を用いた光電変換装置の開発が行われており、近年では微結晶シリコン薄膜を用いた光電変換装置の開発も進められている。例えば、高周波プラズマＣＶＤ法の高周波電力のパルス変調を制御し、結晶性シリコンとして微結晶シリコンを形成するシリコン薄膜太陽電池の製造方法が提案されている（例えば、特許文献１参照）。また、低温プラズマＣＶＤ法により、反応室内の圧力を制御して結晶質を含むシリコン系薄膜光電変換層を形成することで、従来に比べて成膜速度を向上させる方法が提案されている（例えば、特許文献２参照）。
特開２００５−５０９０５号公報 特開２０００−１２４４８９号公報
非晶質シリコン薄膜を用いる光電変換装置は、製造プロセスが簡便で低コスト化が可能とされていたが、バルク型光電変換装置と比較して光電変換効率が低いことや、ステブラー・ロンスキー効果と呼ばれる光劣化の問題が解決出来ず普及していない。
また、非晶質シリコンに代えて微結晶シリコンを用いることで光劣化を抑制できるが、微結晶シリコンはシランに代表される半導体材料ガスを多量の水素ガスで希釈して成膜するため、成膜速度が遅いという問題があった。さらに、微結晶シリコンの光吸収係数は非晶質シリコンよりも小さいため、光電変換を行う層に適用する場合、非晶質シリコンよりも厚い層としなければならなかった。そのため、微結晶シリコンを用いた光電変換装置は、非晶質シリコンを用いた光電変換装置よりも生産性に劣る問題があった。
上記特許文献１では、高周波プラズマＣＶＤ法のパルス変調を制御することで結晶性や膜質の均一な結晶性シリコン（例示されているものは微結晶シリコン）を形成するが、非晶質シリコンの作製と比較して成膜速度が遅く実用的でなかった。また、上記特許文献２では、成膜速度の向上は図っているが、非晶質シリコンと比較して数桁厚いシリコン層が必要のままであり、生産性の問題が解決できていなかった。したがって、高効率化などの特性向上と生産性向上が両立できず、シリコン薄膜を用いた光電変換装置の普及率はバルク型光電変換装置に及んでいないのが現状であった。
上述の問題を鑑み、本発明の一態様は、光電変換装置の高効率化と生産性向上の両立を図ることを目的の一とする。また、本発明の一態様は、簡便な製造プロセスで、高効率な光電変換装置を製造する方法を提供することを目的の一とする。また、本発明の一態様は、光劣化などによる特性変動を防止した光電変換装置を提供することを目的の一とする。
本発明の一態様は、半導体接合を有する光電変換装置であって、一導電型の不純物元素が添加された不純物半導体層と、一導電型とは逆の導電型の不純物元素が添加された不純物半導体層との間に、被膜の成膜方向に向かって成長する第１の結晶領域と第２の結晶領域とを含む半導体層を有する。一方の不純物半導体層との界面から被膜の成膜方向に向かって第１の結晶領域が成長している。さらに、前記一方の不純物半導体層との界面とは離れた位置から、被膜の成膜方向（他方の不純物半導体層との界面）に向かって第２の結晶領域が成長している。第１の結晶領域と第２の結晶領域は、非晶質構造の中に存在している。非晶質構造の中に、第１の結晶領域と第２の結晶領域とを含む半導体層で、本発明の一態様に係る光電変換装置の光電変換を行う領域の主要部を構成する。
第１の結晶領域と第２の結晶領域とを含む半導体層は、微結晶半導体で形成された一導電型の不純物半導体層上に形成する。第１の結晶領域と第２の結晶領域とを含む半導体層は、半導体材料ガス（代表的にはシラン）と希釈ガス（代表的には水素）とを反応ガスとして反応空間内に導入してプラズマを生成し、被膜の成膜を行う。このとき、成膜初期段階では半導体材料ガスに対して希釈ガスの流量比を１倍以上６倍以下として被膜の成膜を行うことで、微結晶半導体で形成された不純物半導体層が種結晶として機能し該不純物半導体層から被膜の成膜方向に向かって成長した第１の結晶領域が非晶質構造の中に存在する被膜が成膜される。
上記半導体材料ガスに対して希釈ガスの流量比を１倍以上６倍以下とした被膜の成膜後、半導体材料ガスと希釈ガスとの流量比を調整して微結晶半導体の生成が可能な混合比としてプラズマを生成する。結晶核の生成を妨害する不純物元素（代表的には窒素）を、酸素濃度を低減した反応空間に含ませて被膜の成膜を所定の期間行った後に不純物元素の濃度を減少させることで結晶核を生成させ、さらに被膜の成膜を続ける。このようにすることで、前述の微結晶半導体で形成された不純物半導体層との界面とは離れた位置から被膜の成膜方向に向かって成長した第２の結晶領域が非晶質構造の中に存在する被膜が成膜される。以上により、非晶質構造の中に、第１の結晶領域と第２の結晶領域とを含む半導体層が成膜される。そして、第１の結晶領域と第２の結晶領域を含む半導体層上に、前述の一導電型の不純物半導体層とは逆導電型の不純物半導体層を形成する。
上記構成において、第１の結晶領域および第２の結晶領域は、錐形状の構造を有することが好ましい。また、第１の結晶領域は、微結晶半導体で形成される不純物半導体層から被膜の成膜方向に向かって幅が狭まっていくように上狭まりに成長した錐形状の構造を有することが好ましい。第２の結晶領域は、前述の微結晶半導体で形成される不純物半導体層との界面から離れて結晶核が位置し、結晶核を起点として被膜の成膜方向に向かって幅が拡がっていくように上拡がりに成長した逆錐形状の構造を有することが好ましい。第１の結晶領域と第２の結晶領域とを含む半導体層において、微結晶半導体で形成される不純物半導体層との界面側に第１の結晶領域が存在し、逆側である成膜方向の表面側に第２の結晶領域が存在する。
本発明の一態様は、第１電極上に設けられ、微結晶半導体で形成された一導電型を付与する不純物元素を含む第１の半導体層と、第１の半導体層上に設けられた第２の半導体層と、第２の半導体層上に設けられ、前記一導電型とは逆導電型を付与する不純物元素を含む第３の半導体層と、第３の半導体層上に設けられた第２電極と、を有する光電変換装置であり、第２の半導体層が、第１の半導体層との界面側に、前記第１の半導体層との界面から前記第３の半導体層に向かって幅が狭まっていく立体的形状を有する第１の結晶領域と、第３の半導体層との界面側に、前記第３の半導体層との界面から前記第１の半導体層に向かって幅が狭まっていく立体的形状を有する第２の結晶領域と、を含む。
上記構成において、第１の結晶領域は、第１の半導体層上に第２の半導体層が成膜される方向に向けて上狭まりに成長していることが好ましい。第２の結晶領域は、第１の半導体層との界面とは離れた位置から上拡がりに成長しているが好ましい。第２の半導体層は、非晶質構造の中に、結晶質半導体である第１の結晶領域および結晶質半導体である第２の結晶領域が存在する構成とすることができる。また、第２の結晶領域は、単結晶、または、双晶を含む単結晶とすることができる。
上記構成において、第２の半導体層には、二次イオン質量分析法によって計測される窒素濃度が２×１０２０／ｃｍ３以上７×１０２０／ｃｍ３以下の領域を起点として第２の結晶領域が第３の半導体層との界面に向けて成長する。また、第２の半導体層は、第２の結晶領域の結晶核近傍において、二次イオン質量分析法によって計測される窒素のピーク濃度が３×１０２０／ｃｍ３乃至１×１０２１／ｃｍ３であり、結晶核近傍から第２の半導体層と第３の半導体層との界面方向に向けて窒素濃度が減少する。この場合において、第２の半導体層は、二次イオン質量分析法によって計測される酸素の濃度を５×１０１８／ｃｍ３以下とすることが好ましい。
また、上記構成において、第１の半導体層はｎ型半導体とし、第２の半導体層はｉ型半導体とし、第３の半導体層はｐ型半導体とすることができる。
本発明の一態様は、第１電極上に、一導電型を付与する不純物元素を含む微結晶半導体で第１の半導体層を形成し、第１の半導体層上に、成膜初期段階においては、半導体材料ガスに対して希釈ガスの流量比を１倍以上６倍以下とした反応ガスを反応室内に導入してプラズマを生成し、第１の半導体層との界面から成膜方向に向けて成長する第１の結晶領域を含む第２の半導体層の一部の成膜を行った後、微結晶半導体の生成が可能な混合比で半導体材料ガスと希釈ガスとを反応室内に導入してプラズマを生成し、結晶核の生成を妨害する不純物元素を含ませて被膜の成膜を開始した後に結晶核の生成を妨害する不純物元素の濃度を減少させていくことで結晶核を生成させて、第１の半導体層との界面とは離れた位置から成膜方向に向けて成長する第２の結晶領域を含む第２の半導体層の一部の成膜を行うことで、非晶質構造の中に第１の結晶領域と第２の結晶領域とを含む第２の半導体層を形成し、第２の半導体層上に、一導電型とは逆導電型を付与する不純物元素を含む第３の半導体層を形成し、第３の半導体層上に第２電極を形成する。
上記構成において、第１の結晶領域を含む被膜の成膜を行った後、結晶核の生成を妨害する不純物元素が残留するように、結晶核の生成を妨害する不純物元素を含むガスを一時的に反応室内に導入し、その後結晶核の生成を妨害する不純物元素を含むガス排気する処理を行うことが好ましい。また、結晶核の生成を妨害する不純物元素として、窒素を用いることが好ましい。
半導体材料ガスとしては水素化シリコン、フッ化シリコン、または塩化シリコンを用いることができる。希釈ガスとしては水素を用いることができる。
なお、本明細書における「光電変換層」とは、光電効果（内部光電効果）を発現する半導体の層を含む他、内部電界を形成するために接合された不純物半導体層を含めたものをいう。すなわち、光電変換層とは、ｐｎ接合、ｐｉｎ接合などを代表例とする接合が形成された半導体層をいう。
本発明の一態様によれば、光電変換を行う主要部として、非晶質構造の中に結晶領域を含む半導体層を形成することで、従来の非晶質シリコンを用いた光電変換装置よりも高効率化が実現できる。また、非晶質構造の中に結晶領域を含む半導体層とすることで、光劣化などを防止でき、従来の非晶質シリコンを用いた光電変換装置と比べ特性変動を抑制することが可能となる。また、光電変換層の厚さなどは、非晶質シリコンを用いた光電変換装置と同程度とすることが可能なため、従来の微結晶シリコンを用いた光電変換装置よりも生産性を向上できる。したがって、本発明によれば、特性向上と生産性向上を両立させた光電変換装置を提供することが可能となる。
本発明の一態様に係る光電変換装置を示す模式図。 本発明の一態様に係る光電変換層の作製方法の一例を示す図。 本発明の一態様に係る光電変換装置の作製に適用できるプラズマＣＶＤ装置の図。 本発明の一態様に係る複数の反応室を備えたマルチ・チャンバー・プラズマＣＶＤ装置の構成を示す図。 本発明の一態様に係る光電変換装置の別態様を示す図。 本発明の一態様に係る光電変換装置の別態様を示す図。 本発明の一態様に係る集積型光電変換装置の製造工程を示す断面図。 本発明の一態様に係る集積型光電変換装置の製造工程を示す断面図。 本発明の一態様に係る集積型光電変換装置の製造工程を示す断面図。 本発明の一態様に係る集積型光電変換装置の製造工程を示す断面図。 本発明の一態様に係る光電変換層を適用した光センサ装置を示す図。 本発明の一態様に係る集積型光電変換装置の製造工程を示す断面図。 本発明の一態様に係る集積型光電変換装置の製造工程を示す断面図。
本発明の実施の形態について、図面を用いて以下に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細をさまざまに変更しうることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
図１は本形態に係る光電変換装置の構成を示す。図１に示す光電変換装置は、基板１０上に設けられた第１電極１２と、該第１電極１２上に設けられた第１の半導体層１４と、該第１の半導体層１４上に設けられた第２の半導体層１６と、該第２の半導体層１６上に設けられた第３の半導体層２２と、該第３の半導体層２２上に設けられた第２電極２４と、で構成される。第１の半導体層１４と第３の半導体層２２は相対する一導電型を付与する不純物元素が添加された不純物半導体層であり、一方がｎ型半導体層、他方がｐ型半導体層である。第１の半導体層１４と第３の半導体層２２との間に設けられる第２の半導体層１６は、非晶質構造の中に第１の結晶領域と第２の結晶領域とを含むｉ型半導体層である。本発明の一態様に係る光電変換装置は、一対の不純物半導体層である第１の半導体層１４と第３の半導体層２２との間に、被膜の成膜方向に向かって成長する第１の結晶領域と第２の結晶領域とを含む半導体層である第２の半導体層を有することを特徴の一つとする。また、本形態に係る光電変換装置は、このような構成にすることにより少なくとも一つの半導体接合を含む。ここでは、第１の半導体層１４はｎ型半導体、第３の半導体層２２はｐ型半導体、第２の半導体層はｉ型半導体とする例を示す。
第２の半導体層１６は、第１の半導体層１４との界面側、および、第３の半導体層２２との界面側に、それぞれ離散的に存在する結晶領域を含み、該結晶領域が非晶質構造の中に存在する半導体層である。結晶領域は、多結晶、単結晶、または双晶を含む単結晶などの結晶質半導体を含む。非晶質構造は、非晶質半導体であり、代表的には非晶質シリコンである。非晶質シリコンに代表される非晶質半導体は、直接遷移型であり光吸収係数が高い。そのため、第２の半導体層１６の非晶質構造は、結晶領域よりも光生成キャリアを発生しやすい。また、第２の半導体層１６の非晶質構造のバンドギャップが１．６ｅＶ乃至１．８ｅＶであるのに対し、結晶領域のバンドギャップは１．１ｅＶ乃至１．４ｅＶ程度である。この関係から、第２の半導体層１６で発生した光生成キャリアは、拡散により或いはドリフトにより結晶領域に移動する。結晶領域は光生成キャリアの導通路（キャリアパス）として機能する。このような構成によれば、第２の半導体層１６の欠陥準位に光生成キャリアがトラップされる確率が減り、光誘起欠陥が生成されたとしても光生成キャリアは結晶領域を流れるので、高い光電変換特性を維持することができる。また、第２の半導体層１６において、第１の半導体層１４との界面側、および、第３の半導体層２２との界面側にそれぞれ結晶領域を存在させることで、光生成キャリアである電子および正孔とも、結晶領域を流れやすくなる。したがって、従来から問題となっているような、光劣化による特性変動を低減することができる。
第２の半導体層１６に含まれる結晶領域は、第１の半導体層１４との界面側、および、第３の半導体層２２との界面側から、それぞれ第２の半導体層１６の内部に向けて、幅が狭まっていく錐形状の構造であることが好ましい。ここで、錐形とは、多数の平面から構成される面と、前記面の外周と前記面の外に存在する頂点とを結ぶ線の集合によって作られる立体的形状をいう。また、本明細書では、頂点が基板側に存在するものを便宜的に「逆錐形」ともいう。
図１では、第２の半導体層１６において、第１の半導体層１４との界面側に第１の結晶領域１８が離散的に存在し、第３の半導体層２２との界面側に第２の結晶領域２０が離散的に存在する例を示している。第２の半導体層１６は、非晶質構造の中に第１の結晶領域１８と第２の結晶領域２０とが存在している。
第１の結晶領域１８と第２の結晶領域２０は結晶質半導体を含み、第２の半導体層１６の成膜方向に向かって成長した結晶領域である。第１の結晶領域１８は、第１の半導体層１４との界面から第２の半導体層１６の成膜方向に向かって幅が狭まるように上狭まりに成長しており、第１の半導体層１４との界面側に離散的に存在する錐形状の結晶領域である。
第２の結晶領域２０は、第１の半導体層１４との界面とは離れた位置から第２の半導体層１６の成膜方向に向かって幅が拡がるように上拡がりに成長しており、第３の半導体層２２との界面側に離散的に存在する逆錐形状の結晶領域である。第２の結晶領域２０の結晶核は、第１の半導体層１４との界面から離れて位置しており、結晶核を起点として結晶の成長方向と垂直な面の面内方向に拡がるように成長する。なお、第２の結晶領域２０は、第３の半導体層２２との界面側から見れば錐形状の結晶領域ともいえる。ここで、第２の結晶領域２０の成長の起点となる結晶核の生成位置は、結晶核の生成を妨害する不純物元素の濃度、代表的には窒素の濃度により制御される。具体的には、酸素濃度を低くし、窒素濃度を酸素濃度よりも高くし、窒素濃度が第２の結晶領域２０の成長方向に従って低下していくことで、第２の結晶領域の成長の起点となる結晶核の生成を制御しつつ形成することができる。窒素により結晶核の生成を制御する場合、二次イオン質量分析法によって計測される窒素濃度が１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下、好ましくは２×１０２０／ｃｍ３以上７×１０２０／ｃｍ３以下のときに結晶核が生成され、第２の結晶領域２０が成長することとなる。すなわち、第２の結晶領域２０の成長の起点となる結晶核（逆錐形の頂点）の生成位置において、二次イオン質量分析法によって計測される窒素濃度は１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下、好ましくは２×１０２０／ｃｍ３以上７×１０２０／ｃｍ３以下となる。また、窒素濃度は酸素濃度よりも一桁以上高いことが好ましい。具体的には、第２の結晶領域２０の結晶核付近における、二次イオン質量分析法によって計測される酸素の濃度を５×１０１８／ｃｍ３以下とし、窒素の濃度を１×１０２０／ｃｍ３以上１×１０２１／ｃｍ３以下とする。
第２の半導体層１６は、成膜初期段階では、半導体材料ガスに対して希釈ガスの流量比を１倍以上６倍以下として反応空間に導入してプラズマを生成し、被膜を成膜する。該被膜を所定の期間成膜した後、半導体材料ガスと希釈ガスとの流量比を調整し、微結晶半導体の生成が可能な混合比の反応ガスを反応空間に導入するとともに、結晶核の発生を妨害する不純物元素を反応空間中に含ませて所定の期間被膜を成膜する。結晶核の発生を妨害する不純物元素の濃度を低減させることで第２の半導体層１６中に結晶核を生成させる。さらに成膜を続けることで結晶核を起点として結晶領域を成長させることで、最終的に非晶質構造の中に複数の結晶領域を含む第２の半導体層１６を得る。なお、反応空間内の酸素濃度は低減しておくことが好ましく、少なくとも結晶核の発生を妨害する不純物元素を含ませて被膜を成膜する際は酸素濃度を低減しておくことが好ましい。
上記第２の半導体層１６の成膜において、微結晶半導体で形成された第１の半導体層１４上に、半導体材料ガスに対して希釈ガスの流量比を１倍以上６倍以下とした反応ガスを用いて被膜を成膜することで、第１の半導体層１４から成長した第１の結晶領域１８が非晶質構造の中に存在する構造を得ることができる。続けて、酸素濃度を低減した反応空間に、半導体材料ガスと希釈ガスとの流量比を調整して微結晶半導体の生成が可能な混合比の反応ガスを導入してプラズマを生成するとともに、結晶核の発生を妨害する不純物元素を含ませて被膜を所定の期間成膜した後、結晶核の発生を妨害する不純物元素の濃度を低減させることで結晶核を発生させ、さらに成膜を続ける。このようにすることで、第１の半導体層１４との界面とは離れた位置に生成した結晶核を起点として成長した第２の結晶領域２０が非晶質構造の中に存在する構造を得ることができる。以上により、非晶質構造の中に第１の結晶領域１８と第２の結晶領域２０が存在する半導体層を形成することができる。第２の半導体層１６は、第１の結晶領域１８と第２の結晶領域２０を成長させるため、少なくとも２つの成膜条件により形成する。第１条件で所定の期間被膜の成膜を行った後、窒素濃度を酸素濃度よりも一桁以上高く含むように被膜の成膜を行い、さらに窒素濃度を低下させつつ第２条件で成膜を行うことで、窒素濃度が一定の値以下となると結晶核が生成される。そして、さらに成膜を続けることで結晶核から結晶成長が進行し、複数の結晶領域を含む半導体層が形成される。
第２の半導体層１６の成膜に用いる反応ガスは、反応空間内に導入され、所定の圧力を維持してプラズマ、代表的にはグロー放電プラズマを生成する。これにより、反応空間内に置かれた基板（第１の半導体層１４が形成された基板１０）上に被膜（第２の半導体層１６）が成膜される。本発明の一態様は、第２の半導体層１６の成膜初期段階においては、半導体材料ガスに対して希釈ガスの流量比を１倍以上６倍以下として反応空間内に導入しプラズマを生成して所定の期間成膜した後、半導体材料ガスと希釈ガスとの流量比を調整して反応ガスの混合比を制御するとともに、結晶核の発生を妨害する不純物元素、代表的には窒素の濃度を制御して被膜の成膜を行うことを特徴の一つとする。第２の半導体層１６の成膜初期の段階の反応ガスを、半導体材料ガスに対して希釈ガスの流量比を１倍以上６倍以下とすることで、微結晶半導体である第１の半導体層１４が種結晶となり第２の半導体層１６が成膜される方向に向かって、第１の結晶領域１８が成長する。第１の結晶領域１８は、第２の半導体層１６の成膜に用いる反応ガスの希釈量を制御することで、成長させることができる。続けて、第２の半導体層１６の成膜に用いる反応ガス、例えば成膜後期の段階の反応ガスを、微結晶半導体の生成が可能な混合比とし、結晶核の発生を妨害する不純物元素として窒素を含ませた被膜を所定の期間成膜した後に該窒素の濃度を低減させることで結晶核を発生させ、さらに成膜を続けることで、該結晶核から第２の半導体層１６の成膜方向に向かって、第２の結晶領域２０が成長する。第２の結晶領域２０は、結晶核の発生を妨害する不純物元素および反応ガスの混合比を制御することで、成長させることができる。なお、少なくとも第２の結晶領域２０を成長させる際は、反応空間に含まれる酸素濃度は低減されていることが好ましい。
第２の半導体層１６は、シリコン又はゲルマニウムなどの半導体で形成される。具体的には、第２の半導体層１６は、シランに代表される半導体材料ガスを、水素ガスに代表される希釈ガスで希釈した反応ガスを用い、プラズマＣＶＤ装置を用いて形成することができる。半導体材料ガスとしては、シラン、ジシランに代表される水素化シリコンを用いることができる。また、水素化シリコンの代わりに、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４等の塩化シリコン又はＳｉＦ４等のフッ化シリコンを用いることができる。水素ガスは希釈ガスの代表例である。ヘリウム、アルゴン、クリプトン及びネオンから選ばれた一種または複数種の希ガス元素で希釈し、第２の半導体層１６を形成することもできる。希釈は、成膜初期段階では、水素化シリコンに対して水素の流量比を１倍以上６倍以下として被膜（第２の半導体層１６）を成膜し、その後、微結晶半導体の生成が可能な混合比に、水素化シリコンと水素の流量比を調整する。
また、第２の半導体層１６は、非晶質構造の中に、第１の結晶領域１８と第２の結晶領域２０が存在するｉ型半導体で形成される。なお、本明細書におけるｉ型半導体とは、半導体に含まれるｐ型若しくはｎ型を付与する不純物元素が１×１０２０／ｃｍ３以下の濃度であり、酸素及び窒素が９×１０１９／ｃｍ３以下の濃度であり、暗伝導度に対して光伝導度が１００倍以上である半導体である。このｉ型半導体には、硼素が１ｐｐｍ〜１０００ｐｐｍ添加されていてもよい。すなわち、ｉ型半導体は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示すことがあるので、第２の半導体層１６に適用する場合には、ｐ型を付与する不純物元素を成膜と同時に、或いは成膜後に添加すると良い。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ２Ｈ６、ＢＦ３などの不純物気体を１ｐｐｍ〜１０００ｐｐｍの割合で半導体材料ガスに混入させると良い。そして硼素の濃度を、例えば１×１０１４／ｃｍ３〜６×１０１６／ｃｍ３とすると良い。
第２の半導体層１６を構成する非晶質構造、代表的には非晶質シリコンは直接遷移型であり光吸収係数が高いので、第１の結晶領域１８および第２の結晶領域２０よりも優先的に光生成キャリアを発生する。非晶質シリコン等で形成される第２の半導体層１６のバンドギャップが１．６ｅＶ乃至１．８ｅＶであるのに対し、第１の結晶領域１８および第２の結晶領域２０のバンドギャップは１．１ｅＶ乃至１．４ｅＶである。この関係から、第２の半導体層１６で発生した光生成キャリアは、第１の結晶領域１８、第２の結晶領域２０を流れることとなる。このような構成によれば、第２の半導体層１６の欠陥準位に光生成キャリアがトラップされる確率が減り、また、光誘起欠陥が生成されたとしても光生成キャリアは第１の結晶領域１８と第２の結晶領域２０を流れるので、高い光電変換特性を維持することができる。すなわち、従来から問題となっているような、光劣化による特性変動を低減することができる。
第１の半導体層１４は、一導電型を付与する不純物元素を含む不純物半導体層であり、微結晶半導体で形成する。第１の半導体層１４は、基板１０上に形成された第１電極１２上に形成される。一導電型を付与する不純物元素は、ｎ型を付与する不純物元素（代表的には周期表第１５族元素であるリン、砒素、またはアンチモン）、または、ｐ型を付与する不純物元素（代表的には周期表第１３族元素である硼素、またはアルミニウム）が用いられる。また、第１の半導体層１４は微結晶半導体で形成され、微結晶シリコン、微結晶シリコンゲルマニウム、または微結晶ゲルマニウムなどで形成される。本形態では、第１の半導体層１４は、ｎ型を付与する不純物元素であるリンを含む微結晶シリコンで形成される。
本形態に示す微結晶半導体層とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む層である。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体である。例示的には、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下である半導体を含む層である。微結晶半導体の代表例である微結晶シリコンのラマンスペクトルは、単結晶シリコンを示す５２０／ｃｍよりも低波数側にシフトしている。即ち、単結晶シリコンを示す５２０／ｃｍと非晶質シリコンを示す４８０／ｃｍの間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素ガスまたはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体は格子歪みを有し、該格子歪みにより光学特性が、単結晶シリコンの間接遷移型から直接遷移型に変化する。少なくとも１０％の格子歪みがあれば、光学特性が直接遷移型に変化する。なお、歪みが局部的に存在することにより、直接遷移と間接遷移の混在した光学特性を呈することもできる。上記した微結晶半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。尤も、本発明の一態様において、微結晶半導体の概念は前記した結晶粒径のみに固定されるものではない。また、同等の物性値を有するものであれば他の半導体材料に置換することもできる。
また、微結晶半導体は、微結晶半導体の生成が可能な混合比である半導体材料ガスと希釈ガスとを反応ガスとして用いて、プラズマＣＶＤ法により形成することができる。具体的には、シランに代表される半導体材料ガスを水素ガスなどで希釈した反応ガスを反応空間内に導入し、所定の圧力を維持してプラズマ、代表的にはグロー放電プラズマを生成し、反応空間内に置かれた被処理体上に微結晶半導体膜が成膜される。半導体材料ガスおよび希釈ガスは、シラン、ジシランに代表される水素化シリコン、フッ化シリコンまたは塩化シリコンに、水素ガスに代表される希釈ガス、さらに半導体材料ガスおよび水素ガスに加え、ヘリウム、アルゴン、クリプトン及びネオンから選ばれた一種または複数種の希ガス元素を用いることができる。希釈は、半導体材料ガス（例えば水素化シリコン）に対して希釈ガス（例えば水素ガス）の流量比を１０倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。例えば、微結晶半導体は、プラズマＣＶＤ装置の反応室内において、シランに代表される半導体材料ガスを水素ガスなどで希釈し、グロー放電プラズマにより形成することができる。グロー放電プラズマの生成は、１ＭＨｚから２０ＭＨｚ、代表的には１３．５６ＭＨｚの高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には２７．１２ＭＨｚ又は６０ＭＨｚを印加することで行われる。また、周波数が１ＧＨｚ以上の高周波電力を印加しても良い。また、半導体材料ガス中に、ＣＨ４、Ｃ２Ｈ６などの炭化物気体、ＧｅＨ４、ＧｅＦ４などのゲルマニウム化気体を混入させて、エネルギーバンド幅を１．５ｅＶ〜２．４ｅＶ、若しくは０．９ｅＶ〜１．１ｅＶに調節しても良い。
第３の半導体層２２は、第２の半導体層１６上に形成される、一導電型を付与する不純物元素を含む不純物半導体層である。第３の半導体層２２は、第１の半導体層１４と逆の導電型を付与する不純物元素を含み、微結晶半導体または非晶質半導体で形成される。本形態では、第３の半導体層２２は、ｐ型を付与する不純物元素である硼素を含む微結晶シリコンで形成される。
ここで、第１の半導体層１４の形成から第３の半導体層２２の形成まで、図２を参照して以下に説明する。
第１電極１２が形成された基板１０上に第１の半導体層１４を形成するため、第１の半導体層１４の成膜に用いる反応ガスを反応空間内に導入しプラズマを生成して成膜を行う。ここでは、ｎ型の微結晶シリコンを成膜するため、微結晶シリコンの生成が可能な混合比となるようＳｉＨ４ガスと水素ガスの流量比を制御し、ｎ型を付与する不純物元素を含むＰＨ３を加えて反応空間内に導入し、プラズマを生成して、第１の半導体層１４を成膜する（図２のｎ型不純物シリコン層成膜）。
次に、第１の半導体層１４上に第２の半導体層１６を形成する。本発明の一態様では、非晶質構造の中に第１の結晶領域１８と第２の結晶領域２０とが離散的に存在し、第１の結晶領域１８が第１の半導体層１４側、第２の結晶領域２０が第３の半導体層２２側に存在する第２の半導体層１６を形成する。ここでは、第１条件と第２条件を用いて第２の半導体層１６の成膜を行う例を説明する。
第２の半導体層１６の成膜初期は、第１条件で被膜の成膜を行う。第１条件は、ＳｉＨ４ガスに対して水素ガスの流量比を１倍以上６倍以下として反応空間に導入し、プラズマを生成して、被膜の成膜を行う。このようにすることで、第１の半導体層１４から第２の半導体層１６の成膜方向に向かって第１の結晶領域１８が成長する（図２の第１条件成膜）。
第１条件で所定の期間被膜を成膜した後、続けて第２条件で被膜の成膜を行う。第２条件は、微結晶半導体の生成が可能な混合比の反応ガスとなるようＳｉＨ４ガスと水素ガスの流量比を調整し、例えばＳｉＨ４ガスに対して水素ガスの流量比を１０倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍として反応空間に導入し、プラズマを生成して、被膜の成膜を行う。このとき、本発明の一態様では、第２の結晶領域２０を成長させるため、酸素濃度を低減した反応空間内に、結晶核の生成を妨害する不純物元素を含ませて所定の期間被膜の成膜を行った後に、結晶核の生成を妨害する不純物元素の濃度を低減させることで結晶核を生成させ、さらに成膜を続けることで結晶核から第２の結晶領域２０を成長させる（図２の第２条件成膜）。最終的に非晶質構造の中に第１の結晶領域１８と第２の結晶領域を含む第２の半導体層１６を得る。ここでは、結晶核の生成を妨害する不純物元素として窒素を含ませるようアンモニア（ＮＨ３）ガスを反応空間に導入する例を示している。アンモニアガスに代えて、Ｎ２ガスなどを適用してもよい。
次に、第２の半導体層１６上に第３の半導体層２２を形成するため、第３の半導体層２２の成膜に用いる反応ガスを反応空間内に導入しプラズマを生成して成膜を行う。ここでは、ｐ型の微結晶シリコンを成膜するため、微結晶シリコンの生成が可能な混合比となるようＳｉＨ４ガスと水素ガスの流量比を制御し、ｐ型を付与する不純物元素を含むＢ２Ｈ６を加えて反応空間内に導入し、プラズマを生成して、第３の半導体層２２を成膜する（図２のｐ型不純物シリコン層成膜）。
なお、図２に示す第１条件と第２条件は一例であり、ガス流量比の切り替え、ガス種などは、特に限定されるものではない。第１の結晶領域１８を成長させるためには、少なくとも第２の半導体層１６の成膜初期に導入する反応ガスの流量比が、半導体材料ガスに対して希釈ガスが１倍以上６倍以下となるよう制御すればよく、第１の結晶領域１８の成長が進行している段階で流量比を第２条件のように変化させてもよい。また、第１条件と第２の条件の切り替えは、半導体材料ガスと希釈ガスの流量比を除々に変化させてもよい。
また、第１の半導体層１４後、大気に曝すことなく第２の半導体層１６を成膜することが好ましい。これは、第１の半導体層１４の界面上に自然酸化膜などの材料層が形成され、第１の結晶領域１８の生成が抑制されてしまうことを防ぐためである。
また、反応空間内の酸素濃度は低減しておくことが好ましい。少なくとも、第２の半導体層１６を成膜する際は酸素濃度を低減させておくことが好ましい。
以上により、光電変換層を構成する第１の半導体層１４、第２の半導体層１６、および第３の半導体層２２が形成される。
図１は光電変換層の構成として第１の半導体層１４、第２の半導体層１６、および第３の半導体層２２の積層構造によりｎｉｐ接合を構成するものを例示するが、光電変換装置に含まれる半導体接合としてはこのｎｉｐ接合の他に、ｎｉ接合、ｐｉ接合、ｐｎ接合を用いても良い。
基板１０は青板ガラス、白板ガラス、鉛ガラス、強化ガラス、セラミックガラスなど市販されている様々なガラス板を用いることができる。また、アルミノシリケート酸ガラス、バリウムホウケイ酸ガラスなどの無アルカリガラス基板と呼ばれるもの、石英基板、ステンレスなどの金属基板を用いることができる。基板１０を光入射面（主受光面）とする場合には、基板１０として透光性を有する基板を用いる。
基板１０を光入射面とする場合は、第１電極１２は酸化インジウム、酸化インジウム・スズ合金（ＩＴＯ）、酸化亜鉛などの透明導電材料で形成し、第２電極２４はアルミニウム、銀、チタン、タンタルなどの導電材料、好ましくは反射電極を形成できる金属材料を用いて形成する。第２電極２４側を光入射面とする場合は、第１電極１２はアルミニウム、銀、チタン、タンタルなどの導電材料を用いて形成し、透明導電材料を用いて第２電極２４を形成する。第１電極１２を、アルミニウム、銀、チタン、タンタルなどの金属材料を用いて反射電極とする場合、第１の半導体層１４と接する側の表面に凹凸を付けると反射率が向上するため好ましい。
なお、第１電極１２または第２電極２４を形成する透明導電材料としては、酸化インジウム、酸化インジウム・スズ、酸化亜鉛などの酸化物金属に代えて、導電性高分子材料（導電性ポリマーともいう）を用いることができる。導電性高分子材料としては、π電子共役系導電性高分子を用いることができる。例えば、ポリアニリン及び又はその誘導体、ポリピロール及び又はその誘導体、ポリチオフェン及び又はその誘導体、これらの２種以上の共重合体などがあげられる。
次に、本形態に係る光電変換装置を構成する半導体層の形成に用いるプラズマＣＶＤ装置の一例を図３に示す。
図３に示すプラズマＣＶＤ装置６２１は、ガス供給手段６１０及び排気手段６１１に接続されている。
図３に示すプラズマＣＶＤ装置６２１は、反応室６０１と、ステージ６０２と、ガス供給部６０３と、シャワープレート６０４と、排気口６０５と、上部電極６０６と、下部電極６０７と、交流電源６０８と、温度制御部６０９と、を具備する。
反応室６０１は剛性のある素材で形成され、内部を真空排気できるように構成されている。反応室６０１には、上部電極６０６と下部電極６０７が備えられている。なお、図３では、容量結合型（平行平板型）の構成を示しているが、反応室６０１の内部にプラズマを生成できるものであれば、誘導結合型など他の構成を適用してもよい。
図３に示すプラズマＣＶＤ装置により処理を行う際には、所定のガスをガス供給部６０３から供給する。供給されたガスは、シャワープレート６０４を通って、反応室６０１に導入される。上部電極６０６と下部電極６０７に接続された交流電源６０８により、高周波電力が印加されて反応室６０１内のガスが励起され、プラズマが生成される。また、真空ポンプに接続された排気口６０５によって、反応室６０１内のガスが排気されている。また、温度制御部６０９によって、被処理物を加熱しながらプラズマ処理することができる。
ガス供給手段６１０は、反応ガスが充填されるシリンダ６１２、圧力調整弁６１３、ストップバルブ６１４、マスフローコントローラ６１５などで構成されている。反応室６０１内において、上部電極６０６と下部電極６０７との間には板状に加工され、複数の細孔が設けられたシャワープレート６０４を有する。上部電極６０６に供給される反応ガスは、内部の中空構造を経て、この細孔から反応室６０１内に供給される。
反応室６０１に接続される排気手段６１１は、真空排気と、反応ガスを流す場合において反応室６０１内を所定の圧力に保持するように制御する機能が含まれている。排気手段６１１の構成としては、バタフライバルブ６１６、コンダクタンスバルブ６１７、ターボ分子ポンプ６１８、ドライポンプ６１９などが含まれる。バタフライバルブ６１６とコンダクタンスバルブ６１７を並列に配置する場合には、バタフライバルブ６１６を閉じてコンダクタンスバルブ６１７を動作させることで、反応ガスの排気速度を制御して反応室６０１の圧力を所定の範囲に保つことができる。また、コンダクタンスの大きいバタフライバルブ６１６を開くことで高真空排気が可能となる。
なお、反応室６０１を１０−５Ｐａよりも低い圧力まで超高真空排気する場合には、クライオポンプ６２０を併用することが好ましい。その他、到達真空度として超高真空まで排気する場合には、反応室６０１の内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを設けても良い。
なお、図３に示すように、反応室６０１内壁の全体を覆って膜が形成されるようにプリコート処理を行うと、反応室（チャンバー）内壁に付着した不純物元素、または反応室（チャンバー）内壁を構成する不純物元素が被膜などに混入することを防止することができる。
また、図３に示すプラズマＣＶＤ装置は、図４に示すようなマルチ・チャンバー構成とすることができる。図４に示す装置は、共通室４０７の周りに、ロード室４０１、アンロード室４０２、反応室（１）４０３ａ、反応室（２）４０３ｂ、反応室（３）４０３ｃ、予備室４０５を備えた構成となっている。反応室（１）４０３ａはｎ型半導体層を成膜し、反応室（２）４０３ｂはｉ型半導体層を成膜し、反応室（３）４０３ｃはｐ型半導体層を成膜する反応室とすることができる。被処理体は共通室４０７を介して各反応室に搬出入される。共通室４０７と各室の間にはゲートバルブ４０８が備えられ、各反応室で行われる処理が、相互に干渉しないように構成されている。基板はロード室４０１、アンロード室４０６のカセット４００に装填され、共通室４０７の搬送手段４０９により反応室（１）４０３ａ、反応室（２）４０３ｂ、反応室（３）４０３ｃへ運ばれる。この装置では、成膜する膜種毎に反応室をあてがうことが可能であり、複数の異なる被膜を大気に触れさせることなく連続して形成することができる。
図３、図４に示すような構成のプラズマＣＶＤ装置の反応室（反応空間）内に、反応ガスを導入しプラズマを生成して、第１の半導体層１４〜第３の半導体層２２を形成することができる。
ｎｉｐ接合を有する光電変換装置を形成する場合は、ｎ層、ｉ層、およびｐ層の各半導体層の成膜に対応した反応室をプラズマＣＶＤ装置に設けることが好ましい。
この場合、まず、被処理体として第１電極１２が形成された基板１０が搬入された反応室（１）に第１の反応ガスを導入しプラズマを生成して、基板１０上に形成された第１電極１２上に第１の半導体層１４（ｎ型不純物半導体層）を形成する。次いで、第１の半導体層１４が形成された基板１０を大気に曝すことなく反応室（１）から搬出し、該基板１０を反応室（２）へ移動させ、該反応室（２）に第２の反応ガスを導入しプラズマを生成し、第１の半導体層１４上に第２の半導体層１６（ｉ型半導体層）を形成する。そして、第２の半導体層１６が形成された基板１０を大気に曝すことなく反応室（２）から搬出し、該基板１０を反応室（３）へ移動させ、該反応室（３）に第３の反応ガスを導入してプラズマを生成し、第２の半導体層１６上に第３の半導体層２２（ｐ型不純物半導体層）を形成する。図４では、積層する層の数（第１の半導体層１４、第２の半導体層１６、および第３の半導体層２２）に応じて、反応室の数を３室とした場合を例示している。
例えば、光電変換層としてｎｉ接合、ｐｉ接合、ｐｎ接合を形成する場合には、半導体層の成膜を行う反応室は２室あれば良い。また、ｐｐ−ｎ接合、ｐ＋ｐｐ−ｎ接合のように一導電型の不純物濃度を異ならせた層構造を適用する場合には反応室を４室としても良いが、反応室に導入する不純物元素を含むガスの濃度を制御すれば良いので、反応室が２室でも対応できる場合がある。
（実施の形態２）
図５は、本形態に係る光電変換装置の構成を示す。この光電変換装置は、ｎ型半導体である第１の半導体層１４とｐ型半導体である第３の半導体層２２に挟まれてｉ型半導体である第２の半導体層１６を設けることにより、少なくとも一つの半導体接合を含んでいる。また、第１の半導体層１４と第２の半導体層１６の間に、低濃度不純物半導体層１３を設ける構成を示す。低濃度不純物半導体層１３は、第１の半導体層１４と同じ導電型を付与する不純物元素を含み、且つ第１の半導体層１４よりも不純物濃度が低い半導体層である。本形態では、低濃度不純物半導体層１３は、ｎ型半導体の例で説明する。
低濃度不純物半導体層１３が第１の半導体層１４と第２の半導体層１６の間に存在することにより、半導体接合界面におけるキャリア輸送性が改善される。この場合、低濃度不純物半導体層１３におけるｎ型不純物濃度は、第１の半導体層１４から第２の半導体層１６にかけて階段状に、又は連続的に減少する分布とすることでキャリア輸送性はさらに改善する。また、この構成により界面準位密度が低減し拡散電位が向上することで、光電変換装置の開放電圧が高くなる。このような接合構成の低濃度不純物半導体層１３は微結晶半導体、代表的には微結晶シリコンで形成する。第２の半導体層１６と接して微結晶半導体の低濃度不純物半導体層１３を形成することで、第２の半導体層１６に針状結晶を成長させることができる。
第２の半導体層１６は非晶質構造の中に第１の結晶領域１８と第２の結晶領域２０とを含む構造を有し、低濃度不純物半導体層１３との界面側に第１の結晶領域１８が存在し、第３の半導体層１０５との界面側に第２の結晶領域２０が存在する。低濃度不純物半導体層１３上に、少なくとも成膜初期段階では半導体材料ガス（代表的にはシラン）に対して希釈ガス（代表的には水素ガス）の流量比を１倍以上６倍以下として被膜の成膜を行う。続けて、酸素濃度を低減させた反応空間に、半導体材料ガスと希釈ガスとの流量比を微結晶半導体が生成される混合比に調整するとともに結晶核の生成を妨害する不純物元素を含ませて被膜の成膜を所定の期間行った後、結晶核の生成を妨害する不純物元素の濃度を減少させていくことで結晶核を生成させ、結晶核から結晶成長させる。以上により、非晶質構造の中に、低濃度不純物半導体層１３との界面から第２の半導体層１６の成膜方向に向かって成長した第１の結晶領域１８と、低濃度不純物半導体層１３との界面とは離れた位置から第２の半導体層１６の成膜方向に向かって成長した第２の結晶領域２０とが含まれる第２の半導体層１６が形成される。なお、第１の半導体層１４をｐ型半導体、第３の半導体層２２をｎ型半導体としてもよい。
基板１０は実施の形態１で示した様々なガラス板を用いることができる。基板１０を光入射面とする場合には、第１電極１２として実施の形態１で示した酸化インジウム、酸化インジウム・スズ、酸化亜鉛などの透明導電材料を用いる。一方、第１電極１２を反射電極とする場合には、第１電極１２は実施の形態１で示したアルミニウム、銀、チタン、タンタルなどの金属材料を用いて形成する。なお反射電極とする場合、電極の表面に凹凸を付けると反射率が向上し好ましい。
実施の形態１と同様に、第１の半導体層１４は一導電型を付与する不純物元素として燐を含む微結晶半導体（代表的には微結晶シリコン）で形成されている。低濃度不純物半導体層１３は、第１の半導体層１４と同じ導電型を付与する不純物元素を含み、且つ第１の半導体層１４よりも低不純物濃度の不純物半導体層を微結晶半導体（代表的には微結晶シリコン）で形成する。
実施の形態１と同様に、第２の半導体層１６は実質的に真性な半導体であって、非晶質半導体（代表的には非晶質シリコン）の中に、第１の結晶領域１８と第２の結晶領域２０が存在している。第２の半導体層１６において、第１の結晶領域１８は低濃度不純物半導体層１３との界面側に存在し、低濃度不純物半導体層１３との界面から上狭まりに錐形状の構造を有する。第１の結晶領域１８は、低濃度不純物半導体層１３が種結晶の機能を果たし、低濃度不純物半導体層１３から第２の半導体層１６の成膜方向に向かって成長した結晶領域である。また、第２の半導体層１６において、第２の結晶領域２０は第３の半導体層２２との界面側に存在し、第３の半導体層２２との界面から上狭まりに錐形状の構造を有する。また、第２の結晶領域２０は、低濃度不純物半導体層１３との界面から離れた位置に結晶核が発生し、該結晶核から第２の半導体層１６の成膜方向（後の第３の半導体層２２との界面方向）に向かって上拡がりに逆錐形状に成長した結晶領域である。
実施の形態１と同様に、微結晶半導体または非晶質半導体は、シランに代表される半導体材料ガスを、水素ガスに代表される希釈ガスで希釈して反応ガスとし、反応空間に反応ガスを導入しプラズマ化して、被膜を成膜することができる。第２の半導体層１６は、少なくとも成膜初期段階は半導体材料ガスに対して希釈ガスの流量比を１倍以上６倍以下として、低濃度不純物半導体層１３上に形成する。第２の半導体層１６を成膜する際の反応ガス、具体的には希釈ガスによる希釈量を制御することで、低濃度不純物半導体層１３から第２の半導体層１６の成膜方向に向かって針状結晶を成長させ第１の結晶領域１８を形成することができる。また、第２の半導体層１６は、上記１倍以上６倍以下の希釈量で成膜を行った後、続けて反応ガスの流量比を調整して微結晶半導体の生成可能な混合比とするとともに、結晶核の発生を妨害する不純物元素（代表的には窒素）を反応空間に含ませて所定の期間成膜を行い、結晶核の発生を妨害する不純物元素の濃度を低減させることで結晶核を生成させる。さらに成膜を続けることで、第２の半導体層１６において、低濃度不純物半導体層１３との界面とは離れた位置から後に第３の半導体層２２との界面となる方向に向かって逆錐形状の結晶を成長させ第２の結晶領域２０を形成することができる。
実施の形態１と同様に、第３の半導体層２２は、一導電型を付与する不純物元素として硼素を含む微結晶半導体又は非晶質半導体で形成される。第３の半導体層２２上の第２電極２４は、実施の形態１と同様な金属材料を用いる。なお、第２電極２４側から光を入射させる場合には、透明導電材料で形成する。
なお、図５は、第１の半導体層１４、低濃度不純物半導体層１３、第２の半導体層１６、第３の半導体層２２が積層されたｎｎ−ｉｐ接合を有する光電変換装置の例を示すが、ｐｐ−ｉｎ接合を有する光電変換装置とすることもできる。また、これら以外の半導体接合を有する光電変換装置とすることもできる。
（実施の形態３）
本形態では、ユニットセルを複数積層した、所謂スタック型（タンデム型を含む）光電変換装置について説明する。本形態では、単結晶半導体層（代表的には単結晶シリコン）を有するユニットセルをボトムセルとし、非単結晶半導体層（代表的には非単結晶シリコン）を有するユニットセルをトップセルとする光電変換装置の例を説明する。
図６に示す光電変換装置は、基板１０上に設けられた絶縁層５１を間に介して設けられた第１電極１２と、該第１電極１２上に設けられた単結晶半導体層を有するユニットセル４０と、ユニットセル４０上に設けられた非単結晶半導体層を有するユニットセル３０と、該ユニットセル３０上に設けられた第２電極２４と、で構成される。
ユニットセル３０は、上記実施の形態１で示した第１の半導体層１４、第２の半導体層１６、および第３の半導体層２２の積層構造であり、第２の半導体層１６は、非晶質構造の中に第１の結晶領域１８と第２の結晶領域２０を含む。また、第１の半導体層１４はｎ型半導体とし、第３の半導体層２２はｐ型半導体とする。ユニットセル４０は単結晶半導体層を有し、例えば、一導電型の不純物半導体層５４、単結晶半導体層５６、前記一導電型とは逆導電型の不純物半導体層５８の積層構造とする。本形態では不純物半導体層５４はｎ型半導体とし、不純物半導体層５８はｐ型半導体とし、ユニットセル４０のｐ型半導体である不純物半導体層５８とユニットセル３０のｎ型半導体である第１の半導体層１４が接する構成とする。ユニットセル４０とユニットセル３０の接続部ではｐｎ接合が形成される。
ここで、ユニットセル４０を構成する単結晶半導体層（代表的には単結晶シリコン層）は、単結晶半導体基板（代表的には単結晶シリコン基板）を薄片化して形成することが好ましい。単結晶半導体基板の薄片化は、電圧で加速したイオン（代表的にはＨ＋イオン、Ｈ２ ＋イオン、Ｈ３ ＋イオンなど水素由来のイオン）をイオン注入法又はイオンドーピング法により照射して熱処理により単結晶半導体基板を分割する方法、多光子吸収を生じさせるレーザビームを照射し単結晶半導体基板を分割する方法を適用することが好ましい。また、単結晶半導体基板を所望の厚さまで研磨して薄片化してもよいし、多孔質半導体のエピタキシャル成長層を分離する方法を適用することもできる。
ユニットセル４０の光電変換層を形成する単結晶半導体層の厚さは、１μｍ〜１０μｍ、好ましくは３μｍ〜５μｍとする。なお、単結晶半導体基板から所望の厚さの単結晶半導体層を薄片化してもよいが、任意の厚さの単結晶半導体層を薄片化した後、固相成長や気相成長を利用して、単結晶半導体層の厚膜化を図ってもよい。
例えば、電圧で加速した水素イオンをイオン注入法により単結晶半導体基板に照射して、局所的に高濃度の水素が含まれる領域（以下、脆化層ともいう）を形成した後、熱処理などにより脆化層を境として分割することで、単結晶半導体層を得ることができる。また、単結晶半導体層を分割した後、単結晶半導体基板である剥離基板が残存する。剥離基板である単結晶半導体基板は繰り返し利用することができるため、このようなイオン注入法やイオンドーピング法を利用して単結晶半導体基板を分割する方法は、省資源化、低コスト化の面で好ましい。なお、多光子吸収を生じさせるレーザビームを照射する方法でも、同様に単結晶半導体基板である剥離基板が得られ、剥離基板を再利用することができる。
単結晶半導体基板から単結晶半導体層を薄片化する際、該単結晶半導体層は支持基板上に形成することが好ましい。例えば、脆化層が形成された単結晶半導体基板を支持基板に貼り合わせた後、熱処理などを行うことで、支持基板に固定された単結晶半導体基板の一部が脆化層を境として分離され、支持基板上に単結晶半導体層を形成することができる。
また、光電変換装置を形成するため、支持基板に形成された電極上に単結晶半導体層を形成することが好ましい。例えば、電極が形成された単結晶半導体基板と支持基板とを貼り合わせた後、単結晶半導体基板の一部を分離して、支持基板上に電極を間に介して単結晶半導体層を形成する。単結晶半導体基板と支持基板は、電極を接着材として機能させて貼り合わせることもできるが、貼り合わせ面（接合面）に水酸基や水分子などを接着材として存在させて分子レベルで接合させることが好ましい。また、貼り合わせ面の平坦性が良好であるほど、強固な接合を形成することができるため好ましい。平坦性を向上させるため、絶縁層を間に介して貼り合わせを行うことも好ましい。
図６では、第１電極１２と基板１０との間に絶縁層５１が介在し、該絶縁層５１を接合層として機能させる例を示している。絶縁層５１は単層構造又は積層構造とすることができ、接合を形成する面の平坦性を良好にできるものであれば特に限定されない。例えば、テトラエトキシシランなどの有機シランガス、又は、シランおよびジシランなどのシランガスを反応ガスに用いてプラズマＣＶＤ法により形成される酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層などで、絶縁層５１を形成することができる。
また、脆化層を境として単結晶半導体基板を分割する際、およそ４００℃以上の熱処理が必要となるため、第１電極１２は、高融点金属であることが好ましい。また、貼り合わせ面の平坦性を良好にするため、第１電極１２の表面も平坦性に優れることが好ましい。具体的には、チタン、モリブデン、タングステン、タンタル、クロム又はニッケルなどの金属材料や、前述の金属材料の窒化物を用いて第１電極１２を形成することが好ましい。例えば、第１電極１２は、単結晶半導体層側から窒化チタンとチタンの積層構造とすることができる。
基板１０上にユニットセル４０を形成する一例としては、単結晶半導体基板、代表的には単結晶シリコン基板に電圧で加速した水素イオンを照射して、単結晶シリコン基板の所定の深さの領域に局所的な高濃度水素領域である脆化層を形成する。また、単結晶シリコン基板の一表面側に一導電型を付与する不純物元素（本形態ではｎ型不純物元素）を添加して、不純物半導体層５４を形成する。単結晶シリコン基板の不純物半導体層５４が形成された表面上に第１電極１２を形成し、第１電極１２上に絶縁層５１を形成する。絶縁層５１と基板１０とを接触させて接合を形成し、貼り合わせる。熱処理を行い、脆化層を境として単結晶シリコン基板を分割し、第１電極１２上に単結晶シリコン層である単結晶半導体層５６を形成する。単結晶半導体層５６の第１電極１２側には不純物半導体層５４が形成されている。なお、単結晶半導体基板を分割して得られる単結晶半導体層５６を熱処理する、又はレーザビームを照射するなどして、分割の際のダメージによる欠陥修復などを行ってもよい。
不純物半導体層５８は、薄片化して得られた単結晶半導体層に一導電型を付与する不純物元素（本形態ではｐ型不純物元素）を添加して形成することもできるし、プラズマＣＶＤ法などにより形成することもできる。不純物半導体層５８は単結晶半導体で形成してもよいし、微結晶半導体又は非晶質半導体で形成してもよい。
不純物半導体層５８上に、上記実施の形態１と同様に第１の半導体層１４、第２の半導体層１６、第３の半導体層２２、および第２電極２４を形成して、本形態に係る光電変換装置を作製することができる。
本形態では、単結晶半導体層を有するユニットセルと、非単結晶半導体層を有するユニットセルを積層することで、バンドギャップの異なるユニットセルを積層することができる。また、単結晶半導体層、代表的には単結晶シリコン層を有するユニットセルをボトムセルに配置することで、８００ｎｍ以上の長波長側の光を光電変換することが可能となる。したがって、光電変換装置の光の吸収波長帯域を広くすることができ、また、本発明の一態様により、短波長側の光を光電変換するトップセルの光劣化などによる特性変動が抑制されているため、光電変換特性を向上させることができる。
（実施の形態４）
本形態では、同一基板上に複数のユニットセルを形成し、複数のユニットセルを直列接続して光電変換装置を集積化する、所謂集積型光電変換装置の例を説明する。以下、集積型光電変換装置の作製工程および構成の概略について説明する。
図７（Ａ）において、基板１０１上に第１電極層１０２を設ける。或いは第１電極層１０２を備えた基板１０１を用意する。第１電極層１０２は酸化インジウム、酸化インジウム・スズ合金、酸化亜鉛、酸化スズ、酸化インジウム・スズ−酸化亜鉛合金などの透明導電材料を用いて、４０ｎｍ〜２００ｎｍ（好適には５０ｎｍ〜１００ｎｍ）の厚さで形成する。第１電極層１０２のシート抵抗は２０Ω／□〜２００Ω／□程度とすれば良い。
また、第１電極層１０２は、導電性高分子材料を用いて形成することができる。第１電極層１０２として、導電性高分子材料を用いて薄膜を形成する場合は、薄膜におけるシート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、第１電極層１０２に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン及びまたはその誘導体、ポリピロール及びまたはその誘導体、ポリチオフェン及びまたはその誘導体、これらの２種以上の共重合体などがあげられる。
共役系導電性高分子の具体例としては、ポリピロ−ル、ポリ（３−メチルピロ−ル）、ポリ（３−ブチルピロ−ル）、ポリ（３−オクチルピロ−ル）、ポリ（３−デシルピロ−ル）、ポリ（３，４−ジメチルピロ−ル）、ポリ（３，４−ジブチルピロ−ル）、ポリ（３−ヒドロキシピロ−ル）、ポリ（３−メチル−４−ヒドロキシピロ−ル）、ポリ（３−メトキシピロ−ル）、ポリ（３−エトキシピロ−ル）、ポリ（３−オクトキシピロ−ル）、ポリ（３−カルボキシルピロ−ル）、ポリ（３−メチル−４−カルボキシルピロ−ル）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
上記導電性高分子を、単独で導電性高分子材料として第１電極層１０２に使用してもよい。また、導電性高分子材料の性質を調整するために有機樹脂を添加して使用することができる。
上記導電性高分子材料の性質を調整する有機樹脂としては、導電性高分子と相溶可能または混合分散可能であれば熱硬化性樹脂、熱可塑性樹脂、または光硬化性樹脂のいずれであってもよい。例えば、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル系樹脂、ポリイミド、ポリアミド−イミド等のポリイミド系樹脂、ポリアミド６、ポリアミド６６、ポリアミド１２、ポリアミド１１等のポリアミド樹脂、ポリフッ化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレン−テトラフルオロエチレンコポリマ−、ポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルアルコ−ル、ポリビニルエ−テル、ポリビニルブチラ−ル、ポリ酢酸ビニル、ポリ塩化ビニル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、ポリウレア系樹脂、メラミン樹脂、フェノ−ル系樹脂、ポリエ−テル、アクリル系樹脂及びこれらの共重合体等が挙げられる。
さらに、第１電極層１０２の電気伝導度を調整するために、導電性高分子材料にアクセプタとなる不純物またはドナーとなる不純物を添加することにより、共役系導電性高分子の共役電子の酸化還元電位を変化させてもよい。
アクセプタとなる不純物としては、ハロゲン化合物、ルイス酸、プロトン酸、有機シアノ化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素、臭素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。ルイス酸としては五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭化硼素等が挙げられる。プロトン酸としては、塩酸、硫酸、硝酸、リン酸、ホウフッ化水素酸、フッ化水素酸、過塩素酸等の無機酸と、有機カルボン酸、有機スルホン酸等の有機酸を挙げることができる。有機カルボン酸及び有機スルホン酸としては、前記カルボン酸化合物及びスルホン酸化合物を使用することができる。有機シアノ化合物としては、共役結合に二つ以上のシアノ基を含む化合物が使用できる。例えば、テトラシアノエチレン、テトラシアノエチレンオキサイド、テトラシアノベンゼン、テトラシアノキノジメタン、テトラシアノアザナフタレン等を挙げられる。
ドナーとなる不純物としては、アルカリ金属、アルカリ土類金属、３級アミン化合物等を挙げることができる。
導電性高分子を、水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、芳香族系溶剤など）に溶解させて、湿式法により第１電極層１０２となる薄膜を形成することができる。導電性高分子を溶解する溶媒としては、特に限定することはなく、上記した導電性高分子及び有機樹脂などの高分子樹脂化合物を溶解するものを用いればよい。例えば、水、メタノール、エタノール、プロピレンカーボネート、Ｎ‐メチルピロリドン、ジメチルホルムアミド、ジメチルアセトアミド、シクロヘキサノン、アセトン、メチルエチルケトン、メチルイソブチルケトン、或いはトルエンなどの単独溶剤または混合溶剤を溶媒として溶解すればよい。
導電性高分子材料を用いた成膜は、上述のように溶媒に溶解した後、塗布法、コーティング法、液滴吐出法（インクジェット法ともいう）、又は印刷法等の湿式法により行うことができる。導電性高分子材料を溶解する溶媒の乾燥は、熱処理を行ってもよいし、減圧下で熱処理を行ってもよい。また、導電性高分子材料に添加された有機樹脂が熱硬化性の場合はさらに加熱処理を行えばよく、光硬化性の場合は光照射処理を行えばよい。
また、第１電極層１０２は、有機化合物と、有機化合物に対し電子受容性を示す無機化合物とを含む複合材料である透明導電材料を用いて形成することができる。複合材料は、第１の有機化合物と、第１の有機化合物に対し電子受容性を示す第２の無機化合物とを複合化させることで、抵抗率を１×１０６Ω・ｃｍ以下とすることができる。なお「複合」とは、単に複数の材料を混合させるだけでなく、複数の材料を混合することによって材料間での電荷の授受が行われ得る状態になることを言う。
複合材料に用いる有機化合物としては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物（オリゴマー、デンドリマー、ポリマー等）など、種々の化合物を用いることができる。なお、複合材料に用いる有機化合物としては、正孔輸送性の高い有機化合物であることが好ましい。具体的には、１０−６ｃｍ２／Ｖｓｅｃ以上の正孔移動度を有する物質であることが好ましい。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いてもよい。
具体的には、複合材料に用いることのできる有機化合物としては、以下に例示するものを適用することができる。例えば、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）などを挙げることができる。
また、有機化合物として、以下に示す有機化合物を用いることにより、４５０ｎｍ〜８００ｎｍの波長領域において、吸収ピークを有しない複合材料を得ることができる。また、抵抗率を１×１０６Ω・ｃｍ以下、代表的には５×１０４Ω・ｃｍ〜１×１０６Ω・ｃｍとすることができる。
４５０ｎｍ〜８００ｎｍの波長領域において、吸収ピークを有しない複合材料としては、Ｎ，Ｎ’−ジ（ｐ−トリル）−Ｎ，Ｎ’−ジフェニル−ｐ−フェニレンジアミン（略称：ＤＴＤＰＰＡ）、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、４，４’−ビス（Ｎ−｛４−［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］フェニル｝−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）、１，３，５−トリス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ベンゼン（略称：ＤＰＡ３Ｂ）等の芳香族アミン化合物を挙げることができる。
また、４５０ｎｍ〜８００ｎｍの波長領域において、吸収ピークを有しない複合材料としては、具体的には、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）等のカルバゾール誘導体を挙げることができる。また、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９−［４−（Ｎ−カルバゾリル）］フェニル−１０−フェニルアントラセン（略称：ＣｚＰＡ）、２，３，５，６−トリフェニル−１，４−ビス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン等のカルバゾール誘導体を用いることができる。
また、４５０ｎｍ〜８００ｎｍの波長領域において、吸収ピークを有しない複合材料としては、例えば、９，１０−ジ（ナフタレン−２−イル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、９，１０−ジ（ナフタレン−１−イル）−２−ｔｅｒｔ−ブチルアントラセン、９，１０−ビス（３，５−ジフェニルフェニル）アントラセン（略称：ＤＰＰＡ）、９，１０−ジ（４−フェニルフェニル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＢＡ）、９，１０−ジ（ナフタレン−２−イル）アントラセン（略称：ＤＮＡ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＡｎｔｈ）、９，１０−ジ（４−メチルナフタレン−１−イル）アントラセン（略称：ＤＭＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス［２−（ナフタレン−１−イル）フェニル］アントラセン、９，１０−ビス［２−（ナフタレン−１−イル）フェニル］アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（ナフタレン−１−イル）アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（ナフタレン−２−イル）アントラセン、９，９’−ビアントリル、１０，１０’−ジフェニル−９，９’−ビアントリル、１０，１０’−ジ（２−フェニルフェニル）−９，９’−ビアントリル、１０，１０’−ビス［（２，３，４，５，６−ペンタフェニル）フェニル］−９，９’−ビアントリル、アントラセン、テトラセン、ルブレン、ペリレン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン等の芳香族炭化水素が挙げられる。この他、ペンタセン、コロネン等も用いることができる。なお、１×１０−６ｃｍ２／Ｖｓｅｃ以上の正孔移動度を有し、炭素数１４〜４２である芳香族炭化水素を用いることがより好ましい。
また、４５０ｎｍ〜８００ｎｍの波長領域において、吸収ピークを有しない複合材料に用いることのできる芳香族炭化水素は、ビニル骨格を有していてもよい。ビニル骨格を有している芳香族炭化水素としては、例えば、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、９，１０−ビス［４−（２，２−ジフェニルビニル）フェニル］アントラセン（略称：ＤＰＶＰＡ）等が挙げられる。
また、ポリ｛４−［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニル］アミノスチレン｝（略称：ＰＳｔＤＰＡ）、ポリ｛４−［Ｎ−（９−カルバゾール−３−イル）−Ｎ−フェニルアミノ］スチレン｝（略称：ＰＳｔＰＣＡ）、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）やポリ（４−ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）等の高分子化合物を用いることもできる。
また、複合材料に用いる無機化合物としては、遷移金属酸化物が好ましい。また元素周期表における第４族、第５族、第６族、第７族および第８族に属する金属元素の酸化物であることが好ましい。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムは電子受容性が高いため好ましい。特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすく好ましい。
なお、複合材料を用いた第１電極層１０２の作製方法は、湿式法、乾式法を問わず、どのような手法を用いても良い。例えば、複合材料を用いた第１電極層１０２は、上述した有機化合物と無機化合物との共蒸着で作製することができる。なお、酸化モリブデンを用いて第１電極層１０２を形成する場合、酸化モリブデンは真空中で蒸発しやすいため、蒸着法を用いることが作製プロセスの面からも好ましい。また、上述した有機化合物と金属アルコキシドを含む溶液を塗布し、焼成することによって第１電極層１０２を作製することもできる。塗布する方法としては、インクジェット法、スピンコート法等を用いることができる。
第１電極層１０２に用いる複合材料が含む有機化合物の種類を選択することにより、４５０ｎｍ〜８００ｎｍの波長領域において、吸収ピークを有しない複合材料を得ることができる。よって、太陽光などの光を吸収することなく効率良く透過し、光収集効率を向上させることができる。また、複合材料を用いて第１電極層１０２を形成すると、曲げに強くできる。したがって、可撓性を有する基板を用いて光電変換装置を作製する場合は、複合材料を用いて第１電極層１０２を形成することは効果を奏する。
第１電極層１０２の低抵抗化という観点からはＩＴＯを用いることが適している。この際、ＩＴＯの劣化を防ぐために、ＩＴＯ上にＳｎＯ２膜やＺｎＯ膜を形成することは有効である。また、ガリウムを１ｗｔ％〜１０ｗｔ％含むＺｎＯ（ＺｎＯ：Ｇａ）膜は透過率が高くＩＴＯ膜上に積層させるには好適な材料である。組み合わせの一例として、ＩＴＯ膜を５０ｎｍ〜６０ｎｍの厚さに形成し、その上にＺｎＯ：Ｇａ膜を２５ｎｍ形成して第１電極層１０２を形成すると、良好な光透過特性を得ることができる。上記ＩＴＯ膜とＺｎＯ：Ｇａ膜との積層膜においてシート抵抗は１２０〜１５０Ω／□が得られる。
光電変換層１０６はプラズマＣＶＤ法で作製される半導体で構成され、微結晶半導体および非晶質半導体で構成される。微結晶半導体の代表例としては、ＳｉＨ４ガスを水素ガスで希釈した反応ガスを用いて作製される微結晶シリコンであり、その他に微結晶シリコンゲルマニウム、微結晶シリコンカーバイトが適用される。また、非晶質半導体の代表例としては、ＳｉＨ４ガスを反応ガスとして用いて作製される非晶質シリコンであり、その他に非晶質シリコンカーバイト、非晶質ゲルマニウムが適用される。光電変換層１０６はｐｉｎ接合、ｐｉ接合、ｉｎ接合、ｐｎ接合のいずれかによる半導体接合を含む。
図７（Ａ）では、光電変換層１０６として、第１電極層１０２側からｎ型微結晶半導体で形成される第１の半導体層１０３、ｉ型半導体で形成される第２の半導体層１０４、ｐ型微結晶半導体で形成される第３の半導体層１０５が積層された構成を一例として示す。光電変換層１０６の厚さは、０．５μｍ〜１０μｍ、好ましくは１μｍ〜５μｍとする。また、光電変換層１０６のうち、第１の半導体層１０３は１０ｎｍ〜２０ｎｍ、第３の半導体層１０５は２０ｎｍ〜６０ｎｍとすることができる。
第２の半導体層１０４には、第１の半導体層１０３との界面側に第１の結晶領域１０４ａが離散的に存在し、第３の半導体層１０５との界面側に第２の結晶領域１０４ｂが離散的に存在する。第１の結晶領域１０４ａは、第２の半導体層１０４の成膜初期の反応ガスを、半導体材料ガスに対して希釈ガスの流量比を１倍以上６倍以下として反応空間に導入し、微結晶半導体で形成された第１の半導体層１０３上に被膜を成膜することで、第１の半導体層との界面から第２の半導体層１０４の成膜方向に向かって成長させることができる。第２の結晶領域１０４ｂは、微結晶半導体の生成が可能な混合比に半導体材料ガスと希釈ガスを調整してプラズマを生成し、酸素濃度が低減された反応空間に結晶核の生成を妨害する不純物元素を含ませて被膜の成膜を所定の期間行った後に、結晶核の生成を妨害する不純物元素の濃度を減少させていくことで結晶核を生成させ、さらに成膜を続けることで結晶核から成長させることができる。第２の結晶領域１０４ｂは、結晶核の生成を妨害する不純物元素の濃度を制御することで、第１の半導体層１０３との界面から離れた位置に結晶核を発生させて成長させることができる。つまり、第２の半導体層１０４は、第１の半導体層１０３との界面から成長した第１の結晶領域１０４ａと、第１の半導体層１０３との界面から離れた位置から成長した第２の結晶領域１０４ｂとを存在させることができる。
なお、第２の半導体層１０４の成膜は、第１の結晶領域１０４ａと第２の結晶領域１０４ｂを成長させるため、半導体材料ガスと希釈ガスの混合比（流量比）が成膜途中で調整される。また、第２の結晶領域１０４ｂを成長させるため、結晶核の生成を妨害する不純物元素（代表的には窒素）や酸素濃度も制御される。第２の結晶領域１０４ｂを成長させる際、反応ガスの流量比を微結晶半導体の生成が可能な混合比へ調整するが、反応ガスの調整のタイミングは第１の結晶領域１０４ａの結晶成長開始後であれば、特に限定されない。
図７（Ｂ）に示すように、同一基板上に複数のユニットセルを形成するために、レーザ加工法により光電変換層１０６と第１電極層１０２とを貫通する開口Ｃ０〜Ｃｎを形成する。開口Ｃ０、Ｃ２、Ｃ４、・・・Ｃｎ−２、Ｃｎは絶縁分離用の開口であり、素子分離された複数のユニットセルを形成するために設ける。また、開口Ｃ１、Ｃ３、Ｃ５、・・・Ｃｎ−１は分離された第１電極と光電変換層１０６上に後に形成される第２電極との接続を形成するために設ける。開口Ｃ０〜Ｃｎの形成により、第１電極層１０２は第１電極Ｔ１〜Ｔｍに、光電変換層１０６は光電変換層Ｋ１〜Ｋｍに分割される。なお、開口を形成するためのレーザ加工法に用いるレーザの種類は限定されるものではないが、Ｎｄ−ＹＡＧレーザやエキシマレーザなどを用いることが好ましい。いずれにしても、第１電極層１０２と光電変換層１０６が積層された状態でレーザ加工を行うことにより、加工時に第１電極層１０２が基板１０１から剥離することを防ぐことができる。
図７（Ｃ）に示すように、開口Ｃ０、Ｃ２、Ｃ４、・・・Ｃｎ−２、Ｃｎを充填し、且つ開口Ｃ０、Ｃ２、Ｃ４、・・・Ｃｎ−２、Ｃｎの上端部を覆う絶縁樹脂層Ｚ０〜Ｚｍを形成する。絶縁樹脂層Ｚ０〜Ｚｍはスクリーン印刷法により、アクリル系、フェノール系、エポキシ系、ポリイミド系などの絶縁性のある樹脂材料を用いて形成すれば良い。例えば、フェノキシ樹脂にシクロヘキサン、イソホロン、高抵抗カーボンブラック、アエロジル、分散剤、消泡剤、レベリング剤を混合させた樹脂組成物を用い、スクリーン印刷法により開口Ｃ０、Ｃ２、Ｃ４、・・・Ｃｎ−２、Ｃｎを充填するように絶縁樹脂パターンを形成する。絶縁樹脂パターンを形成した後、１６０℃に設定したオーブン中にて２０分間熱硬化させ、絶縁樹脂層Ｚ０〜Ｚｍを得る。
次に、図８で示す第２電極Ｅ０〜Ｅｍを形成する。第２電極Ｅ０〜Ｅｍは導電材料で形成する。第２電極Ｅ０〜Ｅｍは、アルミニウム、銀、モリブデン、チタン、クロムなどを用いた導電層をスパッタリング法や真空蒸着法で形成しても良いが、吐出形成できる導電材料を用いて形成することもできる。吐出形成できる導電材料を用いて第２電極Ｅ０〜Ｅｍを形成する場合は、スクリーン印刷法、インクジェット法、ディスペンス法などにより所定のパターンを直接形成する。例えば、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の導電性粒子を主成分とした導電材料を用いて、第２電極Ｅ０〜Ｅｍを形成することができる。大面積基板を用いて光電変換装置を製造する場合には、第２電極Ｅ０〜Ｅｍを低抵抗化することが好ましい。したがって、金属の粒子として比抵抗率の低い金、銀、銅のいずれかの粒子、好適には低抵抗な銀或いは銅を溶媒に溶解又は分散させた導電材料を用いるとよい。また、レーザ加工された開口Ｃ１、Ｃ３、Ｃ５、・・・Ｃｎ−１に導電材料を十分に充填するには、導電性粒子の平均粒径が５ｎｍ〜１０ｎｍであるナノペーストを用いるとよい。
その他に、導電材料の周囲を他の導電材料で覆った導電性粒子を含む導電材料を吐出形成して、第２電極Ｅ０〜Ｅｍを形成しても良い。例えば、Ｃｕの周りをＡｇで覆った導電性粒子において、ＣｕとＡｇの間にＮｉ又はＮｉＢ（ニッケル硼素）からなるバッファ層を設けた導電性粒子を用いても良い。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機溶剤等が用いられる。吐出形成する導電材料の表面張力と粘度は、溶液の濃度を調整し、界面活性剤等を加えて適宜調整する。
インクジェット法におけるノズルの径は、０．０２μｍ〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐出される導電材料の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には１０ｐｌ以下）に設定することが好ましい。インクジェット法には、オンデマンド型とコンティニュアス型の２つの方式があるが、どちらの方式を用いてもよい。さらにインクジェット法において用いるノズルには、圧電体の電圧印加により変形する性質を利用した圧電方式、ノズル内に設けられたヒータにより吐出物（ここでは導電材料）を沸騰させ該吐出物を吐出する加熱方式があるが、そのどちらの方式を用いてもよい。被処理体とノズルの吐出口との距離は、所望の箇所に液滴を滴下するために、できる限り近づけておくことが好ましく、好適には０．１ｍｍ〜３ｍｍ（好適には１ｍｍ以下）程度に設定する。ノズルと被処理体は、相対的な距離を保ちながらノズル及び被処理体のうち一方が移動することで、所望のパターンを描画することが可能である。
導電材料を吐出する工程は、減圧下で行っても良い。これは、減圧下で導電材料の吐出工程を行うことで、導電材料を吐出して被処理体に着弾するまでの間に該導電材料に含まれる溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。また、導電材料を含む組成物の焼成工程において、分圧比で１０％〜３０％の酸素を混合させたガスを積極的に用いることにより、第２電極Ｅ０〜Ｅｍを形成する導電層の抵抗率を下げ、かつ、該導電層の薄膜化、平滑化を図ることができる。
第２電極Ｅ０〜Ｅｍを形成する組成物の吐出後は、常圧下又は減圧下で、レーザビームの照射や瞬間熱アニール（ＲＴＡ）、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００℃で３分間、焼成は２００℃〜３５０℃で１５分間〜１２０分間で行う。本工程により、組成物中の溶媒を揮発する、又は組成物中の分散剤を化学的に除去して、周囲の樹脂を硬化収縮させることで融合と融着を加速する。乾燥と焼成を行う雰囲気は、酸素雰囲気、窒素雰囲気又は大気雰囲気で行う。但し、導電性粒子を溶解又は分散させている溶媒が除去されやすい酸素雰囲気下で行うことが好適である。
ナノペーストは、粒径が５ｎｍ〜１０ｎｍの導電性粒子、代表的にはナノ粒子を有機溶剤に分散又は溶解させたものであるが、他にも分散剤や、バインダーと呼ばれる熱硬化性樹脂が含まれている。バインダーは、焼成時にクラックや不均一な焼きムラが発生するのを防止する働きを持つ。そして、乾燥又は焼成工程により、有機溶剤の蒸発、分散剤の分解除去及びバインダーによる硬化収縮が同時に進行することにより、ナノ粒子同士が融合及び／又は融着して硬化する。乾燥又は焼成工程により、ナノ粒子は、数十ｎｍ〜百数十ｎｍまで成長する。近接するナノ粒子の成長粒子同士で融合及び／又は融着して互いに連鎖することにより、金属連鎖体を形成する。一方、残った有機成分の殆ど（約８０％〜９０％）は、金属連鎖体の外部に押し出され、結果として、金属連鎖体を含む導電層と、その外側を覆う有機成分からなる膜が形成される。そして、有機成分からなる膜は、ナノペーストを窒素及び酸素を含む雰囲気下で焼成する際に、気体中に含まれる酸素と、有機成分からなる膜中に含まれる炭素や水素などとが反応することにより、除去することができる。また、焼成雰囲気に酸素が含まれていない場合には、別途、酸素プラズマ処理等によって有機成分からなる膜を除去することができる。ナノペーストを窒素及び酸素を含む雰囲気下で、焼成または乾燥後、酸素プラズマで処理することによって、有機成分からなる膜は除去される。そのため、残存した金属連鎖体を含む導電層の平滑化、薄膜化、低抵抗化を図ることができる。なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理（乾燥又は焼成）時間を短縮することもできる。
第２電極Ｅ０〜Ｅｍは、光電変換層１０６を構成する第３の半導体層１０５と接触する。第２電極Ｅ０〜Ｅｍと第３の半導体層１０５の接触をオーム接触とすることで接触抵抗を下げることができる。また、第３の半導体層１０５を微結晶半導体で形成し、該第３の半導体層１０５の厚さを３０〜８０ｎｍにすることで、さらに接触抵抗の低減を図ることができる。
第２電極Ｅ０〜Ｅｍのそれぞれは、開口Ｃ１、Ｃ３、Ｃ５、・・・Ｃｎ−１において、第１電極Ｔ１〜Ｔｍのそれぞれと接続するように形成する。すなわち開口Ｃ１、Ｃ３、Ｃ５、・・・Ｃｎ−１に、第２電極Ｅ０〜Ｅｍと同一材料を充填する。このようにして、例えば第２電極Ｅ１は第１電極Ｔ２と電気的な接続を得て、第２電極Ｅｍ−１は、第１電極Ｔｍとの電気的な接続を得ることができる。すなわち、第２電極は、隣接する第１電極との電気的な接続を得ることができ、各光電変換層Ｋ１〜Ｋｍは直列に電気的な接続を得る。
封止樹脂層１０８は、エポキシ樹脂、アクリル樹脂、シリコーン樹脂を用いて形成する。第２電極Ｅ０と第２電極Ｅｍ上の封止樹脂層１０８に開口部１０９、開口部１１０を形成し、開口部１０９、開口部１１０で外部配線と接続できるようにする。
以上のようにして、基板１０１上に、第１電極Ｔ１と光電変換層Ｋ１と第２電極Ｅ１からなるユニットセルＵ１、・・・第１電極Ｔｍと光電変換層Ｋｍと第２電極Ｅｍから成るユニットセルＵｍが形成される。第１電極Ｔｍは隣接する第２電極Ｅｍ−１と開口Ｃｎ−１で接続しており、ｍ個のユニットセルが直列に電気的に接続された光電変換装置を作製することができる。なお、第２電極Ｅ０は、ユニットセルＵ１における第１電極Ｔ１の取り出し電極となる。
また、図９と図１０に本形態に係る光電変換装置の他の態様を示す。図９（Ａ）において、基板１０１、第１電極層１０２、光電変換層１０６は上記と同様にして作製する。そして、光電変換層１０６上に印刷法により第２電極Ｅ１〜Ｅｑを形成する。
図９（Ｂ）に示すようにレーザ加工法により光電変換層１０６と第１電極層１０２とを貫通する開口Ｃ０〜Ｃｎを形成する。開口Ｃ０、Ｃ２、Ｃ４、・・・Ｃｎ−２、Ｃｎはユニットセルを形成するための絶縁分離用の開口であり、開口Ｃ１、Ｃ３、Ｃ５、・・・Ｃｎ−１は光電変換層１０６を挟む第１電極と第２電極Ｅ１〜Ｅｑとの接続を形成するためのものである。開口Ｃ０〜Ｃｎの形成により、第１電極層１０２は第１電極Ｔ１〜Ｔｍに、光電変換層１０６は光電変換層Ｋ１〜Ｋｍに分割される。レーザ加工時においては開口の周辺に残渣が残る場合がある。残渣は被加工物の飛沫であり、レーザビームにより高温に加熱された飛沫は光電変換層１０６の表面に付着することにより膜にダメージを与えるので本来好ましくない。飛沫の付着等を防ぐため、開口のパターンに合わせて第２電極を形成し、その後レーザ加工することにより、少なくとも光電変換層１０６へのダメージを防ぐことができる。
図９（Ｃ）に示すように、開口Ｃ０、Ｃ２、Ｃ４、・・・Ｃｎ−２、Ｃｎを充填し、且つ開口Ｃ０、Ｃ２、Ｃ４、・・・Ｃｎ−２、Ｃｎの上端部を覆う絶縁樹脂層Ｚ０〜Ｚｍを印刷法、例えばスクリーン印刷法により形成する。
次に、図１０に示すように開口Ｃ１、Ｃ３、Ｃ５、・・・Ｃｎ−１を充填して、第１電極Ｔ１〜Ｔｍに接続する配線Ｂ０〜Ｂｍをスクリーン印刷法で形成する。配線Ｂ０〜Ｂｍは第２電極と同じ材料で形成するものであり熱硬化型のカーボンペーストを用いる。なお、配線Ｂｍは絶縁樹脂層Ｚｍ上に形成されており、取り出し配線として機能させる。このようにして例えば第２電極Ｅ０は第１電極Ｔ２と電気的な接続を得て、第２電極Ｅｑ−２は、第１電極Ｔｍとの電気的な接続を得ることができる。すなわち、第２電極は、隣接する第１電極との電気的な接続を得ることができ、各光電変換層Ｋ１〜Ｋｍは直列に電気的な接続を得る。
最後に封止樹脂層１０８を印刷法で形成する。封止樹脂層１０８は配線Ｂ０と配線Ｂｍ上に開口部１０９、開口部１１０がそれぞれ形成され、この部分で外部回路と接続をする。このようにして、基板１０１上に第１電極Ｔ１と光電変換層Ｋ１と第２電極Ｅ０からなるユニットセルＵ１、・・・第１電極Ｔｍと光電変換層Ｋｍと第２電極Ｅｑ―１から成るユニットセルＵｍが形成される。そして、第１電極Ｔｍは隣接する第２電極Ｅｑ−２と開口Ｃｎ−１で接続しており、ｍ個のユニットセルが直列に電気的に接続された光電変換装置を作製することができる。なお、配線Ｂ０はユニットセルＵ１の第１電極Ｔ１の取り出し電極となる。
本発明の一態様に係る集積型光電変換装置は、光電変換を行う主要な層を、非晶質構造の中に複数の結晶領域を含む構造とするため、光劣化による特性変動を防止でき、光電変換特性を向上させることができる。また、光電変換を行う主要な層を非晶質構造で形成するため、光吸収係数が維持でき、非晶質シリコン薄膜を用いた光電変換装置の光電変換層と同程度の厚さとすることができるため、生産性との両立を図ることもできる。
（実施の形態５）
本形態では、光電変換装置の他の態様として、光センサ装置の例を示す。
図１１に、本形態に係る光センサ装置の一例示す。図１１に示す光センサ装置は、受光部に光電変換層２２５を有し、その出力を薄膜トランジスタ２１１で構成された増幅回路で増幅して出力する機能を備えている。光電変換層２２５及び薄膜トランジスタ２１１は基板２０１上に設けられている。基板２０１としては、透光性を有する基板、例えば、ガラス基板、石英基板、セラミックス基板等のうちのいずれかを用いることが可能である。
基板２０１上には、スパッタリング法又はプラズマＣＶＤ法により、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化窒化シリコンから選ばれた単層又は複数の層から成る絶縁層２０２が設けられている。絶縁層２０２は膜応力緩和と不純物汚染を防ぐために設けられている。絶縁層２０２上には薄膜トランジスタ２１１を構成する結晶性半導体層２０３が設けられている。結晶性半導体層２０３上にはゲート絶縁層２０５、ゲート電極２０６が設けられ薄膜トランジスタ２１１を構成している。
薄膜トランジスタ２１１上には層間絶縁層２０７が設けられている。層間絶縁層２０７は、単層の絶縁層で形成されていてもよいし、異なる材料の絶縁層の積層膜であってもよい。層間絶縁層２０７上には、薄膜トランジスタ２１１のソース領域及びドレイン領域に電気的に接続する配線が形成される。さらに層間絶縁層２０７上には、この配線と同じ材料及び同じ工程で形成された、電極２２１、電極２２２、電極２２３が形成されている。電極２２１〜電極２２３は、金属膜、例えば低抵抗金属膜を用いて形成される。このような低抵抗金属膜として、アルミニウム合金または純アルミニウムなどを用いることができる。また、このような低抵抗金属膜と高融点金属膜との積層構造として、チタン膜とアルミニウム膜とＴｉ膜とを順に積み重ねた三層構造としても良い。高融点金属膜と低抵抗金属膜との積層構造の代わりに、単層の導電層により形成することもできる。このような単層の導電層として、チタン、タングステン、タンタル、モリブデン、ネオジム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。
層間絶縁層２０７、ゲート絶縁層２０５、及び、絶縁層２０２は端部がテーパー状になるようにエッチング加工が施されている。層間絶縁層２０７、ゲート絶縁層２０５、及び絶縁層２０２の端部がテーパー状に加工されていることにより、これらの膜の上に形成される保護層２２７の被覆率がよくなり、水分や不純物等が入りにくくなるという効果を奏する。
層間絶縁層２０７上には、第１の半導体層１０３、第２の半導体層１０４、第３の半導体層１０５を形成する。なお第１の半導体層１０３は少なくとも一部が電極２２２と接するように設ける。第１の半導体層１０３は微結晶半導体層で形成され、該第１の半導体層１０３上に、非晶質構造の中に第１の結晶領域１０４ａと第２の結晶領域１０４ｂが存在する第２の半導体層１０４を形成する。第２の半導体層１０４上に第３の半導体層１０５を形成する。第２の半導体層１０４は、少なくとも成膜初期の段階は半導体材料ガス（代表的にはシラン）に対して希釈ガス（代表的には水素ガス）の流量比を１倍以上６倍以下として被膜の成膜を行い、第１の半導体層１０３との界面から第１の結晶領域１０４ａを成長させた後、酸素濃度を低減させた反応空間で、半導体材料ガスと希釈ガスとを微結晶半導体の生成が可能な混合比とするとともに結晶核の生成を妨害する不純物元素（代表的には窒素）を含ませて被膜の成膜を所定の期間行った後、第１の半導体層１０３との界面から離れた位置に結晶核を生成させて第２の結晶領域１０４ｂを成長させる。具体的な第１の半導体層１０３、第２の半導体層１０４、第３の半導体層１０５は、図７乃至図１０で説明したものと同様なものである。保護層２２７は、例えば、窒化シリコンで形成され、光電変換層２２５上に形成される。保護層２２７により、薄膜トランジスタ２１１や光電変換層２２５に、水分や有機物等の不純物が混入するのを防ぐことができる。保護層２２７上には、ポリイミド、アクリルなどの有機樹脂材料で形成される層間絶縁層２２８が設けられている。層間絶縁層２２８上には電極２２１に電気的に接続される電極２３１、層間絶縁層２２８及び保護層２２７中に形成されたコンタクトホールを介して光電変換層２２５の上層（第３の半導体層１０５）及び電極２２３と電気的に接続される電極２３２が形成されている。電極２３１および電極２３２としては、タングステン、チタン、タンタル、銀等を用いることが可能である。
層間絶縁層２２８上に、スクリーン印刷法あるいはインクジェット法にて、エポキシ樹脂、ポリイミド、アクリル、フェノール樹脂などの有機樹脂材料を用いて層間絶縁層２３５が設けられている。層間絶縁層２３５は電極２３１及び電極２３２上に開口部が設けられている。層間絶縁層２３５上には、例えば、ニッケルペーストを用いて印刷法により、電極２３１に電気的に接続される電極２４１、及び電極２３２に電気的に接続される電極２４２が設けられている。
図１１に示す光センサ装置として機能する光電変換装置は、光電変換を行う層の主要部を構成する第２の半導体層１０４が、非晶質構造の中に第１の結晶領域１０４ａと第２の結晶領域１０４ｂが存在する構成であるため、従来の非晶質シリコン薄膜と同程度の厚さで、従来の非晶質シリコン薄膜を用いた光電変換装置よりも優れた光電変換特性を得ることができる。なお、図１１では、受光部に光電変換層２２５を有し、その出力を薄膜トランジスタ２１１で構成された増幅回路で増幅して出力する光センサ装置について示したが、増幅回路に係る構成を省略すれば光センサとすることができる。
（実施の形態６）
本形態では、上記実施の形態と異なる構成の集積型光電変換装置の例について説明する。以下、本形態に係る集積型光電変換装置の作製工程の概略について説明する。
図１２と図１３は、絶縁表面を有する同一基板上に複数のユニットセルを設け、各ユニットセルが基板上で直列に接続された光電変換装置の製造工程を示す。図１２（Ａ）において、基板１０に第１電極１２を形成する。第１電極１２は開口Ｍ０〜Ｍｑによって複数に絶縁分離されている。開口Ｍ０〜Ｍｑは、基板１０に導電層を一面に形成しておき、その導電層を開口パターンに合わせてエッチング除去、又はレーザビーム等のエネルギービームによって直接的に加工して形成する。
レーザ加工により基板１０に形成された導電層、半導体層及び絶縁層を加工する場合には、レーザビームを光学系にて集光して行うことが好ましい。微細な加工を可能とするためである。また上述のように大面積基板を効率良く加工するには、レーザビームを線状に集光して長尺の開口を１回又は複数回のパルスレーザビームの照射により行うことが効率的である。
図１２（Ａ）において、第１電極１２に開口Ｍ０〜Ｍｑを形成した後、光電変換層を形成する。図１２（Ａ）では、第１電極１２側から第１の半導体層１４（ｎ型不純物半導体層）、第２の半導体層１６（ｉ型半導体層）、第３の半導体層２２（ｐ型不純物半導体層）を形成する場合を例示している。第２の半導体層１６には、第１の半導体層１４との界面側に第１の結晶領域１８が存在し、第３の半導体層２２との界面側に第２の結晶領域２０が存在している。光電変換層の構成は、この構成に代えて、図５で示す構成を適用することができる。
図１２（Ｂ）は光電変換層に開口Ｃ０〜Ｃｎを形成する。開口Ｃ０〜Ｃｎは第１の半導体層１４、第２の半導体層１６、第３の半導体層２２を貫通する開口であり、第１電極１２の表面若しくは側面が露出するように加工する。開口Ｃ０〜Ｃｎは所定の間隔をもって、開口Ｍ０〜Ｍｑに隣接するように形成する。この工程もレーザ加工により行うことができる。
図１３（Ａ）は第２電極２４を形成する。第２電極２４は開口Ｓ０〜Ｓｎによって分離されており、開口Ｃ０〜Ｃｎによって第１電極１２と電気的に接続する構成を備えている。開口Ｓ０〜Ｓｎは所定の間隔をもって、開口Ｃ０〜Ｃｎに隣接するように形成する。この工程もレーザ加工により行うことができる。レーザ加工を行う場合には、第２電極２４にクロムを用いると昇華性であるので選択加工が容易となる。
これにより、第１電極１２と第２電極２４の間に光電変換層を有するユニットセルが複数形成され、それぞれのユニットセルが隣接するものと直列に接続された集積型構造を得ることができる。
図１３（Ｂ）は、第２電極２４上に取出電極３０を設け、保護層３２で被覆して、保護フィルム３３を設けた構成を示す。保護フィルム３３は３層構造となっており、ＥＶＡ（エチレンビニルアセテート）３４は加熱すると融解する接着剤の層である。アルミ箔３６は防湿のための層であり外部から進入する水蒸気を遮断するためのものである。外皮フィルム３８はＰＥＴ（ポリエチレンテレフタレート）などで形成される。以上により基板１０に複数のユニットセルが接続された光電変換装置を得ることができる。
本発明の一態様に係る光電変換装置は、光電変換を行う主要部である第２の半導体層１６が、非晶質構造の中に複数の結晶領域が存在する構造であるため、光電変換特性が向上した光電変換装置を得ることができる。また、光劣化による特性低下がほとんどない光電変換装置を得ることができる。
１０ 基板
１２ 第１電極
１３ 低濃度不純物半導体層
１４ 第１の半導体層
１６ 第２の半導体層
１８ 第１の結晶領域
２０ 第２の結晶領域
２２ 第３の半導体層
２４ 第２電極

Claims (3)

  1. 第１電極上に設けられ、微結晶半導体で形成された一導電型を付与する不純物元素を含む第１の半導体層と、
    前記第１の半導体層上に設けられた第２の半導体層と、
    前記第２の半導体層上に設けられ、前記一導電型とは逆導電型を付与する不純物元素を含む第３の半導体層と、
    前記第３の半導体層上に設けられた第２電極と、
    を有し、
    前記第２の半導体層は、前記第１の半導体層との界面側に、前記第１の半導体層との界面から前記第３の半導体層に向かって幅が狭まっていく立体的形状を有する第１の結晶領域と、
    前記第３の半導体層との界面側に、前記第３の半導体層との界面から前記第１の半導体層に向かって幅が狭まっていく立体的形状を有する第２の結晶領域と、
    を含み、
    前記第１の結晶領域は、前記第１の半導体層から前記第２の半導体層が成膜される方向に向けて上狭まりに成長しており、
    前記第２の結晶領域は、前記第１の半導体層との界面とは離れた位置から上拡がりに成長しており、
    前記第２の半導体層は、結晶質半導体である前記第１の結晶領域および前記第２の結晶領域が非晶質構造の中に存在し、
    前記第２の半導体層は、二次イオン質量分析法によって計測される窒素濃度が２×１０２０／ｃｍ３以上７×１０２０／ｃｍ３以下の第１の領域を有し、
    前記第１の領域を起点として、前記第２の結晶領域が前記第３の半導体層に向けて成長していることを特徴とする光電変換装置。
  2. 請求項１において、
    前記第２の結晶領域は、単結晶、または、双晶を含む単結晶であることを特徴とする光電変換装置。
  3. 請求項１又は請求項２において、
    前記第１の半導体層はｎ型半導体であり、前記第２の半導体層はｉ型半導体であり、前記第３の半導体層はｐ型半導体であることを特徴とする光電変換装置。
JP2009108991A 2008-05-09 2009-04-28 光電変換装置 Expired - Fee Related JP5377061B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009108991A JP5377061B2 (ja) 2008-05-09 2009-04-28 光電変換装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008123332 2008-05-09
JP2008123332 2008-05-09
JP2009108991A JP5377061B2 (ja) 2008-05-09 2009-04-28 光電変換装置

Publications (3)

Publication Number Publication Date
JP2009295970A JP2009295970A (ja) 2009-12-17
JP2009295970A5 JP2009295970A5 (ja) 2012-05-17
JP5377061B2 true JP5377061B2 (ja) 2013-12-25

Family

ID=41265891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009108991A Expired - Fee Related JP5377061B2 (ja) 2008-05-09 2009-04-28 光電変換装置

Country Status (2)

Country Link
US (1) US8410354B2 (ja)
JP (1) JP5377061B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888167B2 (en) * 2008-04-25 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
US20090293954A1 (en) * 2008-05-30 2009-12-03 Semiconductor Energy Laboratory Co., Ltd. Photoelectric Conversion Device And Method For Manufacturing The Same
US8344378B2 (en) * 2009-06-26 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
KR101072472B1 (ko) * 2009-07-03 2011-10-11 한국철강 주식회사 광기전력 장치의 제조 방법
CN101958361A (zh) * 2009-07-13 2011-01-26 无锡尚德太阳能电力有限公司 透光薄膜太阳电池组件刻蚀方法
US8704083B2 (en) * 2010-02-11 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and fabrication method thereof
US9076909B2 (en) * 2010-06-18 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
WO2011161901A1 (ja) * 2010-06-25 2011-12-29 パナソニック株式会社 多結晶シリコン薄膜の形成方法、多結晶シリコン薄膜基板、シリコン薄膜太陽電池及びシリコン薄膜トランジスタ装置
JP5666974B2 (ja) * 2011-04-21 2015-02-12 株式会社東芝 半導体材料を用いた太陽電池
WO2013080766A1 (ja) * 2011-11-30 2013-06-06 京セラ株式会社 光電変換装置
US9048099B2 (en) * 2013-05-09 2015-06-02 Applied Materials, Inc. Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal
US10854646B2 (en) * 2018-10-19 2020-12-01 Attollo Engineering, LLC PIN photodetector

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6262073A (ja) 1985-09-11 1987-03-18 Ishikawajima Harima Heavy Ind Co Ltd ポペツト弁の温度制御装置
JPH0651909B2 (ja) 1985-12-28 1994-07-06 キヤノン株式会社 薄膜多層構造の形成方法
JPH0253941A (ja) 1988-08-17 1990-02-22 Tsudakoma Corp 織機の運転装置
US5007971A (en) 1989-01-21 1991-04-16 Canon Kabushiki Kaisha Pin heterojunction photovoltaic elements with polycrystal BP(H,F) semiconductor film
DE4315959C2 (de) 1993-05-12 1997-09-11 Max Planck Gesellschaft Verfahren zur Herstellung einer strukturierten Schicht eines Halbleitermaterials sowie einer Dotierungsstruktur in einem Halbleitermaterial unter Einwirkung von Laserstrahlung
US5677236A (en) 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
US6287888B1 (en) 1997-12-26 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and process for producing photoelectric conversion device
JP4293385B2 (ja) 1998-01-27 2009-07-08 株式会社半導体エネルギー研究所 光電変換装置の作製方法
JPH11274527A (ja) * 1998-03-24 1999-10-08 Sanyo Electric Co Ltd 光起電力装置
JP4282797B2 (ja) * 1998-10-08 2009-06-24 株式会社半導体エネルギー研究所 光電変換装置
EP0994515B1 (en) 1998-10-12 2007-08-22 Kaneka Corporation Method of manufacturing silicon-based thin-film photoelectric conversion device
JP3672750B2 (ja) 1998-10-12 2005-07-20 株式会社カネカ シリコン系薄膜光電変換装置の製造方法
JP3046965B1 (ja) 1999-02-26 2000-05-29 鐘淵化学工業株式会社 非晶質シリコン系薄膜光電変換装置の製造方法
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP4488550B2 (ja) * 1999-06-09 2010-06-23 富士電機システムズ株式会社 薄膜太陽電池とその製造方法
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
EP1643564B1 (en) 2004-09-29 2019-01-16 Panasonic Intellectual Property Management Co., Ltd. Photovoltaic device
US8207010B2 (en) 2007-06-05 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US8138032B2 (en) 2008-04-18 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor having microcrystalline semiconductor film
WO2009128522A1 (en) 2008-04-18 2009-10-22 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
JP5416460B2 (ja) 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
US7888167B2 (en) 2008-04-25 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
US20090293954A1 (en) 2008-05-30 2009-12-03 Semiconductor Energy Laboratory Co., Ltd. Photoelectric Conversion Device And Method For Manufacturing The Same

Also Published As

Publication number Publication date
JP2009295970A (ja) 2009-12-17
US20090277504A1 (en) 2009-11-12
US8410354B2 (en) 2013-04-02

Similar Documents

Publication Publication Date Title
JP5377061B2 (ja) 光電変換装置
JP5667750B2 (ja) 光電変換装置および光電変換装置の作製方法
JP5433286B2 (ja) 光電変換装置の作製方法
US8207010B2 (en) Method for manufacturing photoelectric conversion device
US7736933B2 (en) Method for manufacturing photoelectric conversion device
JP5289927B2 (ja) 光電変換装置
JP5577030B2 (ja) 光電変換装置及びその製造方法
KR101512785B1 (ko) 광전 변환 장치의 제작 방법
JP5503946B2 (ja) 光電変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130924

R150 Certificate of patent or registration of utility model

Ref document number: 5377061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees