CN105189813A - 在准分子激光退火后具有改善的多晶硅质量的多层非晶硅结构 - Google Patents

在准分子激光退火后具有改善的多晶硅质量的多层非晶硅结构 Download PDF

Info

Publication number
CN105189813A
CN105189813A CN201480025442.XA CN201480025442A CN105189813A CN 105189813 A CN105189813 A CN 105189813A CN 201480025442 A CN201480025442 A CN 201480025442A CN 105189813 A CN105189813 A CN 105189813A
Authority
CN
China
Prior art keywords
amorphous silicon
silicon layer
layer
activated gas
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480025442.XA
Other languages
English (en)
Inventor
王群华
赵来
崔寿永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN105189813A publication Critical patent/CN105189813A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本文中所述的实施例大致上涉及用于形成可用于薄膜晶体管器件的多层非晶硅结构的方法。在一个实施例中，方法包括：将包含缓冲层的基板定位在工艺腔室中，此工艺腔室包括处理区；形成多个非晶硅层；以及对这些非晶硅层退火以形成多晶硅层。形成这多个层包括：将含硅前体和第一活化气体输送至处理区以在缓冲层上形成第一非晶硅层，含硅前体和第一活化气体由等离子体活化；以及维持含硅前体的连续流动，同时在没有第一活化气体的情况下将第二活化气体输送至处理区，以便在第一硅层上沉积第二硅层。

Description

在准分子激光退火后具有改善的多晶硅质量的多层非晶硅结构
背景
技术领域
本文所公开的实施例大致上涉及形成含硅层(silicon-containinglayer)的方法。更具体而言，本文所公开的实施例涉及形成可以用于薄膜晶体管(ThinFilmTransistor,TFT)器件的含硅层的方法。
背景技术
因为具有包括低温(<500℃)下的高迁移率(mobility)(>50cm2/Vs)和可生产性的益处，低温多晶硅(LowTemperaturePolySilicon,LTPS)通常被用作下一代TFT(薄膜晶体管)显示器和主动阵列有机发光二极管(ActiveMatrixOrganicLightEmittingDiode,AMOLED)中的沟道层。LTPS通常使用非晶硅(amorphoussilicon)结构来生产。
行业中用于使非晶硅结构结晶的通常方法是通过准分子激光退火(ExcimerLaserAnnealing,ELA)。非晶硅结构的膜特性(filmproperties)和ELA的工艺条件两者对于确定结晶过程和因此产生的膜特性以及最终器件的性能都有影响。
不断发展的显示器技术需要具有较大的驱动电流、更好的一致性和较低的生产成本的沟道层。这些需求要求具有较高迁移率(高于90cm2/Vs)的高质量多晶硅(polycrystallinesilicon)，同时保持使用具有等离子体增强化学气相沉积(PlasmaEnhancedChemicalVaporDeposition,PECVD)和ELA工具的当前设备组合。更大且更均匀的结晶晶粒尺寸(crystallinegrainsize)会有益于迁移率。然而，当前的技术受限于低于300～500nm的晶粒尺寸。
因此，对于形成高度结晶的含硅材料的方法具有持续的需求。
发明内容
本文所述的实施例大致上涉及多层非晶硅层的形成。多层非晶硅结构通过修改膜结构以及由此的结晶工艺来改善多晶硅的结晶度(crystallinity)和迁移率。
在一个实施例之中，方法可以包括下述步骤：在基板上沉积包括氮化硅(siliconnitride)的第一缓冲层；在第一缓冲层上沉积包括氧化硅(siliconoxide)的第二缓冲层；沉积第一非晶硅层，此沉积步骤包括，将含硅前体和第一活化气体输送至处理区以在基板上沉积第一非晶硅层，含硅前体和第一活化气体由等离子体活化；在第一非晶硅层上沉积第二非晶硅层，此沉积步骤包括，维持含硅前体的连续流动，同时将第二活化气体输送至处理区，同时停止第一活化气体的输送；含硅前体和第二活化气体由等离子体活化；以及在脱氢之后，对第一和第二非晶硅层退火以形成多晶硅层。
在另一实施例中，方法可以包括下述步骤：在基板上沉积包括氮化硅的第一缓冲层；在第一缓冲层上沉积包括氧化硅的第二缓冲层；在第二缓冲层上沉积第一非晶硅层，此沉积步骤包括，在等离子体存在的情况下将含硅前体和第一活化气体输送至腔室(chamber)中的处理区(processingregion)；在第一非晶硅层上沉积第二非晶硅层，此沉积步骤包括，在等离子体存在的情况下，维持含硅前体的连续流动，同时将第二活化气体输送至处理区，同时停止第一活化气体的输送；在第二非晶硅层上沉积第三非晶硅层，此沉积步骤包括，在等离子体存在的情况下将包括含硅前体和第一活化气体的第二沉积气体输送至处理区；以及在脱氢之后，对第三非晶硅层、第二非晶硅层和第一非晶硅层退火以形成多晶硅层。
在又一实施例之中，方法可以包括下述步骤：在基板上沉积包括氮化硅的第一缓冲层；在第一缓冲层上沉积包括氧化硅的第二缓冲层；在第二缓冲层上沉积第一非晶硅层，此沉积步骤包括，在等离子体存在的情况下将包括硅烷和氢气(H2)的第一沉积气体输送至腔室中的处理区；在第一非晶硅层上沉积第二非晶硅层，此沉积步骤包括，在等离子体存在的情况下将包括硅烷和惰性气体的第二沉积气体输送至处理区，其中，在第一非晶硅层与第二非晶硅层之间形成界面；以及在脱氢之后，对第二非晶硅层和第一非晶硅层退火以形成多晶硅层。
附图说明
为了获得可详细地理解本发明的上述特征的方式，可以通过参考实施例来获得上文中简要概括的本发明的更特定的描述，在所附附图中绘式实施例中的一些。然而，应注意的是，所附附图仅绘示本发明的典型实施例，因此不应当认为所附附图限定本发明的范围，因为本发明可允许其他同等有效的实施例。
图1是可用于执行本文所述的操作的工艺腔室(processchamber)的剖面示意图；
图2描绘沉积工艺的一个实施例的流程图；
图3A-3D描绘根据一个实施例的沉积工艺；
图4描绘沉积工艺的另一实施例的流程图；
图5A-5D是描绘根据另一实施例的沉积工艺；以及
图6描绘对通过本文所述的方法来沉积的多晶硅层的结晶度进行的光谱分析(spectroscopicanalysis)的图。
为了便于理解，在尽可能的情况下，已使用完全相同的附图标记来指定诸附图所共有的完全相同的元件。构想了一个实施例中的元件和特征可有益地结合进其他实施例而不需要进一步引述。
具体实施方式
本文所公开的实施例大致上涉及形成可用于TFT器件中的含硅层的方法。参照以下附图更清楚地描述本文所公开的实施例。
下文中以说明方式来描述在处理系统中所使用的本发明，所述处理系统诸如可从位于美国加利福尼亚州圣克拉拉市的应用材料股份有限公司(AppliedMaterials,Inc.,SantaClara,California.)的子公司美国AKT股份有限公司(AKTAmerica,Inc.)获得的PECVD(等离子体增强化学气相沉积)系统。然而，应当理解，本发明在其他系统配置(包括其他制造商销售的那些系统配置)中也有用处。
图1是可用于执行本文所述的操作的装置(apparatus)的剖面示意图。此装置包括腔室100，在腔室100中，可将一层或多层膜沉积到基板120上。腔室100通常包含限定工艺空间(processvolume)的壁102、底部104和喷头(showerhead)106。基板支撑件118设置在工艺空间内。经由狭缝阀开口108可以进出此工艺空间，从而可将基板120移入或移出腔室100。基板支撑件118可耦接至用于升高或降低此基板支撑件118的致动器116。升降杆122穿过基板支撑件118可移动地设置，以便将基板120移向或移离基板接收表面。基板支撑件118也可包含用于将此基板支撑件118维持在期望温度的加热和/或冷却单元124。基板支撑件118也可包括用于在此基板支撑件118的外围提供RF回程路径的RF回程带(RFreturnstraps)126。
喷头106可以通过紧固机构140而耦接至背板112。喷头106可以通过一个或多个紧固机构140而耦接至背板112，以帮助防止喷头106下陷和/或帮助控制喷头106的平直度/弯曲度。
气源132可耦接至背板112，以便通过喷头106中的气体通道来将工艺气体提供给位于喷头106与基板120之间的处理区域。气源132可包括含硅气体(silicon-containinggas)供应源、含氧气体(oxygencontaininggas)供应源和含碳气体(carbon-containinggas)供应源，等等。适用于一个或多个实施例的典型的工艺气体包括硅烷(silane,SiH4)、乙硅烷(disilane)、N2O、氨(ammonia,NH3)、H2、N2或上述的组合。
真空泵110耦接至腔室100，以便将工艺空间控制在期望的压力。通过匹配网络(matchnetwork)150，可将RF源128耦接至背板112和/或喷头106，以便将RF电流提供给喷头106。RF电流在喷头106与基板支撑件118之间创建电场，从而从喷头106与基板支撑件118之间的气体中生成等离子体。
远程等离子体源130(诸如，电感耦合的远程等离子体源(inductivelycoupledremoteplasmasource)130)也可耦接于气源132与背板112之间。在处理多个基板之间，可以将清洁气体提供给远程等离子体源130，从而生成远程等离子体。可将来自远程等离子体的自由基(radicals)提供给腔室100以清洁腔室100的部件。这些清洁气体可进一步由RF电流激发，所述RF电流来自被提供给喷头106的RF源128。
喷头106另外还可通过喷头悬架134耦接至背板112。在一个实施例中，喷头悬架134是柔性金属衬套(flexiblemetalskirt)。喷头悬架134可具有一唇缘(lip)136，此喷头106可安置在此唇缘136上。背板112可安置在与腔室壁102耦接的突架(ledge)114的上表面，以便密封腔室100。
图2和图3描绘了根据一个实施例的用于沉积非晶硅层的方法。图2描绘可以在如图1中所述的腔室100或其他合适的处理腔室中实施的沉积方法200的一个实施例的流程图。图3描绘器件300，此器件300包括基板302、氮化硅缓冲层(siliconnitridebufferlayer)304和氧化硅缓冲层(siliconoxidebufferlayer)306。根据一个实施例，以方法200来处理基板302。方法200描绘沉积多层非晶硅层的方法，此多层非晶硅层可用于TFT器件或二极管器件。在一个实施例中，所述的含硅层是多层非晶硅层(multi-layeramorphoussiliconlayer)，随后可对其热处理以形成多晶硅层(polycrystallinesiliconlayer)。
方法200开始于单元202，如图3A中所示，将基板302定位在诸如图1中所描绘的PEVCD腔室100之类的腔室中。工艺腔室可以进一步包括处理区。如参照图3A所述，基板302可以具有设置于其上的一个或多个缓冲层，在此将这一个或多个缓冲层描绘为氮化硅缓冲层304和氧化硅缓冲层306。值得注意的是，基板302可以具有先前已形成于此基板302上的膜(film)、结构(structure)或层(layers)的组合，以便有利于在此基板302上形成不同的器件结构。在氮化硅缓冲层304、氧化硅缓冲层306或这两者不存在的实施例中，可以直接在基板302上形成非晶硅层，或可在可用的其余缓冲层上形成非晶硅层。
在一个实施例中，基板302可以是用于在其上形成薄膜晶体管的玻璃基板、塑料基板、聚合物基板、金属基板、单层基板(singledsubstrate)、卷对卷基板(roll-to-rollsubstrate)或其他透明基板中的任何一种。
在将基板302定位于工艺腔室中之后，如单元204中所示，在存在等离子体的情况下，将含硅前体(silicon-containingprecursors)和第一活化气体(activationgas)输送至处理区，以便在被暴露的表面上沉积下非晶硅层(loweramorphoussiliconlayer)308。如图3B所描绘，下非晶硅层308沉积在氧化硅缓冲层306上。合适的含硅前体包括但不限于，硅烷(SiH4)、乙硅烷(Si2H6)、四氟化硅(silicontetrafluoride,SiF4)、硅酸乙酯(tetra-ethyl-ortho-siloxane,TEOS)、四氯化硅(silicontetrachloride,SiCl4)、二氯硅烷(dichlorosilane,SiH2Cl2)和上述各项的组合。第一活化气体可以是惰性气体或氢基气体(hydrogen-basedgas)。惰性气体的合适示例包括He、Ar、Ne、Kr或上述各项的组合。氢基气体的合适示例包括氢气(H2)。在一个实施例中，本文中所述的含硅前体是硅烷(SiH4)气体，而第一活化气体是Ar。
在第一活化气体是惰性气体的实施例中，气体混合物(gasmixture)可包括含硅前体、惰性气体，并且基本上无氢气(H2)(substantiallynohydrogengas)。术语“基本上无氢气”意在表示不使用氢气的直接来源(directsourceofhydrogengas)来形成此气体混合物。惰性气体和/或含硅前体的源中可以存在痕量的氢气。在本实施例中，第一活化气体是惰性气体，其中，基本上无氢地沉积下非晶硅层。
含硅前体和惰性气体以预定的气体流量比率(gasflowratio)来供应。惰性气体比含硅前体的此预定的气体流量比率有助于非晶硅层的的沉积，并且膜中所包含的氢原子数目最小。在一个实施例中，以预定的比率(诸如，大于1:20)来将含硅前体和惰性气体供应到处理腔室中。在一个实施例中，将惰性气体(诸如，氩气)比含硅前体(诸如，硅烷)的比率(R)控制为约大于20(Ar/SiH4)，例如，大于50，诸如，在约60与约200之间；在另一个示例中，大约在约70与100之间，诸如，约75。或者，被供应到处理腔室中的含硅前体和惰性气体可以通过每单位基板表面积(或以基板支撑表面(substratesupportsurface)，作为近似值)的体积流率(volumetricflowrate)供应。在一个实施例之中，能以约0.042sccm/cm2与约0.31sccm/cm2之间的流率来将SiH4供应到处理腔室中；同时能以约0.55sccm/cm2与约3.29sccm/cm2之间的流率来将惰性气体供应到处理腔室中。因此，对于惰性气体比含硅前体，每单位基板表面积的体积流率的比率在约1.8：1至79：1之间。换句话说，气体混合物所具有的惰性气体的每单位基板表面积的体积流率是含硅前体的每单位基板表面积的体积流率的约1.8倍至79倍。在一个实施例中，含硅前体是硅烷，而惰性气体是氩。
人们相信，气体混合物中所供应的惰性气体(例如，氩)具有相比含硅前体(例如，硅烷气体)中所供应的硅原子与氢原子更高的分子量。当在处理期间供应气体混合物时，气体混合物中的惰性气体可以辅助排除硅层中硅-氢(silicon-hydrogen)键合和/或弱的硅-硅(silicon-silicon)键合的弱键和悬空(dangling)键，进而允许硅层中的硅原子形成强的硅对硅(silicontosilicon)键。
在沉积工艺期间，可控制若干工艺参数。在沉积期间，可施加RF源功率来维持等离子体。在一个实施例中，能以约10毫瓦/cm2与200毫瓦/cm2之间的功率密度来供应RF源功率密度。或者，可以使用VHF(甚高频)功率来提供高达约27兆赫(MHz)与约200兆赫之间的频率。工艺压力维持在约0.1托(Torr)与约10托之间，诸如，约0.5托与约5托之间，诸如，约0.8托与约2托之间。可根据基板的尺度来控制基板至气体分配盘组件(gasdistributionplateassembly)的间距。在一个实施例中，将大于1平方米的基板的处理间距控制在约400密耳(mil)与约1200密耳之间，例如，约400密耳与约850密耳之间，诸如，580密耳。基板温度可以维持在从约150摄氏度至约500摄氏度，诸如，维持在约370摄氏度。
在一个实施例中，可以使用相对较低的RF功率，诸如，低于1500瓦或小于100毫瓦/cm2。在沉积期间所使用的较低的RF功率据信可以辅助形成具有良好的均匀性控制(gooduniformitycontrol)的下非晶硅层308。人们进一步相信，所使用的相对较低的RF功率可以降低会由惰性气体产生的溅射效应(sputteringeffect)，从而辅助在相对温和的等离子体环境中沉积下非晶硅层308，进而形成具有良好的均匀性和表面粗糙度控制的下非晶硅层308。
在下非晶硅层308的充分生长之后，如单元206中所示，通过在等离子体存在的情况下维持含硅前体的连续流动并同时将第二活化气体输送到处理区来沉积上非晶硅层(upperamorphoussiliconlayer)310。图3C中所描绘的是具有氮化硅缓冲层304、氧化硅缓冲层306、下非晶硅层308和上非晶硅层310的基板302。在此实施例中，当输送第二活化气体时，使第一活化气体的流动停止。在此实施例中，当第一活化气体是惰性气体时，第二活化气体是氢基气体。
下非晶硅层308与上非晶硅层310之间所描绘的虚线指示，由于在过渡(transition)期间含硅前体的连续流动以及活化气体的等离子体的持续存在，在此实施例中，这两层之间的边界并没有被明显地界定。因此，预期存在着：仅使用含硅前体和惰性气体来沉积的下非晶硅层308的区域(最接近基板的区域)；仅使用含硅前体和氢基气体来沉积的上非晶硅层310的区域(最接近被暴露的表面的区域)；以及使用活化气体和含硅前体两者来沉积的、位于上述两层之间的区域(在此描述为过渡区域)。
并不旨在受限于理论，人们相信，在沉积非晶硅层期间，在惰性气体与氢基气体之间进行交替是有益处的。人们相信，与H2相反，惰性气体触发更多的离子化(ionization)，同时促进离子轰击(ionbombardment)，而H2在沉积期间产生更多的自由基(radicals)和H原子蚀刻。人们相信，惰性气体沉积与氢基气体沉积之间的差异使得前体膜(precursorfilm)的性质在结晶工艺(crystallizationprocess)(诸如，来自ELA)之后以不同的方式发展。因此，人们相信，非晶膜特性的差异对结晶化有影响，并且由此对结晶化所造成的多晶硅膜的质量有影响。
以基于基板表面积的预定的气体流率来供应含硅前体和氢基气体。被供应到处理腔室中的含硅前体和氢基气体可通过每单位基板表面积(或基板支撑表面，作为近似值)的体积流率来供应。在一个实施例之中，以从约0.042sccm/cm2至约0.31sccm/cm2之间的体积流率来将含硅前体供应到处理腔室中。在一个实施例之中，以从约0.55sccm/cm2与约3.29sccm/cm2之间的体积流率来将氢基气体供应到处理腔室中。
一旦沉积完，则如单元208中所示，可以对上非晶硅层310和下非晶硅层308进行退火以形成多晶硅层312。如图3D所绘示，多晶硅层312是上非晶硅层310和下非晶硅层308的组合。退火工艺可以采用激光退火工艺来执行。激光退火工艺辅助将上非晶硅层310和下非晶硅层308结晶成多晶硅层312。在激光退火工艺期间所提供的热能辅助使来自于上非晶硅层310和下非晶硅层308的晶粒生长成较大尺寸的结晶晶粒。在一个实施例中，用于使上非晶硅层310和下非晶硅层308结晶的激光退火工艺是ELA工艺。激光退火工艺可将基板热处理至约100摄氏度与约1500摄氏度之间的温度。
在形成了多晶硅层312之后，可执行图案化工艺或其他沉积工艺以形成源极区和栅极区。一般将本文中所述的双层或多层的非晶硅结构维持在30nm与100nm之间的厚度，诸如，从40nm至55nm的厚度。因此，与先前所使用的多晶硅层相比，不需要增加多晶硅层312的厚度就改善了多晶硅的质量。
图4和图5描绘根据另一实施例的用于沉积非晶硅层的方法。图4描绘可在如图1中所述的腔室100或其他合适的处理腔室中实施的沉积工艺400的一个实施例的流程图。图5描绘了包括基板502、氮化硅缓冲层504和氧化硅缓冲层506的器件500。工艺400示出沉积多层非晶硅层的方法，此多层非晶硅层可用于TFT器件或二极管器件。在一个实施例中，所述的含硅层是多层非晶硅层，随后可热处理此多层非晶硅层以形成多晶硅层。
工艺400开始于单元402，如图5A中所示，将基板502定位到诸如图1中所描绘的PECVD腔室100之类的工艺腔室中。工艺腔室可以进一步包括处理区。此处所描绘的基板502与图3A中所描绘的并参照图2所述的基板基本上类似。基板502可包括一个或多个缓冲层，此处示出为氮化硅缓冲层504和氧化硅缓冲层506。
在基板502被定位于工艺腔室之后，如单元404中所示，在等离子体存在的情况下，将包括含硅前体(诸如，硅烷)的第一沉积气体和第一活化气体(诸如，氢)输送至处理区，以便在被暴露的表面上沉积下非晶硅层508。下非晶硅层508可以与参照图2所述的下非晶硅层308基本上类似。在此实施例中，完全停止上述沉积工艺，从而形成下非晶硅层508的清晰限定的上边界(upperboundary)(如在下非晶硅层508上方由图5B中所描绘的实线所示)。将会注意，调换了图2中所使用的活化气体，使得使用氢基气体来沉积下非晶硅层508，并且使用惰性气体来沉积上非晶硅层510。
一旦沉积了下部非晶硅层508，则如单元406中所示，在等离子体存在的情况下，将包括含硅前体(诸如，硅烷)的第二沉积气体和第二活化气体(诸如，惰性气体)输送至处理区，以便在下非晶硅层508上沉积上非晶硅层510。上非晶硅层510可以与参照图2所公开的上非晶硅层310基本上类似。所限定的边界可在退火之后提供对多晶硅层的结晶结构的进一步的优势。
一旦沉积完，则如单元408中所示，可以对上非晶硅层510和下非晶硅层508进行退火以形成多晶硅层512。虽然上述实施例中所描绘的非晶硅层仅包括两层(上非晶硅层510和下非晶硅层508)，但是会理解，可使用多于两层来形成多层的非晶硅结构。例如，可以在一个或多个缓冲层上沉积三个或更多个非晶硅层。随后，可以使用ELA来对这些非晶硅层进行退火以形成多晶硅层512。多层的非晶硅结构的总厚度可以在30nm与100nm之间，诸如，从40nm至55nm。
图6描绘了对由本文所述的方法来沉积的多晶硅层的结晶度的光谱分析的图600。第一线602描绘了单独使用硅烷-氢沉积气体来沉积的多晶硅层的光谱分析；第二线604描绘了单独使用硅烷-氩沉积气体来沉积的多晶硅层的光谱分析；第三线606描绘了上述实施例中所述的两种沉积技术的组合。这些多晶硅层都沉积至55nm，并且使用ELA并采用与上述相同的参数来进行退火。
拉曼分光光谱(Ramanspectroscopicspectra)测定结晶片段(crystallinefraction)在520cm-1波数(wavenumber)处的波峰(peak)。将此波峰理解为与硅层的结晶度成正比增加。因此，将此波峰用作非晶硅和多晶硅的膜中的结晶度的有效指示符。波峰的强度(intensity)越高，则单位体积的膜中的结晶片段越多。
实验光谱显示，相比以单层的结构进行结晶的那些多晶硅样本，以多层的结构进行结晶的多晶硅样本上的结晶波峰高出60％。在此分析中，单层结构(常规的H2稀释配方或Ar稀释配方)彼此之间仅显现出次要的差别。因此，通过此分析，相信在退火之后，多层结构的结晶度比单层结构单独存在时的任一者的结晶度高。
如所预期的，上述结晶度也延伸至增加的迁移率。迁移率是多晶硅最重要的特性之一。对标准应用(诸如，TFT器件)而言，多晶硅的迁移率越大，器件性能就越好。如从上述示例中所测，单独使用硅烷-氢沉积气体来沉积的多晶硅层具有72cm2/Vs的迁移率；单独使用硅烷-氩沉积气体来沉积的多晶硅层具有80cm2/Vs的迁移率；使用两种活化气体的组合来沉积的多层沉积具有100cm2/Vs的迁移率。因此，相比以氩基非晶硅单层膜进行结晶化的样本，在以多层结构进行结晶的样本上测得的迁移率高25％。
以上所公开的方法包括在非晶硅层的结晶之前进行的脱氢单元。在一个或多个实施例之中，顺序地沉积多个非晶硅层，随后将这些多晶硅层加热到约450摄氏度或更高温来执行脱氢工艺以去除氢。在形成多晶硅沟道层之前，非晶硅层中过量的氢元素(例如，过高浓度的氢)可能会穿透到相邻的栅极电介质层或其他相邻层中，进而导致漏电或其他类型的器件失效。通过执行脱氢工艺，可避免氢对相邻层的影响。
本文所公开的实施例涉及多层的多晶硅膜中增加的迁移率。通过使用惰性气体/含硅气体组合以及氢基气体/含硅气体组合来交替硅层的形成，使退火之后多晶硅的结晶度以及最终硅层的迁移率相比单层的多晶硅膜增加。
虽然上文涉及本发明的实施例，但是可设计本发明的进一步的实施例而不背离本发明的基本范围。

Claims (15)

1.一种方法，包括下述步骤：
沉积第一非晶硅层，所述沉积步骤包括：将含硅前体和第一活化气体输送至处理区，以便在基板上沉积所述第一非晶硅层，所述含硅前体和所述第一活化气体由等离子体活化；以及
在所述第一非晶硅层上沉积第二非晶硅层，所述沉积步骤包括：维持所述含硅前体的连续流动，同时将第二活化气体输送至所述处理区，同时停止所述第一活化气体的输送，所述含硅前体和所述第二活化气体由等离子体活化；
使所述第一非晶硅层和所述第二非晶硅层脱氢；以及
在所述脱氢之后，对所述第一非晶硅层和所述第二非晶硅层退火以形成多晶硅层。
2.如权利要求1所述的方法，其中，所述第一活化气体或所述第二活化气体是惰性气体。
3.如权利要求1所述的方法，其中，所述第一活化气体或所述第二活化气体是氢气(H2)。
4.如权利要求1所述的方法，进一步包括：使用所述含硅前体和所述第一活化气体在所述第二非晶硅层上沉积第三非晶硅层。
5.如权利要求1所述的方法，其中，所述第一活化气体为氩，所述第二活化气体是氢气(H2)。
6.一种方法，包括下述步骤：
在基板上沉积包括氮化硅的第一缓冲层；
在所述第一缓冲层上沉积包括氧化硅的第二缓冲层；
在所述第二缓冲层上沉积第一非晶硅层，所述沉积步骤包括：在等离子体存在的情况下，将含硅前体和第一活化气体输送至腔室中的处理区；
在所述第一非晶硅层上沉积第二非晶硅层，所述沉积步骤包括：在等离子体存在的情况下，维持所述含硅前体的连续流动，同时将第二活化气体输送至所述处理区，同时停止所述第一活化气体的输送；
在所述第二非晶硅层上沉积第三非晶硅层，所述沉积步骤包括：在等离子体存在的情况下，将包括所述含硅前体和所述第一活化气体的第二沉积气体输送至所述处理区；
使所述第三非晶硅层、所述第二非晶硅层和所述第一非晶硅层脱氢；以及
在所述脱氢之后，对所述第三非晶硅层、所述第二非晶硅层和所述第一非晶硅层退火以形成多晶硅层。
7.如权利要求6所述的方法，其中，所述含硅前体是硅烷或乙硅烷。
8.如权利要求6所述的方法，其中，所述第一活化气体或所述第二活化气体是氩。
9.如权利要求6所述的方法，其中，所述第一活化气体或所述第二活化气体是氢气(H2)。
10.如权利要求6所述的方法，其中，使用准分子激光退火来执行所述退火。
11.如权利要求6所述的方法，其中，所述第二非晶硅层与所述第一非晶硅层相组合的厚度小于55nm。
12.一种方法，包括下述步骤：
在基板上沉积包括氮化硅的第一缓冲层；
在所述第一缓冲层上沉积包括氧化硅的第二缓冲层；
在所述第二缓冲层上沉积第一非晶硅层，所述沉积步骤包括：在等离子体存在的情况下，将包括硅烷和氢气(H2)的第一沉积气体输送至腔室中的处理区；
在所述第一非晶硅层上沉积第二非晶硅层，所述沉积步骤包括：在等离子体存在的情况下，将包括硅烷和惰性气体的第二沉积气体输送至所述处理区，其中，在所述第一非晶硅层与所述第二非晶硅层之间形成界面；
使所述第一非晶硅层和所述第二非晶硅层脱氢；以及
在所述脱氢之后，对所述第二非晶硅层和所述第一非晶硅层退火以形成多晶硅层。
13.如权利要求12所述的方法，其中，使用准分子激光退火来执行所述退火。
14.如权利要求12所述的方法，其中，所述第二非晶硅层与所述第一非晶硅层相组合的厚度小于55nm。
15.如权利要求12所述的方法，其中，所述第二非晶硅层与所述第一非晶硅层相组合的厚度基本上相等。
CN201480025442.XA 2013-05-09 2014-04-22 在准分子激光退火后具有改善的多晶硅质量的多层非晶硅结构 Pending CN105189813A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361821564P 2013-05-09 2013-05-09
US61/821,564 2013-05-09
US14/049,197 US9048099B2 (en) 2013-05-09 2013-10-08 Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal
US14/049,197 2013-10-08
PCT/US2014/034938 WO2014182433A1 (en) 2013-05-09 2014-04-22 Multi-layer amorphous silicon structure with improved poly-silicon quality after excimer laser anneal

Publications (1)

Publication Number Publication Date
CN105189813A true CN105189813A (zh) 2015-12-23

Family

ID=51865076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480025442.XA Pending CN105189813A (zh) 2013-05-09 2014-04-22 在准分子激光退火后具有改善的多晶硅质量的多层非晶硅结构

Country Status (6)

Country Link
US (1) US9048099B2 (zh)
JP (1) JP6154547B2 (zh)
KR (2) KR20170010443A (zh)
CN (1) CN105189813A (zh)
TW (1) TWI541865B (zh)
WO (1) WO2014182433A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847675A (zh) * 2017-04-21 2017-06-13 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示面板
WO2017210923A1 (zh) * 2016-06-07 2017-12-14 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板
CN111725297A (zh) * 2020-06-08 2020-09-29 武汉华星光电半导体显示技术有限公司 有源层结构及其制作方法
CN113755816A (zh) * 2021-09-09 2021-12-07 理想万里晖真空装备(泰兴)有限公司 用于改善反应腔粉尘的预镀膜方法及所形成的预镀膜

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102173644B1 (ko) * 2014-01-29 2020-11-03 엘지전자 주식회사 태양 전지 및 이의 제조 방법
CN105097669B (zh) * 2015-07-13 2019-05-03 深圳市华星光电技术有限公司 一种显示面板及其制造方法
TWI715645B (zh) * 2015-10-22 2021-01-11 美商應用材料股份有限公司 正形及縫隙填充非晶矽薄膜的沉積
CN112219261A (zh) * 2018-04-03 2021-01-12 应用材料公司 利用h2等离子体的可流动膜固化
JP7233639B2 (ja) * 2019-04-19 2023-03-07 日新電機株式会社 シリコン膜の成膜方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169013B1 (en) * 1997-03-07 2001-01-02 Sharp Laboratories Of America, Inc. Method of optimizing crystal grain size in polycrystalline silicon films
US20050003639A1 (en) * 2003-07-01 2005-01-06 Mao-Yi Chang Method of forming a polysilicon layer
US20050202653A1 (en) * 2004-03-15 2005-09-15 Sharp Laboratories Of America, Inc. High density plasma process for silicon thin films
US20060030109A1 (en) * 2004-08-04 2006-02-09 Pushkar Ranade Method to produce highly doped polysilicon thin films
US20060183350A1 (en) * 2003-06-02 2006-08-17 Sumitomo Heavy Industries, Ltd. Process for fabricating semiconductor device
CN102386069A (zh) * 2010-09-03 2012-03-21 三星移动显示器株式会社 形成多晶硅层的方法、薄膜晶体管和有机发光装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982637A (ja) * 1995-09-08 1997-03-28 Mitsui Toatsu Chem Inc 非晶質半導体薄膜の製造方法
US5827773A (en) * 1997-03-07 1998-10-27 Sharp Microelectronics Technology, Inc. Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon
JPH11204794A (ja) * 1998-01-08 1999-07-30 Matsushita Electric Ind Co Ltd 低温ポリシリコンｔｆｔの製造プロセスにおけるポリシリコン膜の形成方法
JP2001007024A (ja) * 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
US6649032B2 (en) * 2001-05-21 2003-11-18 Sharp Laboratories Of America, Inc. System and method for sputtering silicon films using hydrogen gas mixtures
JP4951840B2 (ja) * 2004-03-12 2012-06-13 東京エレクトロン株式会社 プラズマ成膜装置、熱処理装置及びプラズマ成膜方法並びに熱処理方法
KR100732858B1 (ko) * 2005-05-13 2007-06-27 삼성에스디아이 주식회사 다결정질 박막의 현장 성장방법
JP5377061B2 (ja) * 2008-05-09 2013-12-25 株式会社半導体エネルギー研究所 光電変換装置
JP2009299164A (ja) * 2008-06-16 2009-12-24 Furukawa Electric Co Ltd:The 連続薄膜の形成方法、形成装置、薄膜付きガラス基板及び半導体装置素子
JP6010809B2 (ja) * 2010-08-31 2016-10-19 国立大学法人 琉球大学 半導体装置の製造方法
JP6006948B2 (ja) * 2011-03-17 2016-10-12 株式会社半導体エネルギー研究所 微結晶半導体膜、及び半導体装置の作製方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169013B1 (en) * 1997-03-07 2001-01-02 Sharp Laboratories Of America, Inc. Method of optimizing crystal grain size in polycrystalline silicon films
US20060183350A1 (en) * 2003-06-02 2006-08-17 Sumitomo Heavy Industries, Ltd. Process for fabricating semiconductor device
US20050003639A1 (en) * 2003-07-01 2005-01-06 Mao-Yi Chang Method of forming a polysilicon layer
US20050202653A1 (en) * 2004-03-15 2005-09-15 Sharp Laboratories Of America, Inc. High density plasma process for silicon thin films
US20060030109A1 (en) * 2004-08-04 2006-02-09 Pushkar Ranade Method to produce highly doped polysilicon thin films
CN102386069A (zh) * 2010-09-03 2012-03-21 三星移动显示器株式会社 形成多晶硅层的方法、薄膜晶体管和有机发光装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017210923A1 (zh) * 2016-06-07 2017-12-14 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板
CN106847675A (zh) * 2017-04-21 2017-06-13 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示面板
CN111725297A (zh) * 2020-06-08 2020-09-29 武汉华星光电半导体显示技术有限公司 有源层结构及其制作方法
CN111725297B (zh) * 2020-06-08 2023-06-02 武汉华星光电半导体显示技术有限公司 有源层结构及其制作方法
CN113755816A (zh) * 2021-09-09 2021-12-07 理想万里晖真空装备(泰兴)有限公司 用于改善反应腔粉尘的预镀膜方法及所形成的预镀膜
CN113755816B (zh) * 2021-09-09 2023-12-19 理想万里晖真空装备(泰兴)有限公司 用于改善反应腔粉尘的预镀膜方法及所形成的预镀膜

Also Published As

Publication number Publication date
US20140335680A1 (en) 2014-11-13
US9048099B2 (en) 2015-06-02
KR20170010443A (ko) 2017-01-31
TWI541865B (zh) 2016-07-11
KR20150145265A (ko) 2015-12-29
WO2014182433A1 (en) 2014-11-13
TW201513173A (zh) 2015-04-01
JP6154547B2 (ja) 2017-06-28
JP2016526282A (ja) 2016-09-01

Similar Documents

Publication Publication Date Title
CN105189813A (zh) 在准分子激光退火后具有改善的多晶硅质量的多层非晶硅结构
JP4556329B2 (ja) 薄膜形成装置
KR101451104B1 (ko) 박막 반도체장치의 제조 방법
US9818606B2 (en) Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
US8999847B2 (en) a-Si seasoning effect to improve SiN run-to-run uniformity
US9935183B2 (en) Multilayer passivation or etch stop TFT
KR100734393B1 (ko) 실리콘 박막의 원자층 증착 방법
US8147614B2 (en) Multi-gas flow diffuser
US20120045904A1 (en) Methods for forming a hydrogen free silicon containing dielectric film
WO2013052298A1 (en) Methods for depositing a silicon containing layer with argon gas dilution
US8076222B2 (en) Microcrystalline silicon thin film transistor
US8642376B2 (en) Methods for depositing a material atop a substrate
US20070077735A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
KR200490445Y1 (ko) 분리된 가스 피드 라인들을 갖는 플라즈마 프로세스 챔버
CN107275191A (zh) 一种薄膜晶体管及制备方法、阵列基板和显示面板
KR100773123B1 (ko) 2단계 증착에 의한 다결정 실리콘 박막의 형성 방법
US20170092492A1 (en) Methods for forming a silicon containing dielectric film using a gas mixture with ar gas dilusion
KR102357328B1 (ko) 도핑된 ⅳ족 재료들을 성장시키는 방법
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
KR20240025048A (ko) 디스플레이를 위한 고밀도 플라즈마 cvd 미정질 또는 비정질 si 막
CN101487114B (zh) 一种低温多晶硅薄膜器件及其制造方法
US20080241355A1 (en) Thin film transistor devices having high electron mobility and stability
CN100537838C (zh) 一种低温多晶硅薄膜器件及其制造方法与设备
US20130089972A1 (en) Method for forming nanocrystalline silicon film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151223