CN107275191A - 一种薄膜晶体管及制备方法、阵列基板和显示面板 - Google Patents

一种薄膜晶体管及制备方法、阵列基板和显示面板 Download PDF

Info

Publication number
CN107275191A
CN107275191A CN201710526297.9A CN201710526297A CN107275191A CN 107275191 A CN107275191 A CN 107275191A CN 201710526297 A CN201710526297 A CN 201710526297A CN 107275191 A CN107275191 A CN 107275191A
Authority
CN
China
Prior art keywords
amorphous silicon
silicon layer
preparation
predicted elemental
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710526297.9A
Other languages
English (en)
Other versions
CN107275191B (zh
Inventor
杨昕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710526297.9A priority Critical patent/CN107275191B/zh
Publication of CN107275191A publication Critical patent/CN107275191A/zh
Priority to US16/094,149 priority patent/US20190172931A1/en
Priority to PCT/CN2018/079128 priority patent/WO2019001018A1/zh
Application granted granted Critical
Publication of CN107275191B publication Critical patent/CN107275191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种薄膜晶体管及制备方法、阵列基板和显示面板，以简化薄膜晶体管的制作工序，改善有源层沟道区的膜层质量，降低薄膜晶体管的漏电流。薄膜晶体管的制备方法，包括：在衬底基板之上形成非晶硅层的同时，向该所述非晶硅层掺入预设元素；将含有所述预设元素的所述非晶硅层转换为多晶硅层，其中，所述多晶硅层包括用于作为薄膜晶体管沟道的沟道区、位于所述沟道区一侧用于与源电极对应的第一区、以及位于所述沟道区另一侧用于与漏电极对应的第二区；通过离子注入工艺对所述第一区注入所述预设元素，形成掺杂源区，以及对所述第二区注入所述预设元素，形成掺杂漏区。

Description

一种薄膜晶体管及制备方法、阵列基板和显示面板
技术领域
本申请涉及半导体技术领域，尤其涉及一种薄膜晶体管及其制备方法、阵列基板和显示面板。
背景技术
平面显示器(F1at Pane1Disp1ay，FPD)己成为市场上的主流产品，平面显示器的种类也越来越多，如液晶显示器(Liquid Crysta1Disp1ay，LCD)、有机发光二极管(OrganicLight Emitted Diode，OLED)显示器、等离子体显示面板(P1asma Disp1ay Pane1，PDP)及场发射显示器(Field Emission Display，FED)等。
而作为FPD产业核心技术的薄膜晶体管(Thin Film Transistor，TFT)背板技术，也在经历着深刻的变革。如图1所示为现有技术的一种低温多晶硅薄膜晶体管结构示意图。该薄膜晶体管包括：设置在衬底基板11之上的缓冲层12，设置在缓冲层12之上的多晶硅有源层13(包括沟道区131，位于沟道区131一侧的掺杂源区132，以及位于沟道区131另一侧的掺杂漏区133)，设置在有源层之上的栅极绝缘层14，设置在栅极绝缘层14之上的栅极15，设置在栅极15之上的层间介质层16，设置在层间介质层16之上的源极171和漏极172，其中，源极171通过第一过孔181与掺杂源区132连接，漏极172通过第二过孔182与掺杂漏区133连接。该种结构的薄膜晶体管，在形成多晶硅有源层时，通常先形成非晶硅层，将非晶硅层通过激光退火转换为多晶硅层之后，对多晶硅层进行第一次离子注入，实现对整体多晶硅层有源层的轻掺杂，再通过第二次离子注入工艺对沟道区的两侧进行重掺杂，形成位于沟道区一侧的掺杂源区以及位于沟道区另一侧的掺杂漏区。
但该种形成有源层沟道区、掺杂源区、以及掺杂漏区的方法，存在需要通过单独的一次离子工艺形成沟道区的轻掺杂，制作工艺较为复杂，而且，通过离子注入工艺对有源层沟道区进行轻掺杂时，会存在破坏多晶硅有源层沟道区的晶格结构、使最终形成的有源层沟道区存在缺陷、致使形成的薄膜晶体管存在漏电流等不良问题。
发明内容
本申请提供一种薄膜晶体管及制备方法、阵列基板和显示面板，以简化薄膜晶体管的制作工序，改善有源层沟道区的膜层质量，降低薄膜晶体管的漏电流。
本申请实施例提供一种薄膜晶体管的制备方法，包括：
在衬底基板之上形成非晶硅层的同时，向该所述非晶硅层掺入预设元素；
将含有所述预设元素的所述非晶硅层转换为多晶硅层，其中，所述多晶硅层包括用于作为薄膜晶体管沟道的沟道区、位于所述沟道区一侧用于与源电极对应的第一区、以及位于所述沟道区另一侧用于与漏电极对应的第二区；
通过离子注入工艺对所述第一区注入所述预设元素，形成掺杂源区，以及对所述第二区注入所述预设元素，形成掺杂漏区。
优选的，所述在衬底基板之上形成非晶硅层，同时向该所述非晶硅层掺入预设元素，具体包括：
在通过化学气相沉积法在衬底基板之上形成非晶硅层的同时，通入预设气体，进而使该所述非晶硅层掺入所述预设元素，其中，所述预设气体含有所述预设元素。
优选的，所述在通过化学气相沉积法在衬底基板之上形成非晶硅层的同时，通入预设气体，进而使该所述非晶硅层掺入所述预设元素，具体包括：
在通过化学气相沉积法采用硅烷和氢气形成非晶硅层的同时，通入硼烷气体，进而使该所述非晶硅层掺入硼元素。
优选的，所述在通过化学气相沉积法在衬底基板之上形成非晶硅层的同时，通入预设气体，进而使该所述非晶硅层掺入所述预设元素，具体包括：
在通过化学气相沉积法采用硅烷和氢气形成非晶硅层的同时，通入磷烷气体，进而使该所述非晶硅层掺入磷元素。
优选的，所述通过化学气相沉积法在衬底基板之上形成非晶硅层，具体包括：
通过等离子体增强化学气相沉积法在衬底基板之上形成非晶硅层。
优选的，在通过离子注入工艺对所述第一区注入所述预设元素之前，所述制备方法还包括：
对所述多晶硅层进行构图工艺，形成多晶硅有源层，所述多晶硅有源层包括所述沟道区、位于所述沟道区一侧用于与源电极对应的第一区、以及位于所述沟道区另一侧用于与漏电极对应的第二区。
优选的，在通过离子注入工艺对所述第一区注入所述预设元素之前，所述制备方法还包括：
在所述多晶硅有源层之上依次形成栅极绝缘层、栅极。
优选的，所述通过离子注入工艺对所述第一区注入所述预设元素，形成掺杂源区，以及对所述第二区注入所述预设元素，形成掺杂漏区，具体包括：
在所述栅极的遮挡下，通过离子注入工艺对所述多晶硅有源层注入所述预设元素，形成位于所述沟道区一侧的掺杂源区，以及位于所述沟道区另一侧的掺杂漏区，其中，所述沟道区所述在衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重叠。
优选的，所述将含有所述预设元素的所述非晶硅层转换为多晶硅层，具体包括：
通过准分子激光退火工艺，将含有所述预设元素的所述非晶硅层转换为多晶硅层。
优选的，所述通过准分子激光退火工艺，将含有所述预设元素的所述非晶硅层转换为多晶硅层，具体包括：
通过准分子激光退火工艺，将含有所述预设元素的所述非晶硅层转换为多晶硅层，并控制退火时长为预设时长。
优选的，在衬底基板之上形成非晶硅层之前，所述制备方法还包括：
在所述衬底基板之上形成缓冲层。
优选的，在通过离子注入工艺对所述第一区注入所述预设元素，形成掺杂源区，以及对所述第二区注入所述预设元素，形成掺杂漏区之后，所述制备方法还包括：
在所述栅极之上依次形成层间介质层、源漏极层，其中，所述源漏极层包括源极和漏极，所述源极通过第一过孔与所述掺杂源区连接，所述漏极通过第二过孔与所述掺杂漏区连接。
本申请实施例还提供一种薄膜晶体管，采用如本申请实施例提供的薄膜晶体管的制备方法制备。
本申请实施例还提供一种阵列基板，包括本申请实施例提供所述的薄膜晶体管。
本申请实施例还提供一种显示面板，包括本申请实施例提供所述的阵列基板。
本申请实施例有益效果如下：通过在形成非晶硅层的同时，使非晶硅层掺杂入预设元素，可以避免对沟道区进行轻掺杂时的离子注入工艺，简化薄膜晶体管的制作工序，还可以避免离子注入工艺对沟道区多晶硅膜层的损坏，提高有源层沟道区的膜层质量，以及降低薄膜晶体管的漏电流。
附图说明
图1为现有技术的一种薄膜晶体管的结构示意图；
图2为本申请实施例提供的薄膜晶体管的制备方法的流程图；
图3为本申请实施例中，制备完成非晶硅层的薄膜晶体管的结构示意图；
图4为本申请实施例中，制备完成栅极的薄膜晶体管的结构示意图；
图5为本申请实施例中，制备完成掺杂源区和掺杂漏区的薄膜晶体管的结构示意图；
图6为本申请实施例中，制备完成层间介质层的薄膜晶体管的结构示意图；
图7为本申请实施例中，制备完成源极和漏极的薄膜晶体管的结构示意图。
具体实施方式
下面结合说明书附图对本申请实施例的实现过程进行详细说明。需要注意的是，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。
参见图2，本申请实施例提供一种薄膜晶体管的制备方法，包括：
步骤101、在衬底基板之上形成非晶硅层的同时，向该非晶硅层掺入预设元素。
优选的，在衬底基板之上形成非晶硅层的同时，向该非晶硅层掺入预设元素，具体包括：在通过化学气相沉积法在衬底基板之上形成非晶硅层的同时，通入预设气体，进而使该非晶硅层掺入预设元素，其中，预设气体含有该预设元素。具体可以通过等离子增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)法在衬底基板之上形成非晶硅层。
在具体实施时，可以通过硅烷(SiH4)和氢气(H2)形成非晶硅层，而对于掺入的预设元素，则可以通过通入含有该预设元素的预设气体来实现掺杂。例如，需在非晶硅层中掺入硼元素，则可向通有硅烷和氢气来形成非晶硅的装置中通入硼烷气体，进而以实现在非晶硅中掺杂硼元素。又例如，需在非晶硅层中掺入磷元素，则可向通有硅烷和氢气来形成非晶硅的装置中通入磷烷气体，进而以实现在非晶硅中掺杂磷元素。当然，该预设元素一般为现有技术中的低温多晶硅薄膜晶体管为加强沟道区的导电性，而在多晶硅有源层中掺入的杂质元素。例如，对于p沟道薄膜晶体管，一般在有源层掺入第三主族元素，例如，硼元素，而对于n沟道薄膜晶体管，一般在有源层中掺入第五主族元素，例如，磷元素。
在具体实施时，可以控制通入硅烷和硼烷的气体比例以控制硼的掺杂量；或者是硅烷和磷烷的气体比例，以控制磷的掺杂量，控制形成不同元素掺入量的多晶硅。例如，控制硅烷和硼烷的气体流量比在50:1至100:1之间，以达到形成较好的硼参杂多晶硅膜层。
步骤102、将含有预设元素的所述非晶硅层转换为多晶硅层，其中，多晶硅层包括用于作为薄膜晶体管沟道的沟道区、位于沟道区一侧用于与源电极对应的第一区、以及位于沟道区另一侧用于与漏电极对应的第二区。其中，第一区为后续形成掺杂源区的区域，第二区为后续形成掺杂漏区的区域。
具体的，可以通过准分子激光退火工艺，将非晶硅层转换为多晶硅层。
在具体实施时，考虑到在非晶硅层中掺入预设元素时，非晶硅中的掺杂原子在结晶过程中会起到晶核的作用，在结晶过程中，随着掺杂原子含量的增加，形核速率会增加，导致多晶硅晶粒尺寸减小，晶界略有增加，可能会影响多晶硅的膜质。因此，本申请实施例为了避免在非晶硅层掺杂预设元素时，导致形成的多晶硅层膜层质量较差的问题，在通过准分子激光退火工艺将非晶硅层转换为多晶硅层时，可以通过增加激光退火的覆盖率或延长多晶硅的结晶时间来形成较好的多晶硅膜层质量。本申请实施例中，控制激光退火的覆盖率为96％-97％，同时提高基板温度来延长结晶时间，此方法可以降低多晶硅的形核速率，提高多晶硅的膜层质量。
步骤103、通过离子注入工艺对第一区注入预设元素，形成掺杂源区，以及对第二区注入预设元素，形成掺杂漏区。
在具体实施时，在通过离子注入工艺对第一区注入预设元素之前，制备方法还包括：对多晶硅层进行构图工艺，形成多晶硅有源层，所述多晶硅有源层包括所述沟道区、位于所述沟道区一侧用于与源电极对应的第一区、以及位于所述沟道区另一侧用于与漏电极对应的第二区。进一步的，在通过离子注入工艺对第一区注入所述预设元素之前，制备方法还包括：在多晶硅有源层之上依次形成栅极绝缘层、栅极。当然，在多晶硅有源层之上依次形成栅极绝缘层、栅极步骤是形成多晶硅有源层之后，即，先对多晶硅进行构图工艺，形成多晶硅有源层；接着，在多晶硅有源层之上依次形成栅极绝缘层、栅极；然后，在通过离子注入工艺对第一区注入预设元素。
优选的，通过离子注入工艺对第一区注入预设元素，形成掺杂源区，以及对第二区注入所述预设元素，形成掺杂漏区，具体包括：在栅极的遮挡下，通过离子注入工艺对多晶硅有源层注入预设元素，形成位于沟道区一侧的掺杂源区，以及位于沟道区另一侧的掺杂漏区，其中，沟道区在衬底基板上的正投影与栅极在衬底基板上的正投影重叠。
在具体实施时，可以是先对多晶硅层进行图案化形成多晶硅有源层，再进行离子注入形成掺杂源区以及掺杂漏区，也可以是先对多晶硅层进行整体离子注入，在部分区域形成掺杂源区和在部分区域形成掺杂漏区，再进行图案化，形成多晶硅有源层。本申请实施例中，先对多晶硅层进行图案化形成多晶硅有源层之后，再采取对多晶硅有源层通过离子注入工艺形成掺杂源区以及掺杂漏区，而且，在对多晶硅有源层通过离子注入工艺形成掺杂源区以及掺杂漏区之前，先在多晶硅有源层之上依次形成栅极绝缘层、栅极，这样，可以利用栅极作为遮挡进形成掺杂源区和掺杂漏区，工艺步骤较为简化。当然，也可以不以栅极为掩模，例如，通过形成图案化的光刻胶来作为掩模，以向沟道区的两侧进行掺杂形成掺杂源区和掺杂漏区。
本申请实施例中，通过在形成非晶硅层的同时，掺杂入预设元素，可以避免现有技术在对沟道区进行轻掺杂时的离子注入工艺，简化薄膜晶体管的制作工序，还可以避免对沟道区多晶硅膜层的损坏，提高有源层沟道区的膜层质量，以及降低薄膜晶体管的漏电流。
优选的，关于步骤101，在衬底基板之上形成非晶硅层之前，本申请实施例的制备方法还包括：在衬底基板之上形成缓冲层。
优选的，关于步骤103，在通过离子注入工艺对第一区注入预设元素，形成掺杂源区，以及对第二区注入预设元素，形成掺杂漏区之后，制备方法还包括：在栅极之上依次形成层间介质层、源漏极层，其中，源漏极层包括源极和漏极，源极通过第一过孔与掺杂源区连接，漏极通过第二过孔与掺杂漏区连接。
为了更详细的对本申请提供的薄膜晶体管的制备方法进行说明，结合附图3至附图7举例如下：
本申请实施例提供具体的低温多晶硅薄膜晶体管的制备方法，包括：
步骤一，通过等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)方法在衬底基板之上沉积缓冲层。具体的衬底基板可以为玻璃衬底基板。
步骤二，通过PECVD方法，以反应气体为硅烷，氢气及硼烷的混合气体，其中，硅烷的气体流量为200sccm，氢气的气体流量750sccm，硼烷流量为4sccm，射频功率为150W，工作气压为290Pa，温度390℃，在缓冲层之上形成掺杂有硼的非晶硅层。具体的射频功率、工作气压及反应温度不局限于该条件，可根据实际需要进行调整。
步骤三，通过准分子激光退火工艺将非晶硅层转换为多晶硅层，并通过构图工艺形成多晶硅有源层。在衬底基板1之上形成缓冲层2以及多晶硅有源层3的薄膜晶体管的结构示意图如图3所示。其中，多晶硅有源层3包括沟道区31，以及位于沟道区31两侧的第一区和第二区。
步骤四，在多晶硅有源层3之上沉积栅极绝缘层4，以及在栅极绝缘层4之上沉积栅极金属膜层，并通过构图工艺形成栅极5，其中，栅极5在衬底基板1上的正投影与沟道区31在衬底基板1上的正投影重叠。形成栅极5的薄膜晶体管的结构示意图如图4所示。
步骤五，以栅极5为掩模，通过离子注入工艺对多晶硅有源层3进行重掺杂，形成位于沟道区31一侧的掺杂源区32，以及位于沟道区31另一侧的掺杂漏区33。形成掺杂源区以及掺杂漏区的薄膜晶体管的结构示意图如图5所示。
步骤六，在栅极5之上沉积层间介质层6，并通过构图工艺进行孔洞刻蚀，形成暴露部分掺杂源区32的第一过孔81，以及暴露部分掺杂漏区33的第二过孔82。形成层间绝缘层的薄膜晶体管的结构示意图如图6所示。
步骤七，在层间介质层6之上形成包括源极71以及漏极72的源漏极层，其中，源极71通过第一过孔81与掺杂源区32接触，漏极72通过第二过孔82与掺杂漏区33接触。形成源极和漏极的薄膜晶体管的结构示意图如图7所示。
参见图7所示，本申请实施例还提供一种薄膜晶体管，采用本申请实施例的薄膜晶体管的制备方法制备，薄膜晶体管包括：
设置在衬底基板1之上的多晶硅有源层3，其中，多晶硅有源层3包括沟道区31、位于沟道区31一侧的掺杂源区32、以及位于沟道区31另一侧的掺杂漏区33。
其中，在具体实施时，薄膜晶体管还可以包括：
设置在衬底基板1与有源层3之间的缓冲层2；
设置在多晶硅有源层3之上的栅极绝缘层4；
设置在栅极绝缘层4之上的栅极5；
设置在栅极5之上的层间介质层6；
设置在层间介质层6之上的源漏极层，其中，该源漏极层包括源极71和漏极72，源极71通过第一过孔81与掺杂源区32接触，漏极72通过第二过孔82与掺杂漏区33接触。
本申请实施例还提供一种阵列基板，包括本申请实施例提供的薄膜晶体管。
本申请实施例还提供一种显示面板，包括本申请实施例提供的阵列基板。
本申请实施例还提供一种显示装置，包括本申请实施例提供的显示面板。
本申请实施例有益效果如下：本申请实施例中，通过在形成非晶硅层的同时，掺杂入预设元素，可以避免现有技术在对沟道区进行轻掺杂时的离子注入工艺，简化薄膜晶体管的制作工序，还可以避免对沟道区多晶硅膜层的损坏，提高有源层沟道区的膜层质量，以及降低薄膜晶体管的漏电流。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (15)

1.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板之上形成非晶硅层的同时，向该所述非晶硅层掺入预设元素；
将含有所述预设元素的所述非晶硅层转换为多晶硅层，其中，所述多晶硅层包括用于作为薄膜晶体管沟道的沟道区、位于所述沟道区一侧用于与源电极对应的第一区、以及位于所述沟道区另一侧用于与漏电极对应的第二区；
通过离子注入工艺对所述第一区注入所述预设元素，形成掺杂源区，以及对所述第二区注入所述预设元素，形成掺杂漏区。
2.如权利要求1所述的制备方法，其特征在于，所述在衬底基板之上形成非晶硅层的同时，向该所述非晶硅层掺入预设元素，具体包括：
在通过化学气相沉积法在衬底基板之上形成非晶硅层的同时，通入预设气体，进而使该所述非晶硅层掺入所述预设元素，其中，所述预设气体含有所述预设元素。
3.如权利要求2所述的制备方法，其特征在于，所述在通过化学气相沉积法在衬底基板之上形成非晶硅层的同时，通入预设气体，进而使该所述非晶硅层掺入所述预设元素，具体包括：
在通过化学气相沉积法采用硅烷和氢气形成非晶硅层的同时，通入硼烷气体，进而使该所述非晶硅层掺入硼元素。
4.如权利要求2所述的制备方法，其特征在于，所述在通过化学气相沉积法在衬底基板之上形成非晶硅层的同时，通入预设气体，进而使该所述非晶硅层掺入所述预设元素，具体包括：
在通过化学气相沉积法采用硅烷和氢气形成非晶硅层的同时，通入磷烷气体，进而使该所述非晶硅层掺入磷元素。
5.如权利要求2-4任一项所述的制备方法，其特征在于，所述通过化学气相沉积法在衬底基板之上形成非晶硅层，具体包括：
通过等离子体增强化学气相沉积法在衬底基板之上形成非晶硅层。
6.如权利要求1所述的制备方法，其特征在于，在通过离子注入工艺对所述第一区注入所述预设元素之前，所述制备方法还包括：
对所述多晶硅层进行构图工艺，形成多晶硅有源层，所述多晶硅有源层包括所述沟道区、位于所述沟道区一侧用于与源电极对应的第一区、以及位于所述沟道区另一侧用于与漏电极对应的第二区。
7.如权利要求6所述的制备方法，其特征在于，在通过离子注入工艺对所述第一区注入所述预设元素之前，所述制备方法还包括：
在所述多晶硅有源层之上依次形成栅极绝缘层、栅极。
8.如权利要求7所述的制备方法，其特征在于，所述通过离子注入工艺对所述第一区注入所述预设元素，形成掺杂源区，以及对所述第二区注入所述预设元素，形成掺杂漏区，具体包括：
在所述栅极的遮挡下，通过离子注入工艺对所述多晶硅有源层注入所述预设元素，形成位于所述沟道区一侧的掺杂源区，以及位于所述沟道区另一侧的掺杂漏区，其中，所述沟道区在所述在衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重叠。
9.如权利要求1所述的制备方法，其特征在于，所述将含有所述预设元素的所述非晶硅层转换为多晶硅层，具体包括：
通过准分子激光退火工艺，将含有所述预设元素的所述非晶硅层转换为多晶硅层。
10.如权利要求9所述的制备方法，其特征在于，所述通过准分子激光退火工艺，将含有所述预设元素的所述非晶硅层转换为多晶硅层，具体包括：
通过准分子激光退火工艺，将含有所述预设元素的所述非晶硅层转换为多晶硅层，并控制退火时长为预设时长。
11.如权利要求1所述的制备方法，其特征在于，在衬底基板之上形成非晶硅层之前，所述制备方法还包括：
在所述衬底基板之上形成缓冲层。
12.如权利要求1所述制备方法，其特征在于，在通过离子注入工艺对所述第一区注入所述预设元素，形成掺杂源区，以及对所述第二区注入所述预设元素，形成掺杂漏区之后，所述制备方法还包括：
在所述栅极之上依次形成层间介质层、源漏极层，其中，所述源漏极层包括源极和漏极，所述源极通过第一过孔与所述掺杂源区连接，所述漏极通过第二过孔与所述掺杂漏区连接。
13.一种薄膜晶体管，其特征在于，采用如权利要求1-12任一项所述的制备方法制备。
14.一种阵列基板，其特征在于，包括如权利要求13所述的薄膜晶体管。
15.一种显示面板，其特征在于，包括如权利要求14所述的阵列基板。
CN201710526297.9A 2017-06-30 2017-06-30 一种薄膜晶体管及制备方法、阵列基板和显示面板 Active CN107275191B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710526297.9A CN107275191B (zh) 2017-06-30 2017-06-30 一种薄膜晶体管及制备方法、阵列基板和显示面板
US16/094,149 US20190172931A1 (en) 2017-06-30 2018-03-15 Thin film transistor and manufacturing method thereof, array substrate and display panel
PCT/CN2018/079128 WO2019001018A1 (zh) 2017-06-30 2018-03-15 薄膜晶体管及制备方法、阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710526297.9A CN107275191B (zh) 2017-06-30 2017-06-30 一种薄膜晶体管及制备方法、阵列基板和显示面板

Publications (2)

Publication Number Publication Date
CN107275191A true CN107275191A (zh) 2017-10-20
CN107275191B CN107275191B (zh) 2019-08-27

Family

ID=60070610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710526297.9A Active CN107275191B (zh) 2017-06-30 2017-06-30 一种薄膜晶体管及制备方法、阵列基板和显示面板

Country Status (3)

Country Link
US (1) US20190172931A1 (zh)
CN (1) CN107275191B (zh)
WO (1) WO2019001018A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019001018A1 (zh) * 2017-06-30 2019-01-03 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板和显示面板
CN111627927A (zh) * 2020-05-19 2020-09-04 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220088571A (ko) * 2020-12-18 2022-06-28 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1629708A (zh) * 2004-02-26 2005-06-22 友达光电股份有限公司 液晶显示装置及其制造方法
US20100140620A1 (en) * 2008-12-09 2010-06-10 Palo Alto Research Center Incorporated Flat-panel display semiconductor process for efficient manufacturing
CN102176413A (zh) * 2011-03-25 2011-09-07 信利半导体有限公司 薄膜晶体管形成方法以及薄膜晶体管
CN105609422A (zh) * 2016-03-04 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275191B (zh) * 2017-06-30 2019-08-27 京东方科技集团股份有限公司 一种薄膜晶体管及制备方法、阵列基板和显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1629708A (zh) * 2004-02-26 2005-06-22 友达光电股份有限公司 液晶显示装置及其制造方法
US20100140620A1 (en) * 2008-12-09 2010-06-10 Palo Alto Research Center Incorporated Flat-panel display semiconductor process for efficient manufacturing
CN102176413A (zh) * 2011-03-25 2011-09-07 信利半导体有限公司 薄膜晶体管形成方法以及薄膜晶体管
CN105609422A (zh) * 2016-03-04 2016-05-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019001018A1 (zh) * 2017-06-30 2019-01-03 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板和显示面板
CN111627927A (zh) * 2020-05-19 2020-09-04 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法

Also Published As

Publication number Publication date
CN107275191B (zh) 2019-08-27
US20190172931A1 (en) 2019-06-06
WO2019001018A1 (zh) 2019-01-03

Similar Documents

Publication Publication Date Title
KR101451104B1 (ko) 박막 반도체장치의 제조 방법
WO2009129391A2 (en) Low temperature thin film transistor process, device property, and device stability improvement
US20050227459A1 (en) Film formation method and apparatus for semiconductor process
CN105304500B (zh) N型tft的制作方法
WO2019001115A1 (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN107275191B (zh) 一种薄膜晶体管及制备方法、阵列基板和显示面板
CN105189813A (zh) 在准分子激光退火后具有改善的多晶硅质量的多层非晶硅结构
CN104576399A (zh) 一种薄膜晶体管及其制造方法
CN109786440A (zh) 阵列基板的制造方法、装置及阵列基板
KR101498136B1 (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
CN101567392B (zh) 薄膜晶体管
JPH0391239A (ja) 半導体装置の製造方法
US9685538B2 (en) Low temperature polysilicon thin film transistor and method for fabricating same
JP2005354028A (ja) 薄膜トランジスタ及びその製造方法
CN106952963B (zh) 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN104617151B (zh) 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置
WO2016165223A1 (zh) 一种多晶硅薄膜晶体管及其制作方法和显示装置
CN110993611A (zh) 一种tft基板的制作方法和tft基板
CN103123902A (zh) 半导体层结构、多晶硅薄膜晶体管、制作方法、显示装置
JPH04323875A (ja) 半導体装置の製造方法
TWI773844B (zh) 薄膜電晶體及其製造方法
CN109638067A (zh) 薄膜晶体管的制作方法以及薄膜晶体管
JP2005311105A (ja) 薄膜トランジスタおよびその製造方法
KR100574365B1 (ko) 폴리 실리콘의 제조방법 및 장치와 그 폴리 실리콘을가지는 액정표시소자와 그 제조방법
KR100472855B1 (ko) 반도체소자의다결정실리콘박막제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant