JPH0391239A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0391239A JPH0391239A JP22735189A JP22735189A JPH0391239A JP H0391239 A JPH0391239 A JP H0391239A JP 22735189 A JP22735189 A JP 22735189A JP 22735189 A JP22735189 A JP 22735189A JP H0391239 A JPH0391239 A JP H0391239A
- Authority
- JP
- Japan
- Prior art keywords
- film
- heat treatment
- arsenic
- temperature
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 9
- 230000015572 biosynthetic process Effects 0.000 title description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 40
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 32
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 239000013078 crystal Substances 0.000 claims abstract description 5
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims abstract description 4
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 claims abstract description 3
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims abstract 3
- 239000010408 film Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 30
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 21
- 239000000463 material Substances 0.000 abstract description 5
- 230000009467 reduction Effects 0.000 abstract description 3
- 239000002245 particle Substances 0.000 abstract description 2
- 229910007264 Si2H6 Inorganic materials 0.000 abstract 1
- 229910005096 Si3H8 Inorganic materials 0.000 abstract 1
- 229910000070 arsenic hydride Inorganic materials 0.000 abstract 1
- 239000000523 sample Substances 0.000 description 27
- 239000007789 gas Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 9
- 239000002994 raw material Substances 0.000 description 9
- -1 arsenic ions Chemical class 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 239000012299 nitrogen atmosphere Substances 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- XMIJDTGORVPYLW-UHFFFAOYSA-N [SiH2] Chemical compound [SiH2] XMIJDTGORVPYLW-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 231100000862 numbness Toxicity 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000037351 starvation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 101150115276 tal1 gene Proteins 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜形成方法に係り、段差急峻部の配線の低抵
抗化、基板への不綽物拡散の低減を図り、LSIデバイ
ス製造の簡略化、低温化に好適なヒ素を含むシリコン膜
を形成すや方法に関する。
抗化、基板への不綽物拡散の低減を図り、LSIデバイ
ス製造の簡略化、低温化に好適なヒ素を含むシリコン膜
を形成すや方法に関する。
モノシラン(SiHa)の熱分解を用い、減圧化学気相
成長法(LPCVD法)により形成した多結晶シリコン
(Si)膜は、広く半導体装置の電極や配線に利用され
ている。LPCVD法により形成した多結晶Si膜は、
そのままでは抵抗が極めて大きいため、その後の工程で
、不純物を周知の熱拡散法あるいはイオン打込み法によ
り導入し、導電性を得ている。なお、この種の薄膜形成
方法として関連するものには、例えばジャーナルオブ
ジ エレクトロケミカル ソサイエテイー127、(1
980年)686頁から690頁(J、Electro
chem、Soc、 127 (1980) p p(
2) 686−690)が挙げられる。
成長法(LPCVD法)により形成した多結晶シリコン
(Si)膜は、広く半導体装置の電極や配線に利用され
ている。LPCVD法により形成した多結晶Si膜は、
そのままでは抵抗が極めて大きいため、その後の工程で
、不純物を周知の熱拡散法あるいはイオン打込み法によ
り導入し、導電性を得ている。なお、この種の薄膜形成
方法として関連するものには、例えばジャーナルオブ
ジ エレクトロケミカル ソサイエテイー127、(1
980年)686頁から690頁(J、Electro
chem、Soc、 127 (1980) p p(
2) 686−690)が挙げられる。
上記従来技術のうち、多結晶Si膜にイオン打込みを行
なった場合、急峻な段差側壁部ではイ・鈍物濃度の不足
する領域を生し、電極あるいは配線に十分な導電性を付
与できない場合があった。また、打込んだイ・鈍物を拡
散、活性化するためには、900℃以上の熱処理が必要
であった。
なった場合、急峻な段差側壁部ではイ・鈍物濃度の不足
する領域を生し、電極あるいは配線に十分な導電性を付
与できない場合があった。また、打込んだイ・鈍物を拡
散、活性化するためには、900℃以上の熱処理が必要
であった。
一方、熱拡散法による不純物のドーピングにおいては、
品温・長時間の拡散を行なえば、急峻な段差側壁部へも
ドーピングがnf能である。しかし、多結晶Si膜がS
i基板と接している場所では、基板にまで不純物が拡散
し、例えばMoSトランジスタを槽底するソース・ドレ
インの不純物分布を乱すといった小都合があった。
品温・長時間の拡散を行なえば、急峻な段差側壁部へも
ドーピングがnf能である。しかし、多結晶Si膜がS
i基板と接している場所では、基板にまで不純物が拡散
し、例えばMoSトランジスタを槽底するソース・ドレ
インの不純物分布を乱すといった小都合があった。
更に、溝型構造キャパシタにおいては、溝内に埋め込ま
れた電極を多結晶Siで形成し、イオン打込み法あるい
は熱拡散法を行なった場合、多結品Sj全体に充分な餓
のイ・鈍物をドーピングすることは困難であった。
れた電極を多結晶Siで形成し、イオン打込み法あるい
は熱拡散法を行なった場合、多結品Sj全体に充分な餓
のイ・鈍物をドーピングすることは困難であった。
(3)
上記問題点を解決する1つの方法として、イ・鈍物をド
ーピングしながら多結晶Si膜を形成する方法(in
−5ituドーピング法)がある。すなわち、5iHa
とともに不純物源となるフォスフイン(PH3)、ジボ
ラン(B 2 He ) +アルシン(AsHa)等を
流し、多結晶Si膜を形成しなからイ・鈍物をドーピン
グする方法である。しかし、SiH4とFHsあるいは
A s Hsを用いてJP−qを形成した場合には、P
R’sあるいはA sHsを添加しない場合に比べて膜
の成長速度が約1桁減少し、量産性に乏しいこと、また
、不純物を十分に活性化するために900℃〜1000
℃という高温の熱処理が必要であるため、熱拡散法と同
様に基板Si中への不純物拡散を防ぐことができないと
いった欠点があった。
ーピングしながら多結晶Si膜を形成する方法(in
−5ituドーピング法)がある。すなわち、5iHa
とともに不純物源となるフォスフイン(PH3)、ジボ
ラン(B 2 He ) +アルシン(AsHa)等を
流し、多結晶Si膜を形成しなからイ・鈍物をドーピン
グする方法である。しかし、SiH4とFHsあるいは
A s Hsを用いてJP−qを形成した場合には、P
R’sあるいはA sHsを添加しない場合に比べて膜
の成長速度が約1桁減少し、量産性に乏しいこと、また
、不純物を十分に活性化するために900℃〜1000
℃という高温の熱処理が必要であるため、熱拡散法と同
様に基板Si中への不純物拡散を防ぐことができないと
いった欠点があった。
膜の成長速度を増大するために、SiH4の代りに5i
zesを用いる方法も試みられでいる。しかし、これま
での技術では、5ixH6とPHaを原料ガスとしても
、不純物を活性化するためには、900〜1000°C
の熱処理が必要である。また、(4) リンはヒ素に比べて拡散定数が大きいため、PHaを原
料ガスに用いている限り、不純物の基板Siへの拡散は
避けられない。
zesを用いる方法も試みられでいる。しかし、これま
での技術では、5ixH6とPHaを原料ガスとしても
、不純物を活性化するためには、900〜1000°C
の熱処理が必要である。また、(4) リンはヒ素に比べて拡散定数が大きいため、PHaを原
料ガスに用いている限り、不純物の基板Siへの拡散は
避けられない。
本発明の目的は、上記従来技術の問題点を解決すべく、
生産性に優れ、基板Sjへのイ・鈍物拡散がほとんどな
い、導電性の品いSi膜を形成する薄膜形成方法を提供
することにある。
生産性に優れ、基板Sjへのイ・鈍物拡散がほとんどな
い、導電性の品いSi膜を形成する薄膜形成方法を提供
することにある。
(tal1題を解決するための手段〕
上記目的は、以ドによって遠戚される。
■ 原料ガスとして5izHsあるいは5i8ha(ト
リシラン)とAsHaを含む混合ガスを用いる。
リシラン)とAsHaを含む混合ガスを用いる。
■ 膜形成温度を450℃以上550℃以ドとする。
5i2Heは気相中で
SizHo(g)→S ]、 Hz(g)+S i H
4(g)のように分解し、SiH2(シリレン)を生じ
る。
4(g)のように分解し、SiH2(シリレン)を生じ
る。
5iHzは5iHa に比べ反応性が高いので、A s
Hsにより基板Si表向への吸着を阻害され(b) ることかない。従って、A s Hsの存在の有無に関
係なく、高速で膜を堆積することが可能である。
Hsにより基板Si表向への吸着を阻害され(b) ることかない。従って、A s Hsの存在の有無に関
係なく、高速で膜を堆積することが可能である。
5iHsとA s Hsを原料ガスとした場合、膜形成
温度が560℃以トでは、形成した膜は非晶質となる。
温度が560℃以トでは、形成した膜は非晶質となる。
この膜は、650℃、15分間という比較的低温の熱処
理で結晶化するが、その後、更に高温で熱処理を行なっ
ても結晶粒径に変化を生しない。また不純物として導入
されたヒ素は、650℃の熱処理で完全に活性化される
。従って、650 ’Cの熱処理で十分な導電性が得ら
れ、更に高温での熱処理を行なっても抵抗率に変化を生
じない。
理で結晶化するが、その後、更に高温で熱処理を行なっ
ても結晶粒径に変化を生しない。また不純物として導入
されたヒ素は、650℃の熱処理で完全に活性化される
。従って、650 ’Cの熱処理で十分な導電性が得ら
れ、更に高温での熱処理を行なっても抵抗率に変化を生
じない。
なお、多結晶状態のSi膜にヒ素イオンを打込んだ場合
、及び、ヒ素をドーピングしながら多結晶のSiMを形
成した場合には、結晶粒は900℃以上の熱処理を行な
わないと成長しないことは公知の事実である。
、及び、ヒ素をドーピングしながら多結晶のSiMを形
成した場合には、結晶粒は900℃以上の熱処理を行な
わないと成長しないことは公知の事実である。
以上述べたように、5izHeとA s Hsを原料ガ
スとしてヒ素をドーピングしながら非晶質状態でSi膜
を形成すると、650℃程度の熱処理に(6) より脱甲の不純物の活性化と結晶粒の成長が完!する。
スとしてヒ素をドーピングしながら非晶質状態でSi膜
を形成すると、650℃程度の熱処理に(6) より脱甲の不純物の活性化と結晶粒の成長が完!する。
このため、従来法のような高温の熱処理を行なわなくて
も、充分に抵抗の低いヒ素を含むS i 11%が得ら
れる。また、ヒ素は、Si中での拡散定数がリンに比べ
て約1桁小さい。従って、本発明によれは、不純物のト
層Si層への拡散を防止することができる。
も、充分に抵抗の低いヒ素を含むS i 11%が得ら
れる。また、ヒ素は、Si中での拡散定数がリンに比べ
て約1桁小さい。従って、本発明によれは、不純物のト
層Si層への拡散を防止することができる。
以ド、本発明の一実施例を説明する。
実施例1
第3図に、実験に用いた装置の概略図をボす。
石英管10の中央に治具3oを置き、これに18閣の間
隔で、試料基板40を装着し、た。試料基板には、Si
上に熱酸化膜1100nを形成したものを用いた。
隔で、試料基板40を装着し、た。試料基板には、Si
上に熱酸化膜1100nを形成したものを用いた。
基板40を装着し、h英管10内を排気した後、バルブ
50及びバルブ60を開けて、5izHeを50cc/
min 、 A s Haを0.2cc/min同時に
流した。、5izHsとA s Hsを流している間の
石英管10内圧力は30 P aに保持した。所定時間
ガ(7) スを流して膜形成を行なった後、試料基板4oを取り出
した。その後、650℃、 800℃、 900℃、1
000℃の窒素雰囲気中で20分間熱処理を行なった。
50及びバルブ60を開けて、5izHeを50cc/
min 、 A s Haを0.2cc/min同時に
流した。、5izHsとA s Hsを流している間の
石英管10内圧力は30 P aに保持した。所定時間
ガ(7) スを流して膜形成を行なった後、試料基板4oを取り出
した。その後、650℃、 800℃、 900℃、1
000℃の窒素雰囲気中で20分間熱処理を行なった。
熱処理を行なった試料は、抵抗率を四探針法により、ま
た、キャリア濃度と移!l!11度をホール効果測定に
より測定した。
た、キャリア濃度と移!l!11度をホール効果測定に
より測定した。
第1図は、上記基板40の抵抗率の測定結果を示すもの
で横軸に熱処理温度、縦軸に膜の抵抗率をとったもので
ある。ここでは膜形成温度がb25”C,550℃、5
75℃における結果を示した。
で横軸に熱処理温度、縦軸に膜の抵抗率をとったもので
ある。ここでは膜形成温度がb25”C,550℃、5
75℃における結果を示した。
膜形成温度が550℃より高温の場合、抵抗率は熱処理
温度の上昇に従い減少した。これに対し、膜形成温度が
550℃以トの場合には、6bo℃の熱処理で十分な導
電性が得られ、更に高温で熱処理を行なっても抵抗率に
変化を生じなかった。
温度の上昇に従い減少した。これに対し、膜形成温度が
550℃以トの場合には、6bo℃の熱処理で十分な導
電性が得られ、更に高温で熱処理を行なっても抵抗率に
変化を生じなかった。
なお、550℃以下の温度で形成した膜は、形成したま
まの状態では非晶質であった。
まの状態では非晶質であった。
第2図は、上記基板40についてのキャリア濃度の測定
結果を示したもので、横軸に熱処理温度、縦軸にキャリ
ア濃度をとったものである。抵抗率(8) と同様、550℃以トの膜形成温度では、キャリア濃度
は熱処理温度によらずほぼ一定であった。
結果を示したもので、横軸に熱処理温度、縦軸にキャリ
ア濃度をとったものである。抵抗率(8) と同様、550℃以トの膜形成温度では、キャリア濃度
は熱処理温度によらずほぼ一定であった。
第1図、第2図から、bbo℃以ドでヒ素をドーピング
しながら形成したSi膜は、650℃の熱処理で不純物
の活性化が完!し、それ以上品温での熱処理を行なって
も膜の電気特性に変化がないことがわかる。
しながら形成したSi膜は、650℃の熱処理で不純物
の活性化が完!し、それ以上品温での熱処理を行なって
も膜の電気特性に変化がないことがわかる。
第1図、第2図には、−比較のため、従来法における結
果も併せて示した。ここでいう従来法とは、5iHa
とA s Hs を原料カスとして用い、630’C,
80Paの条件ドで5iftを200’cc/11in
、 A S Hs を0 、2cc/min流して、
ヒ素をドーピングしなからSi膜を形成したものである
。
果も併せて示した。ここでいう従来法とは、5iHa
とA s Hs を原料カスとして用い、630’C,
80Paの条件ドで5iftを200’cc/11in
、 A S Hs を0 、2cc/min流して、
ヒ素をドーピングしなからSi膜を形成したものである
。
開展は、形成したままの状態で、多結品質であった。5
izHeとA s Hsを用いた場合と同様の熱処理を
打なったが、不純物の活性化のためには900℃以上の
熱処理が必要であった。
izHeとA s Hsを用いた場合と同様の熱処理を
打なったが、不純物の活性化のためには900℃以上の
熱処理が必要であった。
なお、・5il−1+を用いて630’Cで多結品状態
のSi膜200nmを形成し、これにヒ素イオンを打込
んだ場合には、不純物の活性化のために(9) 900℃以上の熱処理が必要なるとは公知の事実である
。
のSi膜200nmを形成し、これにヒ素イオンを打込
んだ場合には、不純物の活性化のために(9) 900℃以上の熱処理が必要なるとは公知の事実である
。
本実施例によれば、原料ガスとして5izHeとA s
Haを用いて、ヒ素をドーピングしながら550℃以
トの温度でSi膜を形成することにより、SiH4とA
s Hs を原料ガスとしてヒ素をドーピングしなが
ら多結品状態の5111Mを形成した場合、あるいは、
多結晶Si膜にイオン打込みによりヒ素をドーピングし
た場合よりもはるかに低温(650℃程度)の熱処理で
不純物を活性化できるという効果がある。また、膜形成
後の熱処理温度が変動しても、膜の抵抗率が変化しない
という利点がある。
Haを用いて、ヒ素をドーピングしながら550℃以
トの温度でSi膜を形成することにより、SiH4とA
s Hs を原料ガスとしてヒ素をドーピングしなが
ら多結品状態の5111Mを形成した場合、あるいは、
多結晶Si膜にイオン打込みによりヒ素をドーピングし
た場合よりもはるかに低温(650℃程度)の熱処理で
不純物を活性化できるという効果がある。また、膜形成
後の熱処理温度が変動しても、膜の抵抗率が変化しない
という利点がある。
なお、lに形成温度が550℃以ドの吸では、キャリア
の移動度が40ffl/v・S以上と、従来法に比べ2
倍程度大きい。透過型電子顕微鏡による観察から、55
0℃以下で形成した膜は、膜厚の約10倍という、従来
法で形成したSi膜の10倍以上の結晶粒を含むためで
あることが明らかとなった。従って、第1図及び第2図
にボしたよう(10) に、従来法により少ないイ・鈍物′a度でも充分な導電
性を得ることが口■能である。そのため、ト地Si基扱
へのイ・鈍物の拡散量を低減できるという効果もある。
の移動度が40ffl/v・S以上と、従来法に比べ2
倍程度大きい。透過型電子顕微鏡による観察から、55
0℃以下で形成した膜は、膜厚の約10倍という、従来
法で形成したSi膜の10倍以上の結晶粒を含むためで
あることが明らかとなった。従って、第1図及び第2図
にボしたよう(10) に、従来法により少ないイ・鈍物′a度でも充分な導電
性を得ることが口■能である。そのため、ト地Si基扱
へのイ・鈍物の拡散量を低減できるという効果もある。
実施例2
本実施例では、急峻な段差部の配線に多結晶Sjl換を
用いた場合、イ・鈍物の導入法により配線抵抗がどの程
度光なるかを判定した例について述べる。
用いた場合、イ・鈍物の導入法により配線抵抗がどの程
度光なるかを判定した例について述べる。
第4図にボす手順で、試料A及び試料Hを作成した。ま
ず、Sj系扱10↓にjLfさ1μmの熱酸化膜102
を形成した(第41d(a))。次いで、周知のりソグ
ラフイとドライエツチング技術により、幅0.8μmの
溝103を等間陥になるように形成した(第4図(b)
)。続いてLk’CVD法により5iOz膜104を1
00 n m形成した(第4図(C))。
ず、Sj系扱10↓にjLfさ1μmの熱酸化膜102
を形成した(第41d(a))。次いで、周知のりソグ
ラフイとドライエツチング技術により、幅0.8μmの
溝103を等間陥になるように形成した(第4図(b)
)。続いてLk’CVD法により5iOz膜104を1
00 n m形成した(第4図(C))。
次いで、以ドの方法で、S i lp%形成及び不純物
ドーピングを行なった。
ドーピングを行なった。
試料Aでは、S i 2H850cc/minとA s
H5(11) 0.2cc/minをh英管内温度525℃、圧力30
Paで同時に流し、ヒ素をドーピングしなから200n
mのSi膜を形成した。
H5(11) 0.2cc/minをh英管内温度525℃、圧力30
Paで同時に流し、ヒ素をドーピングしなから200n
mのSi膜を形成した。
試料Bについては、5iHaを原料ガスとし、630℃
、80Paの石英管内で200nmの多結晶Si膜を形
成した後、ヒ素イオンを打込みエネルギー180KeV
、打込み量5 X 101Ban−2で打込んだ。
、80Paの石英管内で200nmの多結晶Si膜を形
成した後、ヒ素イオンを打込みエネルギー180KeV
、打込み量5 X 101Ban−2で打込んだ。
続いて試料Aは650℃、試料Bは900℃の窒素雰囲
気でそれぞれ60分間熱処理を行なった。
気でそれぞれ60分間熱処理を行なった。
試料Aの5illにの平坦部におけるシート抵抗は50
Ω/口であり、段差10個を横切る幅0.8μmの配線
の抵抗は3.OKΩ と、充分な導電性が得られた。試
料Bの多結晶s 111%の平坦部におけるシート抵抗
は120Ω/口であったが、段差10個を横切る幅0.
8μmの配線の抵抗は350にΩと非常に高抵抗であっ
た。
Ω/口であり、段差10個を横切る幅0.8μmの配線
の抵抗は3.OKΩ と、充分な導電性が得られた。試
料Bの多結晶s 111%の平坦部におけるシート抵抗
は120Ω/口であったが、段差10個を横切る幅0.
8μmの配線の抵抗は350にΩと非常に高抵抗であっ
た。
本実施例によれば、ヒ素をドーピングしなからSi膜を
形成することにより、イオン打込み法に比べ、急峻な段
差部の配線抵抗を大幅に低減でき(12) るという効果がある。
形成することにより、イオン打込み法に比べ、急峻な段
差部の配線抵抗を大幅に低減でき(12) るという効果がある。
実施例3
本実施例では、不純物ドーピング法の違いが基板Si中
への不純物の拡散深さに与える影響を測定した例につい
て述べる。
への不純物の拡散深さに与える影響を測定した例につい
て述べる。
第4図(b)に示した基板を試料として用いた。
第3図の装置を用い、試料Cは、r+管内温度525℃
、ハミカ30 P aでS i 2He50cc/mi
n、A s Ha 0 、2cc/minを同時に流し
、試料基板40上にヒ素を含むSi膜200nmを形成
した。
、ハミカ30 P aでS i 2He50cc/mi
n、A s Ha 0 、2cc/minを同時に流し
、試料基板40上にヒ素を含むSi膜200nmを形成
した。
続いて650℃の窒素雰囲気中で60分間熱処理した。
試料りは、h英管内温度630℃、圧力80PaでSi
H4を原料ガスとして200nmの多結晶Si膜を形成
した。続いてヒ素イオンを、180KeVのエネルギー
で5 X 10 ”cm−”打込み、その後900℃の
窒素雰囲気中で60分間熱処理を行なった。
H4を原料ガスとして200nmの多結晶Si膜を形成
した。続いてヒ素イオンを、180KeVのエネルギー
で5 X 10 ”cm−”打込み、その後900℃の
窒素雰囲気中で60分間熱処理を行なった。
試料C及び試料りは、熱処理後、溝103と垂直を串間
に沿って襞IN L、フッ酸・(il’f酸混合溶液(
13) でエツチングした後、断面を走査型電子顕微鏡で観察し
、第4図(d)の拡散層幅Xを拡散深さとして評価した
。
に沿って襞IN L、フッ酸・(il’f酸混合溶液(
13) でエツチングした後、断面を走査型電子顕微鏡で観察し
、第4図(d)の拡散層幅Xを拡散深さとして評価した
。
試料りの拡散深さが0.1μmであったのに対し、試料
Cの拡散深さは0.O1μm以ドと、無視できる程小さ
かった。
Cの拡散深さは0.O1μm以ドと、無視できる程小さ
かった。
本実施例によれば、原料ガスとして5izesとA s
Hs を用い、ヒ素をドーピングしながらSi膜を非
晶質状態で形成することにより、活性化のための熱処理
が大幅に低温化できるので、基板中へのイル鈍物の拡散
深さを無視できるほどに小さくできるという効果が明ら
かである。
Hs を用い、ヒ素をドーピングしながらSi膜を非
晶質状態で形成することにより、活性化のための熱処理
が大幅に低温化できるので、基板中へのイル鈍物の拡散
深さを無視できるほどに小さくできるという効果が明ら
かである。
実施例4
本実施例では、Si膜の形成方法と膜表面の凹凸の関係
について測定した例について述べる。
について測定した例について述べる。
実施例3で、走査型電子顕微鏡により断面を観察した試
料C及びDについて、Si膜表血の凹凸を同じく走査型
電子顕微鏡により観察した。
料C及びDについて、Si膜表血の凹凸を同じく走査型
電子顕微鏡により観察した。
本発明の実施例による5izHeとA s Hsを用い
て、525℃で非晶質状煎で形成したSi膜(14) (試料C)の表面は、5万倍の倍率でも凹凸は全く観察
されず、極めて平滑であった。これに対し、従来例とし
ての多結晶Si膜形成後にヒ素イオン打込みを行なった
試料りの表面には、0.1μm程度の凹凸が観察された
。なお、試料CおよびDの表面状態は、熱処理を行なっ
ても傘化しなかった。
て、525℃で非晶質状煎で形成したSi膜(14) (試料C)の表面は、5万倍の倍率でも凹凸は全く観察
されず、極めて平滑であった。これに対し、従来例とし
ての多結晶Si膜形成後にヒ素イオン打込みを行なった
試料りの表面には、0.1μm程度の凹凸が観察された
。なお、試料CおよびDの表面状態は、熱処理を行なっ
ても傘化しなかった。
試料3では525℃でSj膜を形成したが、脱形成温度
はb7b℃7bであれば、平滑な表向を得ることができ
る。5izeBのかわりに5ilHaを原料ガスとして
用い、630℃でヒ素を添加しながら形成した多結晶S
i 11(4の表出■では、0.05μm程度の細か
い凹凸が*察された。
はb7b℃7bであれば、平滑な表向を得ることができ
る。5izeBのかわりに5ilHaを原料ガスとして
用い、630℃でヒ素を添加しながら形成した多結晶S
i 11(4の表出■では、0.05μm程度の細か
い凹凸が*察された。
本実施例によれば、原料ガスとして5ixHeとA s
Haを用い、ヒ素をドーピングしながら非晶質状態で
Si膜を形成することにより、極めて平滑なSi表面を
得られる効果がある。
Haを用い、ヒ素をドーピングしながら非晶質状態で
Si膜を形成することにより、極めて平滑なSi表面を
得られる効果がある。
実施例す
本実施例では、本発明をMO8型1〜ランジスタの形成
に実施した例を示す。
に実施した例を示す。
(1b)
第5図に示した試料を作成した。まず、10Ω・(7)
(100)p型Si基板201の表山に、周知の選択酸
化技術によりフィールド酸化膜202を形成した。次い
で、酸素雰囲気中でSi基板を酸化し、20nmのゲー
ト酸化膜203を形成した。
(100)p型Si基板201の表山に、周知の選択酸
化技術によりフィールド酸化膜202を形成した。次い
で、酸素雰囲気中でSi基板を酸化し、20nmのゲー
ト酸化膜203を形成した。
続イテ、LPCVD法により、多結晶Si膜204を2
00nm形威した後、リンの熱拡散を行ない、これを加
工してゲート電極とした。続いて、リン及びヒ素イオン
打込みを順次行なった後、900℃の窒素雰囲気中で6
0分間熱処理を行ない、ソース・ドレイン領域205を
形成した。その後、CVO法により層間5i0211惚
206を形成した。
00nm形威した後、リンの熱拡散を行ない、これを加
工してゲート電極とした。続いて、リン及びヒ素イオン
打込みを順次行なった後、900℃の窒素雰囲気中で6
0分間熱処理を行ない、ソース・ドレイン領域205を
形成した。その後、CVO法により層間5i0211惚
206を形成した。
これに接続孔を開けた。
続いて、S i 2H1150cc/ minとA s
Ha O,2cc/minを温度525℃、圧力30
Paのh英管内に流し、ヒ素をドーピングしながら20
0nmのSi膜207を非晶質状態で形成した。その後
650℃の窒素、雰囲気で60分間熱処理して、Si膜
の結晶化とヒ素の活性化を行なった。そして、Si膜2
07を加工して、引出配線とした。
Ha O,2cc/minを温度525℃、圧力30
Paのh英管内に流し、ヒ素をドーピングしながら20
0nmのSi膜207を非晶質状態で形成した。その後
650℃の窒素、雰囲気で60分間熱処理して、Si膜
の結晶化とヒ素の活性化を行なった。そして、Si膜2
07を加工して、引出配線とした。
(]6)
比較のため、従来技術として、Si膜20′lの形成を
多結晶状態で行ない、これにヒ素イオンを180KeV
、bX1015an−”の条件で打込み、続いて900
℃の窒素雰囲気中で60分熱処理し・て引出配線を形成
した試料も作成した。
多結晶状態で行ない、これにヒ素イオンを180KeV
、bX1015an−”の条件で打込み、続いて900
℃の窒素雰囲気中で60分熱処理し・て引出配線を形成
した試料も作成した。
本発明の方法により作成したMO8型トランジスタは、
従来技術により作成したものに比べ、配線の抵抗が低く
、しかもより高いパンチスルー耐圧をボした。
従来技術により作成したものに比べ、配線の抵抗が低く
、しかもより高いパンチスルー耐圧をボした。
本命り」によれば、5i2esとA s )i aを用
い、ヒ素をドーピングしながら非晶質状態で形成し、こ
れを結晶化したS i 1%をMO8型トランジスタの
ソース・ドレインの引出配線に用いることにより、トラ
ンジスタのバンチスルー耐圧が向上できるという効果が
ある。 ゛ 上記の実施例1から実施例5では、条件を限定して実験
を行なった。石英管内の温度が450℃より低い場合に
は、脱の成長速度が1 n m / min以ドと極め
て小さくなり、スループットが著しく低ドするため、実
際のLSIデバイス製造には適(17) さない。h英管内の温度が550℃より篩い場合には、
第1図あるいは第2図に示した如く、熱処理温度がかわ
ると腺の抵抗率、キャリア濃度、移動度が大きく変化す
るため、制御性が悪くなる。
い、ヒ素をドーピングしながら非晶質状態で形成し、こ
れを結晶化したS i 1%をMO8型トランジスタの
ソース・ドレインの引出配線に用いることにより、トラ
ンジスタのバンチスルー耐圧が向上できるという効果が
ある。 ゛ 上記の実施例1から実施例5では、条件を限定して実験
を行なった。石英管内の温度が450℃より低い場合に
は、脱の成長速度が1 n m / min以ドと極め
て小さくなり、スループットが著しく低ドするため、実
際のLSIデバイス製造には適(17) さない。h英管内の温度が550℃より篩い場合には、
第1図あるいは第2図に示した如く、熱処理温度がかわ
ると腺の抵抗率、キャリア濃度、移動度が大きく変化す
るため、制御性が悪くなる。
石英管内温度が450℃以上、550℃以トの範囲であ
れば、いずれの実施例においても所望の効果を得ること
ができる。また、5izHeのかわりに5iaHaを用
いた場合においても、上記実施例のいずれにおいでも所
望の効果を得ることができる。なお、キャリアガスとし
て、室索あるいはヘリウムなどの不活性なガスを混合す
ることにより、ウェーへ間の膜厚・抵抗の均一性を向上
することができる。このような場合においても本発明が
有効であることは言うまでもない。
れば、いずれの実施例においても所望の効果を得ること
ができる。また、5izHeのかわりに5iaHaを用
いた場合においても、上記実施例のいずれにおいでも所
望の効果を得ることができる。なお、キャリアガスとし
て、室索あるいはヘリウムなどの不活性なガスを混合す
ることにより、ウェーへ間の膜厚・抵抗の均一性を向上
することができる。このような場合においても本発明が
有効であることは言うまでもない。
〔発明の効果〕 □
本発明によれば、膜厚方向に所望の不純物分布を有する
ヒ素を含むSi膜を形成することができる。このS i
1%中の不純物は、従来法よりはるかに低温の熱処理
で活性化させることがμ■能である。
ヒ素を含むSi膜を形成することができる。このS i
1%中の不純物は、従来法よりはるかに低温の熱処理
で活性化させることがμ■能である。
従って、基板のイ・鈍物分布を乱すことなく、急峻(1
8) な段差の側壁や溝内の多結品Si膜へのドーピングが可
能となり、電極・配線の低抵抗化が図れる。
8) な段差の側壁や溝内の多結品Si膜へのドーピングが可
能となり、電極・配線の低抵抗化が図れる。
更に、LSIデバイスのH′J!1において、大幅な工
程の簡略化、低温化を図ることができ、歩留りの向上、
生跪コストの低減にも大きな効果がある。
程の簡略化、低温化を図ることができ、歩留りの向上、
生跪コストの低減にも大きな効果がある。
第1図は本発明の実施例と従来例によるSi薄膜の熱処
理温度と抵抗率の関係を示す測定図、第2図は本発明の
実施例と従来例によるSi薄膜の熱処理温度とキャリア
濃度の関係を示す測定図、第3図は本発明を実施するに
あたり用いた装置の模式的側断曲図、第4図は本発明の
実施例で用いた試料の作成手順をボす断面図、第5図は
本発明の方法を用いて作成した半導体装置の断面図であ
る。 10・・・h臭性、20・・・ヒータ、30・・・治具
、40・・・基板、50,60.’70・・・バルブ、
80・・・排気系、101・・・Si基板、102・・
・熱酸化膿、103段差部、104・・・にVDSiO
2膜、105・・・多結品Si膜、106・・・拡散層
、201・・・Si基板、(19) 202・・・フィールド酸化膜、203・・・ゲート酸
化膜、204・・・リンドープSi膜、205・・・拡
散層、206−CVDSiO2,膜、207 ・・・ヒ
素ドープSi膜。 (20) (鴫V)痺■や
理温度と抵抗率の関係を示す測定図、第2図は本発明の
実施例と従来例によるSi薄膜の熱処理温度とキャリア
濃度の関係を示す測定図、第3図は本発明を実施するに
あたり用いた装置の模式的側断曲図、第4図は本発明の
実施例で用いた試料の作成手順をボす断面図、第5図は
本発明の方法を用いて作成した半導体装置の断面図であ
る。 10・・・h臭性、20・・・ヒータ、30・・・治具
、40・・・基板、50,60.’70・・・バルブ、
80・・・排気系、101・・・Si基板、102・・
・熱酸化膿、103段差部、104・・・にVDSiO
2膜、105・・・多結品Si膜、106・・・拡散層
、201・・・Si基板、(19) 202・・・フィールド酸化膜、203・・・ゲート酸
化膜、204・・・リンドープSi膜、205・・・拡
散層、206−CVDSiO2,膜、207 ・・・ヒ
素ドープSi膜。 (20) (鴫V)痺■や
Claims (1)
- 【特許請求の範囲】 1、任意の段差を有する基板上に、減圧化学気相成長法
を用いて不純物をドーピングしながらシリコン膜を形成
する方法において、原料ガスにジシランあるいはトリシ
ランとアルシンを含んだ混合ガスを用いることを特徴と
する薄膜形成方法。 2、上記シリコン膜の形成を、450℃以上550℃以
下で行なうことを特徴とする特許請求の範囲第1項記載
の薄膜形成方法。 3、特許請求の範囲第1項及び第2項記載の薄膜形成方
法により形成され、その後の熱処理により多結晶化した
際、粒径が膜厚の少なくとも10倍以上の結晶粒を含み
、表面の凹凸が5nm以下であることを特徴とするヒ素
を含有した多結晶シリコン膜。 4、特許請求の範囲第3項記載のヒ素を含有した多結晶
シリコン膜を具備する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22735189A JP2947828B2 (ja) | 1989-09-04 | 1989-09-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22735189A JP2947828B2 (ja) | 1989-09-04 | 1989-09-04 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0391239A true JPH0391239A (ja) | 1991-04-16 |
JP2947828B2 JP2947828B2 (ja) | 1999-09-13 |
Family
ID=16859440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22735189A Expired - Fee Related JP2947828B2 (ja) | 1989-09-04 | 1989-09-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2947828B2 (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07297150A (ja) * | 1994-04-22 | 1995-11-10 | Nec Corp | 半導体装置の製造方法 |
WO2002064853A3 (en) * | 2001-02-12 | 2003-11-20 | Asm Inc | Thin films and methods of making them using trisilane |
US6815007B1 (en) | 2002-03-04 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company | Method to solve IMD-FSG particle and increase Cp yield by using a new tougher UFUN season film |
JP2005536054A (ja) * | 2002-08-14 | 2005-11-24 | エーエスエム アメリカ インコーポレイテッド | アモルファスケイ素含有膜の堆積 |
US7026219B2 (en) | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
US7092287B2 (en) | 2002-12-18 | 2006-08-15 | Asm International N.V. | Method of fabricating silicon nitride nanodots |
US7294582B2 (en) | 2002-07-19 | 2007-11-13 | Asm International, N.V. | Low temperature silicon compound deposition |
US7297641B2 (en) | 2002-07-19 | 2007-11-20 | Asm America, Inc. | Method to form ultra high quality silicon-containing compound layers |
US7427571B2 (en) | 2004-10-15 | 2008-09-23 | Asm International, N.V. | Reactor design for reduced particulate generation |
US7553516B2 (en) | 2005-12-16 | 2009-06-30 | Asm International N.V. | System and method of reducing particle contamination of semiconductor substrates |
US7629270B2 (en) | 2004-08-27 | 2009-12-08 | Asm America, Inc. | Remote plasma activated nitridation |
US7674726B2 (en) | 2004-10-15 | 2010-03-09 | Asm International N.V. | Parts for deposition reactors |
US7718518B2 (en) | 2005-12-16 | 2010-05-18 | Asm International N.V. | Low temperature doped silicon layer formation |
US7732350B2 (en) | 2004-09-22 | 2010-06-08 | Asm International N.V. | Chemical vapor deposition of TiN films in a batch reactor |
US7833906B2 (en) | 2008-12-11 | 2010-11-16 | Asm International N.V. | Titanium silicon nitride deposition |
US7851307B2 (en) | 2007-08-17 | 2010-12-14 | Micron Technology, Inc. | Method of forming complex oxide nanodots for a charge trap |
KR101713434B1 (ko) * | 2015-09-02 | 2017-03-07 | 길재수 | 조립식 가구 및 그 조립방법 |
-
1989
- 1989-09-04 JP JP22735189A patent/JP2947828B2/ja not_active Expired - Fee Related
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07297150A (ja) * | 1994-04-22 | 1995-11-10 | Nec Corp | 半導体装置の製造方法 |
US7585752B2 (en) | 2001-02-12 | 2009-09-08 | Asm America, Inc. | Process for deposition of semiconductor films |
US6716751B2 (en) | 2001-02-12 | 2004-04-06 | Asm America, Inc. | Dopant precursors and processes |
US7285500B2 (en) | 2001-02-12 | 2007-10-23 | Asm America, Inc. | Thin films and methods of making them |
US6743738B2 (en) | 2001-02-12 | 2004-06-01 | Asm America, Inc. | Dopant precursors and processes |
US7273799B2 (en) | 2001-02-12 | 2007-09-25 | Asm America, Inc. | Deposition over mixed substrates |
US6821825B2 (en) | 2001-02-12 | 2004-11-23 | Asm America, Inc. | Process for deposition of semiconductor films |
US6900115B2 (en) | 2001-02-12 | 2005-05-31 | Asm America, Inc. | Deposition over mixed substrates |
US6958253B2 (en) | 2001-02-12 | 2005-10-25 | Asm America, Inc. | Process for deposition of semiconductor films |
US6962859B2 (en) | 2001-02-12 | 2005-11-08 | Asm America, Inc. | Thin films and method of making them |
WO2002064853A3 (en) * | 2001-02-12 | 2003-11-20 | Asm Inc | Thin films and methods of making them using trisilane |
US7026219B2 (en) | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
US6716713B2 (en) | 2001-02-12 | 2004-04-06 | Asm America, Inc. | Dopant precursors and ion implantation processes |
US7186582B2 (en) | 2001-02-12 | 2007-03-06 | Asm America, Inc. | Process for deposition of semiconductor films |
US6815007B1 (en) | 2002-03-04 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company | Method to solve IMD-FSG particle and increase Cp yield by using a new tougher UFUN season film |
US7294582B2 (en) | 2002-07-19 | 2007-11-13 | Asm International, N.V. | Low temperature silicon compound deposition |
US7297641B2 (en) | 2002-07-19 | 2007-11-20 | Asm America, Inc. | Method to form ultra high quality silicon-containing compound layers |
US7186630B2 (en) | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
US8921205B2 (en) | 2002-08-14 | 2014-12-30 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
JP2005536054A (ja) * | 2002-08-14 | 2005-11-24 | エーエスエム アメリカ インコーポレイテッド | アモルファスケイ素含有膜の堆積 |
US7092287B2 (en) | 2002-12-18 | 2006-08-15 | Asm International N.V. | Method of fabricating silicon nitride nanodots |
US7629270B2 (en) | 2004-08-27 | 2009-12-08 | Asm America, Inc. | Remote plasma activated nitridation |
US7732350B2 (en) | 2004-09-22 | 2010-06-08 | Asm International N.V. | Chemical vapor deposition of TiN films in a batch reactor |
US7427571B2 (en) | 2004-10-15 | 2008-09-23 | Asm International, N.V. | Reactor design for reduced particulate generation |
US7674726B2 (en) | 2004-10-15 | 2010-03-09 | Asm International N.V. | Parts for deposition reactors |
US7553516B2 (en) | 2005-12-16 | 2009-06-30 | Asm International N.V. | System and method of reducing particle contamination of semiconductor substrates |
US7718518B2 (en) | 2005-12-16 | 2010-05-18 | Asm International N.V. | Low temperature doped silicon layer formation |
US7851307B2 (en) | 2007-08-17 | 2010-12-14 | Micron Technology, Inc. | Method of forming complex oxide nanodots for a charge trap |
US8203179B2 (en) | 2007-08-17 | 2012-06-19 | Micron Technology, Inc. | Device having complex oxide nanodots |
US7833906B2 (en) | 2008-12-11 | 2010-11-16 | Asm International N.V. | Titanium silicon nitride deposition |
KR101713434B1 (ko) * | 2015-09-02 | 2017-03-07 | 길재수 | 조립식 가구 및 그 조립방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2947828B2 (ja) | 1999-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900007686B1 (ko) | 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법 | |
JP4117914B2 (ja) | 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層 | |
US5582640A (en) | Semiconductor device and its fabricating method | |
JP2701803B2 (ja) | 半導体装置の製造方法 | |
JP2947828B2 (ja) | 半導体装置の製造方法 | |
US6713359B1 (en) | Semiconductor device and method of manufacturing the same including raised source/drain comprising SiGe or SiC | |
JPH05343316A (ja) | 半導体装置の製造方法 | |
US5714415A (en) | Method of forming thin semiconductor film | |
Hsieh et al. | Silicon homoepitaxy by rapid thermal processing chemical vapor deposition (RTPCVD)—A review | |
JPH08203847A (ja) | 半導体装置の製造方法 | |
US8329532B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
JP3006396B2 (ja) | 半導体薄膜の形成方法 | |
JP2701793B2 (ja) | 半導体装置の製造方法 | |
US8158495B2 (en) | Process for forming a silicon-based single-crystal portion | |
JP2707985B2 (ja) | 半導体装置の製造方法 | |
JP2690917B2 (ja) | 薄膜形成方法及び半導体装置の製造方法 | |
JP3064363B2 (ja) | Si薄膜の形成方法 | |
EP4174209A1 (en) | Method of forming a doped polysilicon layer | |
JPS5917529B2 (ja) | 半導体装置の製造方法 | |
KR100472855B1 (ko) | 반도체소자의다결정실리콘박막제조방법 | |
US20070254450A1 (en) | Process for forming a silicon-based single-crystal portion | |
JPH05198795A (ja) | MIS型半導体素子用PolySiゲート電極 | |
JPH03132078A (ja) | 半導体装置及びその製造方法 | |
JPH0653491A (ja) | 半導体装置の製造方法 | |
JP2003158092A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |