JPH05343316A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05343316A JPH05343316A JP3276434A JP27643491A JPH05343316A JP H05343316 A JPH05343316 A JP H05343316A JP 3276434 A JP3276434 A JP 3276434A JP 27643491 A JP27643491 A JP 27643491A JP H05343316 A JPH05343316 A JP H05343316A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- impurities
- polycrystalline silicon
- impurity
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000012535 impurity Substances 0.000 claims abstract description 42
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims description 11
- 239000010408 film Substances 0.000 abstract description 26
- 230000008021 deposition Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 8
- 238000009826 distribution Methods 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 31
- 239000007789 gas Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H01L21/203—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 結晶粒径を大きくして電気伝導を改善し、か
つステップカバレッジを改善した多結晶シリコン薄膜の
製造方法を得る。 【構成】 非晶質シリコンを堆積し、これを熱処理によ
り多結晶化させて不純物を混入した多結晶シリコン薄膜
を製造する方法において、非晶質シリコンを堆積させる
際に、同時に混入させる不純物の量をゼロから次第に増
加させる。これにより、堆積開始時より一定量で不純物
を混入して得られた多結晶シリコンに比べ、結晶粒径の
大きな多結晶シリコン薄膜が得られる。又、ステップカ
バレッジも向上され、更に、不純物の分布も充分均一に
なる。
つステップカバレッジを改善した多結晶シリコン薄膜の
製造方法を得る。 【構成】 非晶質シリコンを堆積し、これを熱処理によ
り多結晶化させて不純物を混入した多結晶シリコン薄膜
を製造する方法において、非晶質シリコンを堆積させる
際に、同時に混入させる不純物の量をゼロから次第に増
加させる。これにより、堆積開始時より一定量で不純物
を混入して得られた多結晶シリコンに比べ、結晶粒径の
大きな多結晶シリコン薄膜が得られる。又、ステップカ
バレッジも向上され、更に、不純物の分布も充分均一に
なる。
Description
【０００１】
【産業上の利用分野】本発明は多結晶シリコン薄膜の製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】一般に不純物を混入した多結晶シリコン
薄膜の製造方法として、図２（ａ）のように、シリコン
基板１の表面に形成したシリコン酸化膜２上に、同図
（ｂ）のように化学的気相成長（ＣＶＤ）法により非晶
質シリコン膜３を堆積する。このとき、シラン（ＳｉＨ
4 ）等の成長ガスと同時に不純物を供給するためのホス
フィン（ＰＨ3 ）等のガスを一定量導入し、非晶質シリ
コンの堆積と同時に不純物（この場合はリン：Ｐ）を一
定量混入させる。この不純物ガスの導入特性を図６に示
す。その後、図２（ｃ）のように、 600〜1000℃程度の
熱処理により、前記非晶質シリコン膜３を結晶化し、不
純物の混入した多結晶シリコン膜４を製造する方法があ
る。この技術は、例えば、T.Kobayashi et al.：Extend
ed Abstracts of the 20th(1988 International) Confe
rence on Solid State Devices and Materials,Tokyo,1
988,PP.57. に開示されている。
薄膜の製造方法として、図２（ａ）のように、シリコン
基板１の表面に形成したシリコン酸化膜２上に、同図
（ｂ）のように化学的気相成長（ＣＶＤ）法により非晶
質シリコン膜３を堆積する。このとき、シラン（ＳｉＨ
4 ）等の成長ガスと同時に不純物を供給するためのホス
フィン（ＰＨ3 ）等のガスを一定量導入し、非晶質シリ
コンの堆積と同時に不純物（この場合はリン：Ｐ）を一
定量混入させる。この不純物ガスの導入特性を図６に示
す。その後、図２（ｃ）のように、 600〜1000℃程度の
熱処理により、前記非晶質シリコン膜３を結晶化し、不
純物の混入した多結晶シリコン膜４を製造する方法があ
る。この技術は、例えば、T.Kobayashi et al.：Extend
ed Abstracts of the 20th(1988 International) Confe
rence on Solid State Devices and Materials,Tokyo,1
988,PP.57. に開示されている。
【０００３】
【発明が解決しようとする課題】この従来の方法で形成
される多結晶シリコン膜は、その熱処理の温度などによ
る条件により多少異なるが、結晶化後の結晶粒径は１〜
２μｍ程度が限界であり、これ以上の大きさの結晶粒径
のものを得ることは困難である。このため、電気電動の
妨げとなる結晶粒界の影響が大きくなり、この種の多結
晶シリコン膜を薄膜トランジスタ（ＴＦＴ）等のように
数μｍ程度の大きな結晶粒径が要求される素子に適用す
ることが難しいという問題がある。
される多結晶シリコン膜は、その熱処理の温度などによ
る条件により多少異なるが、結晶化後の結晶粒径は１〜
２μｍ程度が限界であり、これ以上の大きさの結晶粒径
のものを得ることは困難である。このため、電気電動の
妨げとなる結晶粒界の影響が大きくなり、この種の多結
晶シリコン膜を薄膜トランジスタ（ＴＦＴ）等のように
数μｍ程度の大きな結晶粒径が要求される素子に適用す
ることが難しいという問題がある。
【０００４】又、この種の多結晶シリコン膜は、ステッ
プカバレッジの点においても不純物を添加しない場合に
比較して悪化され、半導体記憶装置の容量電極等への適
用が難しくなり、使用した場合にはその容量特性が劣化
されるという問題がある。本発明の目的は、結晶粒径を
大きくして電気伝導を改善し、かつステップカバレッジ
を改善した多結晶シリコン膜を有する半導体装置の製造
方法を提供することにある。
プカバレッジの点においても不純物を添加しない場合に
比較して悪化され、半導体記憶装置の容量電極等への適
用が難しくなり、使用した場合にはその容量特性が劣化
されるという問題がある。本発明の目的は、結晶粒径を
大きくして電気伝導を改善し、かつステップカバレッジ
を改善した多結晶シリコン膜を有する半導体装置の製造
方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明の製造方法は、非
晶質シリコンを堆積し、これを熱処理により多結晶化さ
せて不純物を混入した多結晶シリコン薄膜を製造する方
法において、非晶質シリコンを堆積させる際に、同時に
混入させる不純物の量をゼロから次第に増加させてい
る。これにより、堆積開始時より一定量で不純物を混入
して得られた多結晶シリコンに比べ、結晶粒径の大きな
多結晶シリコン薄膜が得られる。又、ステップカバレッ
ジも向上するようになる。更に、その時の熱処理によ
り、不純物の分布も充分均一になる。これらの理由を以
下に示す。
晶質シリコンを堆積し、これを熱処理により多結晶化さ
せて不純物を混入した多結晶シリコン薄膜を製造する方
法において、非晶質シリコンを堆積させる際に、同時に
混入させる不純物の量をゼロから次第に増加させてい
る。これにより、堆積開始時より一定量で不純物を混入
して得られた多結晶シリコンに比べ、結晶粒径の大きな
多結晶シリコン薄膜が得られる。又、ステップカバレッ
ジも向上するようになる。更に、その時の熱処理によ
り、不純物の分布も充分均一になる。これらの理由を以
下に示す。
【０００６】非晶質シリコンが結晶化する際に、結晶粒
の大きさに影響を与えるものとしては、熱処理時におけ
る結晶核生成頻度及び結晶核成長速度がある。結晶核と
は、結晶が成長を開始する起点となるもので、夫々結晶
核が発生する頻度及びそれを起点として結晶が成長して
行く速度のことである。結晶核生成頻度が大きければ、
単位体積内に存在する結晶粒の数が増え、平均としての
結晶粒の大きさは小さくなる。一方、結晶核成長速度が
結晶核生成頻度に比べて充分に大きければ、ある核を起
点として成長を始めた結晶粒は、他の核が発生してでき
た結晶粒に妨げられることなく、大きく成長することが
可能である。
の大きさに影響を与えるものとしては、熱処理時におけ
る結晶核生成頻度及び結晶核成長速度がある。結晶核と
は、結晶が成長を開始する起点となるもので、夫々結晶
核が発生する頻度及びそれを起点として結晶が成長して
行く速度のことである。結晶核生成頻度が大きければ、
単位体積内に存在する結晶粒の数が増え、平均としての
結晶粒の大きさは小さくなる。一方、結晶核成長速度が
結晶核生成頻度に比べて充分に大きければ、ある核を起
点として成長を始めた結晶粒は、他の核が発生してでき
た結晶粒に妨げられることなく、大きく成長することが
可能である。
【０００７】又、ＣＶＤ法でシリコンの酸化膜（石英基
板でも同じ）上に、非晶質シリコンを堆積した際に、図
３に示すように、その酸化膜（又は、石英基板）と非晶
質シリコンとの界面付近での結晶核生成頻度が、他の部
分に比べて非常に大きいことは既に知られていることで
ある。その上重要なのは、不純物を混入した非晶質シリ
コンと混入していないものとでは、不純物を混入したも
のの方が遙かに結晶生成頻度は大きくなっている。又、
600℃程度の低温熱処理においては、不純物の混入して
いない非晶質シリコンでは、混入したものに比べて非常
に結晶核生成頻度及び成長速度が小さいため、結晶核生
成頻度の大きな酸化膜との界面部分を不純物を混入して
いない非晶質シリコンで置き換えることにより、その部
分での結晶核の発生及び成長を極力抑えることができ
る。
板でも同じ）上に、非晶質シリコンを堆積した際に、図
３に示すように、その酸化膜（又は、石英基板）と非晶
質シリコンとの界面付近での結晶核生成頻度が、他の部
分に比べて非常に大きいことは既に知られていることで
ある。その上重要なのは、不純物を混入した非晶質シリ
コンと混入していないものとでは、不純物を混入したも
のの方が遙かに結晶生成頻度は大きくなっている。又、
600℃程度の低温熱処理においては、不純物の混入して
いない非晶質シリコンでは、混入したものに比べて非常
に結晶核生成頻度及び成長速度が小さいため、結晶核生
成頻度の大きな酸化膜との界面部分を不純物を混入して
いない非晶質シリコンで置き換えることにより、その部
分での結晶核の発生及び成長を極力抑えることができ
る。
【０００８】しかも、その界面部分以外の不純物を混入
した非晶質シリコンでは、結晶核生成頻度は界面に比べ
ると非常に低く、又不純物を混入していないものに比べ
て結晶核成長速度が大きいため、充分大きく成長するこ
とができる。ステップカバレッジについては、最初にス
テップカバレッジの良い不純物を低下していない非晶質
シリコンを堆積させることにより改善することが可能で
ある。又、不純物の均一化については、非晶質シリコン
に比べて多結晶シリコンの方が不純物の拡散係数が大き
いため、不純物を混入した部分の非晶質シリコンから混
入していない部分へ結晶化が進んで行くと同時に不純物
が拡散し、不純物の均一化が成される。
した非晶質シリコンでは、結晶核生成頻度は界面に比べ
ると非常に低く、又不純物を混入していないものに比べ
て結晶核成長速度が大きいため、充分大きく成長するこ
とができる。ステップカバレッジについては、最初にス
テップカバレッジの良い不純物を低下していない非晶質
シリコンを堆積させることにより改善することが可能で
ある。又、不純物の均一化については、非晶質シリコン
に比べて多結晶シリコンの方が不純物の拡散係数が大き
いため、不純物を混入した部分の非晶質シリコンから混
入していない部分へ結晶化が進んで行くと同時に不純物
が拡散し、不純物の均一化が成される。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。本発明方法は、図２に示した従来方法と略同じであ
るが、先ず同図（ａ）のように、（100 ）方位でホウ素
を添加した抵抗率〜10Ω・cmのＰ型シリコン基板１上に
100nmのシリコン酸化膜２を成長させ、続いて同図
（ｂ）のように、その上にＣＶＤ法を用いて非晶質シリ
コン膜３を堆積した。その際、縦型減圧ＣＶＤ装置を使
用し、堆積温度 510℃，圧力0.15torrで一定に保ち、非
晶質シリコンの成長ガスとしてはジシラン（Ｓｉ
2 Ｈ6 ）を 160sccm，不純物としてのＰを混入させるた
めのガスとしては窒素（Ｎ2 ）によるＰＨ3 の 0.1％希
釈ガスを使用した。又、Ｎ2 ガスを用いて常にガスの全
流量が 560sccmになる様に調節した。
る。本発明方法は、図２に示した従来方法と略同じであ
るが、先ず同図（ａ）のように、（100 ）方位でホウ素
を添加した抵抗率〜10Ω・cmのＰ型シリコン基板１上に
100nmのシリコン酸化膜２を成長させ、続いて同図
（ｂ）のように、その上にＣＶＤ法を用いて非晶質シリ
コン膜３を堆積した。その際、縦型減圧ＣＶＤ装置を使
用し、堆積温度 510℃，圧力0.15torrで一定に保ち、非
晶質シリコンの成長ガスとしてはジシラン（Ｓｉ
2 Ｈ6 ）を 160sccm，不純物としてのＰを混入させるた
めのガスとしては窒素（Ｎ2 ）によるＰＨ3 の 0.1％希
釈ガスを使用した。又、Ｎ2 ガスを用いて常にガスの全
流量が 560sccmになる様に調節した。
【００１０】ここで、非晶質シリコン膜３をシリコン酸
化膜２上に堆積する際の 0.1％−ＰＨ3 ／Ｎ2 ガス流量
変化を図１に示す。堆積の初期段階においては 0.1％−
ＰＨ3 ／Ｎ2 ガスを導入せずに不純物を含まない非晶質
シリコンを50分間（約 340nm）堆積させ、その後に 0.1
％−ＰＨ3 ／Ｎ2 ガス流量を10分かけてゼロから72sccm
にまで徐々に増加させて約60nm堆積させた。この変化の
割合は、熱処理後の不純物濃度が８×1017cm-3程度にな
るように定めてあり、非晶質薄膜の表面付近で１×1019
cm-3程度になる。
化膜２上に堆積する際の 0.1％−ＰＨ3 ／Ｎ2 ガス流量
変化を図１に示す。堆積の初期段階においては 0.1％−
ＰＨ3 ／Ｎ2 ガスを導入せずに不純物を含まない非晶質
シリコンを50分間（約 340nm）堆積させ、その後に 0.1
％−ＰＨ3 ／Ｎ2 ガス流量を10分かけてゼロから72sccm
にまで徐々に増加させて約60nm堆積させた。この変化の
割合は、熱処理後の不純物濃度が８×1017cm-3程度にな
るように定めてあり、非晶質薄膜の表面付近で１×1019
cm-3程度になる。
【００１１】このようにして非晶質シリコン膜３を合計
約 400nm堆積させ、その結果得られた非晶質シリコンを
横型拡散炉でＮ2 雰囲気中 600℃，５時間の熱処理を行
い、図２（ｃ）のように非晶質シリコンを完全に結晶化
させて多結晶シリコン膜４を得る。この多結晶シリコン
膜４の結晶粒径を透過型電子顕微鏡で測定した結果、平
均４μｍ程度の大きさの結晶粒となっており、堆積初期
から一定量の 0.1％−ＰＨ3 ／Ｎ2 を導入した場合の２
μｍに比べて、２倍程度大きな結晶粒が成長している。
約 400nm堆積させ、その結果得られた非晶質シリコンを
横型拡散炉でＮ2 雰囲気中 600℃，５時間の熱処理を行
い、図２（ｃ）のように非晶質シリコンを完全に結晶化
させて多結晶シリコン膜４を得る。この多結晶シリコン
膜４の結晶粒径を透過型電子顕微鏡で測定した結果、平
均４μｍ程度の大きさの結晶粒となっており、堆積初期
から一定量の 0.1％−ＰＨ3 ／Ｎ2 を導入した場合の２
μｍに比べて、２倍程度大きな結晶粒が成長している。
【００１２】又、図４のように、２次イオン質量分析に
よる薄膜中のＰ濃度の測定から、熱処理前の濃度プロフ
ァイル７から、熱処理における結晶化の過程で不純物の
拡散が行われ、濃度プロファイル８の様に 7.5×1017cm
-3程度のＰが充分均一に分布していることが確認でき
た。その上ＴＦＴデバイスに適用した結果、移動度とオ
ン電流に関して、同じ不純物濃度の従来のＴＦＴの値
（30cm2 ／Ｖ・ｓ， 100nA）に比べて、37cm2 ／Ｖ・s
， 117nAと大きくなっており、従来のものより速い応
答速度と高い駆動能力が得られる。
よる薄膜中のＰ濃度の測定から、熱処理前の濃度プロフ
ァイル７から、熱処理における結晶化の過程で不純物の
拡散が行われ、濃度プロファイル８の様に 7.5×1017cm
-3程度のＰが充分均一に分布していることが確認でき
た。その上ＴＦＴデバイスに適用した結果、移動度とオ
ン電流に関して、同じ不純物濃度の従来のＴＦＴの値
（30cm2 ／Ｖ・ｓ， 100nA）に比べて、37cm2 ／Ｖ・s
， 117nAと大きくなっており、従来のものより速い応
答速度と高い駆動能力が得られる。
【００１３】このような方法で製造される多結晶シリコ
ン薄膜を適用した例を図５に示す。この例は、ステップ
カバレッジが重要となる半導体記憶装置の容量電極に適
用した場合である。シリコン基板１上に幅 0.5μｍ, 深
さ２μｍの溝を作った膜厚 2.5μｍの酸化膜２を作成
し、その上に非晶質シリコン３を堆積させた。その時の
条件は、不純物を高濃度に混入させるために、４％−Ｐ
Ｈ3 ／Ｎ2 を用いてその最大流量を 200sccmとし、不純
物を添加していない時間と添加量を変化させる時間を各
10分間とした。その他、堆積量の温度、圧力、熱処理の
条件などは先の実施例と同様とした。
ン薄膜を適用した例を図５に示す。この例は、ステップ
カバレッジが重要となる半導体記憶装置の容量電極に適
用した場合である。シリコン基板１上に幅 0.5μｍ, 深
さ２μｍの溝を作った膜厚 2.5μｍの酸化膜２を作成
し、その上に非晶質シリコン３を堆積させた。その時の
条件は、不純物を高濃度に混入させるために、４％−Ｐ
Ｈ3 ／Ｎ2 を用いてその最大流量を 200sccmとし、不純
物を添加していない時間と添加量を変化させる時間を各
10分間とした。その他、堆積量の温度、圧力、熱処理の
条件などは先の実施例と同様とした。
【００１４】このようにして得られた多結晶シリコン薄
膜と、従来の方法で製造されたものとのステップカバレ
ッジの比較を表に示す。ここで、ａ，ｂ，ｃは図５に示
すように、表面部、溝の側壁部、溝の底部の各膜厚を表
しており、夫々の比でステップカバレッジの比較をして
いる。その結果、従来の方法に比べて今回の方がステッ
プカバレッジが向上していることが判る。
膜と、従来の方法で製造されたものとのステップカバレ
ッジの比較を表に示す。ここで、ａ，ｂ，ｃは図５に示
すように、表面部、溝の側壁部、溝の底部の各膜厚を表
しており、夫々の比でステップカバレッジの比較をして
いる。その結果、従来の方法に比べて今回の方がステッ
プカバレッジが向上していることが判る。
【００１５】
【表１】
【００１６】尚、以上の説明において、不純物を導入す
るガスの流量は連続的に増加させていたが、これを段階
的に少しずつ増加させていく方法でも本発明の効果を実
現させることが出来る。
るガスの流量は連続的に増加させていたが、これを段階
的に少しずつ増加させていく方法でも本発明の効果を実
現させることが出来る。
【００１７】
【発明の効果】以上説明したように本発明は、酸化膜と
の界面部分に不純物を混入させない非晶質シリコンを堆
積し、その後徐々に不純物を混入して非晶質シリコンを
堆積することにより、結晶粒径の大きな、しかもステッ
プカバレッジも良好な多結晶シリコン膜を得ることがで
き、ＴＦＴの応答速度や駆動能力向上や、半導体記憶装
置の容量特性が向上するという効果がある。
の界面部分に不純物を混入させない非晶質シリコンを堆
積し、その後徐々に不純物を混入して非晶質シリコンを
堆積することにより、結晶粒径の大きな、しかもステッ
プカバレッジも良好な多結晶シリコン膜を得ることがで
き、ＴＦＴの応答速度や駆動能力向上や、半導体記憶装
置の容量特性が向上するという効果がある。
【図１】本発明の一実施例における非晶質シリコン堆積
時の不純物流量の変化を示すグラフである。
時の不純物流量の変化を示すグラフである。
【図２】本発明の一実施例の製造工程を示す断面図であ
る。
る。
【図３】結晶核生成頻度を示す図である。
【図４】非晶質シリコン膜中の不純物濃度を示す図であ
る。
る。
【図５】ステップカバレッジを評価するための実施例の
断面図である。
断面図である。
【図６】従来の製造方法における不純物流量の変化を示
すグラフである。
すグラフである。
１ シリコン基板 ２ シリコン酸化膜 ３ 非晶質シリコン ４ 多結晶シリコン
Claims (1)
- 【請求項１】 非晶質シリコンを堆積し、これを熱処理
により多結晶化させて不純物を混入した多結晶シリコン
薄膜を製造する方法において、前記非晶質シリコンを堆
積させる際に、同時に混入させる不純物の量をゼロから
次第に増加させてゆくことを特徴とする半導体装置の製
造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276434A JPH05343316A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置の製造方法 |
| US07/953,137 US5242855A (en) | 1991-09-30 | 1992-09-29 | Method of fabricating a polycrystalline silicon film having a reduced resistivity |
| KR1019920017766A KR960004592B1 (ko) | 1991-09-30 | 1992-09-29 | 감소된 저항률을 갖는 개량된 다결정 실리콘막을 포함하는 반도체 디바이스 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276434A JPH05343316A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343316A true JPH05343316A (ja) | 1993-12-24 |
Family
ID=17569371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3276434A Pending JPH05343316A (ja) | 1991-09-30 | 1991-09-30 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5242855A (ja) |
| JP (1) | JPH05343316A (ja) |
| KR (1) | KR960004592B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139032A (ja) * | 1994-11-11 | 1996-05-31 | Nec Corp | 半導体薄膜形成方法 |
Families Citing this family (79)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576222A (en) * | 1992-01-27 | 1996-11-19 | Tdk Corp. | Method of making a semiconductor image sensor device |
| JPH05234900A (ja) * | 1992-02-19 | 1993-09-10 | Nec Corp | 半導体装置の製造方法 |
| US5466641A (en) * | 1992-06-15 | 1995-11-14 | Kawasaki Steel Corporation | Process for forming polycrystalline silicon film |
| KR950010859B1 (ko) * | 1992-09-29 | 1995-09-25 | 현대전자산업주식회사 | 박막 트랜지스터의 채널폴리 제조방법 |
| KR100250020B1 (ko) * | 1993-03-02 | 2000-03-15 | 가네꼬 히사시 | 반도체 소자용 다결정 실리콘 박막 형성 방법(method of forming polycrystalline silicon thin films for semiconductor devices) |
| KR970006723B1 (ko) * | 1993-09-07 | 1997-04-29 | 한국과학기술원 | 입자 크기가 큰 다결정 규소 박막의 제조방법 |
| JP3599290B2 (ja) * | 1994-09-19 | 2004-12-08 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2689935B2 (ja) * | 1995-02-01 | 1997-12-10 | 日本電気株式会社 | 半導体薄膜形成方法 |
| US5869389A (en) * | 1996-01-18 | 1999-02-09 | Micron Technology, Inc. | Semiconductor processing method of providing a doped polysilicon layer |
| DE59711968D1 (de) * | 1996-07-19 | 2004-11-04 | Infineon Technologies Ag | Verfahren zur Herstellung einer MIS-Struktur auf Siliziumkarbid (SiC) |
| GB2322733A (en) * | 1997-02-27 | 1998-09-02 | Nec Corp | Polysilicon electrodes for DRAM cells |
| US5937314A (en) | 1997-02-28 | 1999-08-10 | Micron Technology, Inc. | Diffusion-enhanced crystallization of amorphous materials to improve surface roughness |
| US6069053A (en) | 1997-02-28 | 2000-05-30 | Micron Technology, Inc. | Formation of conductive rugged silicon |
| US6068928A (en) * | 1998-02-25 | 2000-05-30 | Siemens Aktiengesellschaft | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method |
| US6329703B1 (en) * | 1998-02-25 | 2001-12-11 | Infineon Technologies Ag | Contact between a monocrystalline silicon region and a polycrystalline silicon structure and method for producing such a contact |
| US6878968B1 (en) * | 1999-05-10 | 2005-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US20040224533A1 (en) * | 2003-05-07 | 2004-11-11 | Yao-Hui Huang | Method for increasing polysilicon granin size |
| US7018856B2 (en) * | 2004-01-29 | 2006-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd | Calibration standards for dopants/impurities in silicon and preparation method |
| US10134985B2 (en) * | 2006-10-20 | 2018-11-20 | The Regents Of The University Of Michigan | Non-volatile solid state resistive switching devices |
| JP2012506621A (ja) | 2008-10-20 | 2012-03-15 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン | シリコン系ナノスケールクロスバーメモリ |
| US8946046B1 (en) | 2012-05-02 | 2015-02-03 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
| US9601692B1 (en) | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
| US9570678B1 (en) | 2010-06-08 | 2017-02-14 | Crossbar, Inc. | Resistive RAM with preferental filament formation region and methods |
| US9012307B2 (en) | 2010-07-13 | 2015-04-21 | Crossbar, Inc. | Two terminal resistive switching device structure and method of fabricating |
| WO2011156787A2 (en) | 2010-06-11 | 2011-12-15 | Crossbar, Inc. | Pillar structure for memory device and method |
| US8441835B2 (en) | 2010-06-11 | 2013-05-14 | Crossbar, Inc. | Interface control for improved switching in RRAM |
| US8374018B2 (en) | 2010-07-09 | 2013-02-12 | Crossbar, Inc. | Resistive memory using SiGe material |
| US8467227B1 (en) | 2010-11-04 | 2013-06-18 | Crossbar, Inc. | Hetero resistive switching material layer in RRAM device and method |
| US8168506B2 (en) | 2010-07-13 | 2012-05-01 | Crossbar, Inc. | On/off ratio for non-volatile memory device and method |
| US8947908B2 (en) | 2010-11-04 | 2015-02-03 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
| US8569172B1 (en) | 2012-08-14 | 2013-10-29 | Crossbar, Inc. | Noble metal/non-noble metal electrode for RRAM applications |
| US8884261B2 (en) | 2010-08-23 | 2014-11-11 | Crossbar, Inc. | Device switching using layered device structure |
| US9401475B1 (en) | 2010-08-23 | 2016-07-26 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
| US8889521B1 (en) | 2012-09-14 | 2014-11-18 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
| US8492195B2 (en) | 2010-08-23 | 2013-07-23 | Crossbar, Inc. | Method for forming stackable non-volatile resistive switching memory devices |
| US8404553B2 (en) | 2010-08-23 | 2013-03-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device and method |
| US8391049B2 (en) | 2010-09-29 | 2013-03-05 | Crossbar, Inc. | Resistor structure for a non-volatile memory device and method |
| US8558212B2 (en) | 2010-09-29 | 2013-10-15 | Crossbar, Inc. | Conductive path in switching material in a resistive random access memory device and control |
| US8502185B2 (en) | 2011-05-31 | 2013-08-06 | Crossbar, Inc. | Switching device having a non-linear element |
| USRE46335E1 (en) | 2010-11-04 | 2017-03-07 | Crossbar, Inc. | Switching device having a non-linear element |
| US8088688B1 (en) | 2010-11-05 | 2012-01-03 | Crossbar, Inc. | p+ polysilicon material on aluminum for non-volatile memory device and method |
| US8930174B2 (en) | 2010-12-28 | 2015-01-06 | Crossbar, Inc. | Modeling technique for resistive random access memory (RRAM) cells |
| US9153623B1 (en) | 2010-12-31 | 2015-10-06 | Crossbar, Inc. | Thin film transistor steering element for a non-volatile memory device |
| US8791010B1 (en) | 2010-12-31 | 2014-07-29 | Crossbar, Inc. | Silver interconnects for stacked non-volatile memory device and method |
| US8815696B1 (en) | 2010-12-31 | 2014-08-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device using via-fill and etchback technique |
| US8450710B2 (en) | 2011-05-27 | 2013-05-28 | Crossbar, Inc. | Low temperature p+ silicon junction material for a non-volatile memory device |
| US8394670B2 (en) | 2011-05-31 | 2013-03-12 | Crossbar, Inc. | Vertical diodes for non-volatile memory device |
| US9620206B2 (en) | 2011-05-31 | 2017-04-11 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
| US8619459B1 (en) | 2011-06-23 | 2013-12-31 | Crossbar, Inc. | High operating speed resistive random access memory |
| US9627443B2 (en) | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
| US9564587B1 (en) | 2011-06-30 | 2017-02-07 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
| US8946669B1 (en) | 2012-04-05 | 2015-02-03 | Crossbar, Inc. | Resistive memory device and fabrication methods |
| US8659929B2 (en) | 2011-06-30 | 2014-02-25 | Crossbar, Inc. | Amorphous silicon RRAM with non-linear device and operation |
| US9166163B2 (en) | 2011-06-30 | 2015-10-20 | Crossbar, Inc. | Sub-oxide interface layer for two-terminal memory |
| WO2013015776A1 (en) | 2011-07-22 | 2013-01-31 | Crossbar, Inc. | Seed layer for a p + silicon germanium material for a non-volatile memory device and method |
| US10056907B1 (en) | 2011-07-29 | 2018-08-21 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
| US8674724B2 (en) | 2011-07-29 | 2014-03-18 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
| US9729155B2 (en) | 2011-07-29 | 2017-08-08 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
| US8716098B1 (en) | 2012-03-09 | 2014-05-06 | Crossbar, Inc. | Selective removal method and structure of silver in resistive switching device for a non-volatile memory device |
| US9087576B1 (en) | 2012-03-29 | 2015-07-21 | Crossbar, Inc. | Low temperature fabrication method for a three-dimensional memory device and structure |
| US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
| US8658476B1 (en) | 2012-04-20 | 2014-02-25 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
| US8796658B1 (en) | 2012-05-07 | 2014-08-05 | Crossbar, Inc. | Filamentary based non-volatile resistive memory device and method |
| US8765566B2 (en) | 2012-05-10 | 2014-07-01 | Crossbar, Inc. | Line and space architecture for a non-volatile memory device |
| US10096653B2 (en) | 2012-08-14 | 2018-10-09 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
| US9583701B1 (en) | 2012-08-14 | 2017-02-28 | Crossbar, Inc. | Methods for fabricating resistive memory device switching material using ion implantation |
| US8946673B1 (en) | 2012-08-24 | 2015-02-03 | Crossbar, Inc. | Resistive switching device structure with improved data retention for non-volatile memory device and method |
| US9312483B2 (en) | 2012-09-24 | 2016-04-12 | Crossbar, Inc. | Electrode structure for a non-volatile memory device and method |
| US9576616B2 (en) | 2012-10-10 | 2017-02-21 | Crossbar, Inc. | Non-volatile memory with overwrite capability and low write amplification |
| US11068620B2 (en) | 2012-11-09 | 2021-07-20 | Crossbar, Inc. | Secure circuit integrated with memory layer |
| US8982647B2 (en) | 2012-11-14 | 2015-03-17 | Crossbar, Inc. | Resistive random access memory equalization and sensing |
| US9412790B1 (en) | 2012-12-04 | 2016-08-09 | Crossbar, Inc. | Scalable RRAM device architecture for a non-volatile memory device and method |
| US9406379B2 (en) | 2013-01-03 | 2016-08-02 | Crossbar, Inc. | Resistive random access memory with non-linear current-voltage relationship |
| US9112145B1 (en) | 2013-01-31 | 2015-08-18 | Crossbar, Inc. | Rectified switching of two-terminal memory via real time filament formation |
| US9324942B1 (en) | 2013-01-31 | 2016-04-26 | Crossbar, Inc. | Resistive memory cell with solid state diode |
| US8934280B1 (en) | 2013-02-06 | 2015-01-13 | Crossbar, Inc. | Capacitive discharge programming for two-terminal memory cells |
| US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
| WO2020204912A1 (en) | 2019-04-02 | 2020-10-08 | CoolStar Technology, Inc. | Radio frequency power amplifier with adjustable power supply |
| CN112331556A (zh) * | 2020-11-02 | 2021-02-05 | 上海华虹宏力半导体制造有限公司 | 非晶硅薄膜成膜方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8504725D0 (en) * | 1985-02-23 | 1985-03-27 | Standard Telephones Cables Ltd | Integrated circuits |
| JPS6459867A (en) * | 1987-08-29 | 1989-03-07 | Fuji Electric Co Ltd | Manufacture of fet gate |
| JPH01223719A (ja) * | 1988-03-02 | 1989-09-06 | Fujitsu Ltd | 多結晶珪素の成膜方法 |
| JPH0281421A (ja) * | 1988-09-16 | 1990-03-22 | Fuji Electric Co Ltd | 多結晶シリコン膜の形成方法 |
| US5155051A (en) * | 1990-06-22 | 1992-10-13 | Sanyo Electric Co., Ltd. | Method of manufacturing photovoltaic device |
| US5147826A (en) * | 1990-08-06 | 1992-09-15 | The Pennsylvania Research Corporation | Low temperature crystallization and pattering of amorphous silicon films |
-
1991
- 1991-09-30 JP JP3276434A patent/JPH05343316A/ja active Pending
-
1992
- 1992-09-29 US US07/953,137 patent/US5242855A/en not_active Expired - Fee Related
- 1992-09-29 KR KR1019920017766A patent/KR960004592B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139032A (ja) * | 1994-11-11 | 1996-05-31 | Nec Corp | 半導体薄膜形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960004592B1 (ko) | 1996-04-09 |
| US5242855A (en) | 1993-09-07 |
| KR930006821A (ko) | 1993-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05343316A (ja) | 半導体装置の製造方法 | |
| US7186630B2 (en) | Deposition of amorphous silicon-containing films | |
| US4814292A (en) | Process of fabricating a semiconductor device involving densification and recrystallization of amorphous silicon | |
| JP3599290B2 (ja) | 半導体装置 | |
| JP2000223419A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 | |
| JP2689935B2 (ja) | 半導体薄膜形成方法 | |
| JPH05234900A (ja) | 半導体装置の製造方法 | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| KR970006723B1 (ko) | 입자 크기가 큰 다결정 규소 박막의 제조방법 | |
| US6326226B1 (en) | Method of crystallizing an amorphous film | |
| US8329532B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
| JPH0563439B2 (ja) | ||
| JPH0786515A (ja) | ポリシリコン抵抗体の形成方法 | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| US5464795A (en) | Method of forming polycrystalline silicon thin films for semiconductor devices | |
| JP3006396B2 (ja) | 半導体薄膜の形成方法 | |
| JP3116403B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR19990023052A (ko) | 비정질 막을 결정화하는 방법 | |
| KR100341059B1 (ko) | 다결정실리콘박막형성방법 | |
| JP3064363B2 (ja) | Ｓｉ薄膜の形成方法 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
| KR100472855B1 (ko) | 반도체소자의다결정실리콘박막제조방법 | |
| JP2690917B2 (ja) | 薄膜形成方法及び半導体装置の製造方法 | |
| JP2000331954A (ja) | 接触抵抗を減ずる半導体の構造とその形成方法 |