JPH07297150A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07297150A JPH07297150A JP6084236A JP8423694A JPH07297150A JP H07297150 A JPH07297150 A JP H07297150A JP 6084236 A JP6084236 A JP 6084236A JP 8423694 A JP8423694 A JP 8423694A JP H07297150 A JPH07297150 A JP H07297150A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- cvd
- semiconductor device
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 66
- 239000010937 tungsten Substances 0.000 claims abstract description 66
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 9
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical group [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000005979 thermal decomposition reaction Methods 0.000 claims abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 239000007789 gas Substances 0.000 abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 230000009467 reduction Effects 0.000 abstract description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 8
- 239000002245 particle Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 3
- 239000001257 hydrogen Substances 0.000 abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 32
- 239000010936 titanium Substances 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 229910011208 Ti—N Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910018594 Si-Cu Inorganic materials 0.000 description 3
- 229910008465 Si—Cu Inorganic materials 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 210000000078 claw Anatomy 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910004339 Ti-Si Inorganic materials 0.000 description 1
- 229910010978 Ti—Si Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
- C23C16/14—Deposition of only one other metal element
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/54—Apparatus specially adapted for continuous coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/913—Diverse treatments performed in unitary chamber
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】タングステンの成長時に密着性を良くするこ
と。 【構成】Ｐ型シリコン基板１上にコンタクトを形成後、
ジシランガスを用いて４００〜５００℃で非晶質シリコ
ン膜５を形成する。次にタングステン６を成膜し、エッ
チバックを行ってタングステンプラグ７−１を形成す
る。ジシランガスを用いることで、タングステン成膜温
度とほぼ同じ温度で非晶質シリコン膜が成膜でき、量産
性が良く密着性の良いタングステン膜が形成できる。
と。 【構成】Ｐ型シリコン基板１上にコンタクトを形成後、
ジシランガスを用いて４００〜５００℃で非晶質シリコ
ン膜５を形成する。次にタングステン６を成膜し、エッ
チバックを行ってタングステンプラグ７−１を形成す
る。ジシランガスを用いることで、タングステン成膜温
度とほぼ同じ温度で非晶質シリコン膜が成膜でき、量産
性が良く密着性の良いタングステン膜が形成できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にタングステン膜の形成工程を含む半導体装置
の製造方法に関する。
関し、特にタングステン膜の形成工程を含む半導体装置
の製造方法に関する。
【０００２】
【従来の技術】従来、微細コンタクトホールや、配線間
を接続するビアホールなどの接続孔の埋め込み技術とし
て、ステップカバレージ（段差被覆性）が良くかつ低抵
抗のブランケットタングステン膜の化学気相成長（ＣＶ
Ｄ）法が用いられている。このブランケットタングステ
ンＣＶＤ法で形成されるタングステン膜は下地絶縁膜と
の密着性の問題からタングステン膜と下地絶縁膜との中
間に窒化チタン（Ｔｉ−ＮまたはＴｉＮx と表記）、チ
タンタングステン合金（Ｔｉ−Ｗと表記）等の密着層を
形成しなければならない。このＴｉ−ＮやＴｉ−Ｗ等の
成膜は通常スパッタ法によって行われているため、ステ
ップカバレージが悪く、高アスペクト比の微細な接続孔
を埋め込むタングステンプラグにボイドが発生したり、
コンタクトの漏れ電流が発生したりする問題がある。ま
た、スパッタ時にウェーハを押さえる部品（いわゆるつ
め）を使用するので、密着層がつかない部分ができ、そ
のため密着層のない下地の絶縁膜上にタングステンが成
膜したり、またつめを用いなくてもＣＶＤ法によるタン
グステン膜の方がステップカバレージが良いため、ウェ
ーハ側壁や裏面のＴｉ−Ｎ等の密着層のない部分にタン
グステンが成膜したりして、タングステンの剥離による
パーティクル（ごみ）が発生して歩留りが悪くなる問題
がある。
を接続するビアホールなどの接続孔の埋め込み技術とし
て、ステップカバレージ（段差被覆性）が良くかつ低抵
抗のブランケットタングステン膜の化学気相成長（ＣＶ
Ｄ）法が用いられている。このブランケットタングステ
ンＣＶＤ法で形成されるタングステン膜は下地絶縁膜と
の密着性の問題からタングステン膜と下地絶縁膜との中
間に窒化チタン（Ｔｉ−ＮまたはＴｉＮx と表記）、チ
タンタングステン合金（Ｔｉ−Ｗと表記）等の密着層を
形成しなければならない。このＴｉ−ＮやＴｉ−Ｗ等の
成膜は通常スパッタ法によって行われているため、ステ
ップカバレージが悪く、高アスペクト比の微細な接続孔
を埋め込むタングステンプラグにボイドが発生したり、
コンタクトの漏れ電流が発生したりする問題がある。ま
た、スパッタ時にウェーハを押さえる部品（いわゆるつ
め）を使用するので、密着層がつかない部分ができ、そ
のため密着層のない下地の絶縁膜上にタングステンが成
膜したり、またつめを用いなくてもＣＶＤ法によるタン
グステン膜の方がステップカバレージが良いため、ウェ
ーハ側壁や裏面のＴｉ−Ｎ等の密着層のない部分にタン
グステンが成膜したりして、タングステンの剥離による
パーティクル（ごみ）が発生して歩留りが悪くなる問題
がある。
【０００３】そこで、ブランケットタングステンを成膜
する前に、ステップカバレージの良いシリコン膜を形成
することで、上述の問題を解決する方法が特開平４−２
８８８２４号公報で提案されている、図７を参照して、
この方法について説明する。
する前に、ステップカバレージの良いシリコン膜を形成
することで、上述の問題を解決する方法が特開平４−２
８８８２４号公報で提案されている、図７を参照して、
この方法について説明する。
【０００４】まず図７（ａ）に示すように、シリコン基
板１上にＢＰＳＧ膜１３を形成後、コンタクトホールを
形成し、そのコンタクトホールにスパッタ法でＴｉ膜１
４を堆積させる。
板１上にＢＰＳＧ膜１３を形成後、コンタクトホールを
形成し、そのコンタクトホールにスパッタ法でＴｉ膜１
４を堆積させる。
【０００５】次に、層間絶縁膜としてＳｉＯ2 膜３をＣ
ＶＤ法で形成後、Ｔｉ膜１３が露出するコンタクトホー
ルを形成する。
ＶＤ法で形成後、Ｔｉ膜１３が露出するコンタクトホー
ルを形成する。
【０００６】次に、図７（ｂ）に示すように、全面にＳ
ｉＨ4 を使用するプラズマＣＶＤ法により非晶質シリコ
ン（ａ−Ｓｉ）膜５を厚さ５０〜１００ｎｍ成膜する。
Ｎ2等の雰囲気中でアニールを行い、シリコン基板１と
接触しているＴｉ膜をＴｉ−Ｓｉ（チタンシリサイド）
化し、図７（ｃ）に示すように、全面にタングステン膜
６をＣＶＤ法で形成する。
ｉＨ4 を使用するプラズマＣＶＤ法により非晶質シリコ
ン（ａ−Ｓｉ）膜５を厚さ５０〜１００ｎｍ成膜する。
Ｎ2等の雰囲気中でアニールを行い、シリコン基板１と
接触しているＴｉ膜をＴｉ−Ｓｉ（チタンシリサイド）
化し、図７（ｃ）に示すように、全面にタングステン膜
６をＣＶＤ法で形成する。
【０００７】次に図７（ｄ）に示す様に、タングステン
膜のエッチバックを行い、タングステンプラグ７を形成
する。
膜のエッチバックを行い、タングステンプラグ７を形成
する。
【０００８】また、シリコン膜の形成方法としては、プ
ラズマＣＶＤ法による非晶質シリコン膜以外にも、Ｓｉ
Ｈ4 ガスを使用する減圧ＣＶＤ（ＬＰ−ＣＶＤ）法によ
る多結晶シリコン膜を用いられている。
ラズマＣＶＤ法による非晶質シリコン膜以外にも、Ｓｉ
Ｈ4 ガスを使用する減圧ＣＶＤ（ＬＰ−ＣＶＤ）法によ
る多結晶シリコン膜を用いられている。
【０００９】
【発明が解決しようとする課題】上述したプラズマＣＶ
Ｄ法により非晶質シリコン膜を形成してからタングステ
ン膜を形成する手法は、非晶質シリコン膜を２５０℃〜
４７５℃程度の低い温度で形成するのでアルミニウム系
配線を含む多層配線半導体装置に適用するのに都合がよ
いといえる。しかし、Ｔｉ−Ｎ膜等をスパッタ法で形成
するよりはステップカバレージが良いとはいえ、ＬＰ−
ＣＶＤ法による多結晶シリコン膜に比較するとステップ
カバレージは悪く、ウェーハの側壁や裏面等に十分成膜
されずタングステン膜の剥離等の問題が発生し易く、パ
ーティクルによる歩留りの低下という問題が残る。また
時間あたりの処理枚数（スループット）が十分に良いと
はいえないし、非晶質シリコン膜とタングステン膜との
形成を原則的には別々に行なわなければならないので量
産性に欠ける憾がある。更に、コンタクトホール部に適
用する場合、プラズマによりシリコン基板（の拡散層）
に欠陥が発生し、漏れ電流が大きくなる恐れがある。
Ｄ法により非晶質シリコン膜を形成してからタングステ
ン膜を形成する手法は、非晶質シリコン膜を２５０℃〜
４７５℃程度の低い温度で形成するのでアルミニウム系
配線を含む多層配線半導体装置に適用するのに都合がよ
いといえる。しかし、Ｔｉ−Ｎ膜等をスパッタ法で形成
するよりはステップカバレージが良いとはいえ、ＬＰ−
ＣＶＤ法による多結晶シリコン膜に比較するとステップ
カバレージは悪く、ウェーハの側壁や裏面等に十分成膜
されずタングステン膜の剥離等の問題が発生し易く、パ
ーティクルによる歩留りの低下という問題が残る。また
時間あたりの処理枚数（スループット）が十分に良いと
はいえないし、非晶質シリコン膜とタングステン膜との
形成を原則的には別々に行なわなければならないので量
産性に欠ける憾がある。更に、コンタクトホール部に適
用する場合、プラズマによりシリコン基板（の拡散層）
に欠陥が発生し、漏れ電流が大きくなる恐れがある。
【００１０】ＳｉＨ4 を使用するＬＰ−ＣＶＤ法による
多結晶シリコン膜は前述のようにステップカバレージが
よいけれども、６００℃程度（例えば前述の特開平４−
２８８８２４号では６３０℃）の温度が使用される。従
って、下層配線のヒロックを誘発し易く、多層配線半導
体装置の配線層間スルーホール（ビアホール）などへの
適用が難しい。また、タングステン膜は４００〜５００
℃で成膜されるので、成膜温度に相違がありスループッ
トをよくする上で障害がある。
多結晶シリコン膜は前述のようにステップカバレージが
よいけれども、６００℃程度（例えば前述の特開平４−
２８８８２４号では６３０℃）の温度が使用される。従
って、下層配線のヒロックを誘発し易く、多層配線半導
体装置の配線層間スルーホール（ビアホール）などへの
適用が難しい。また、タングステン膜は４００〜５００
℃で成膜されるので、成膜温度に相違がありスループッ
トをよくする上で障害がある。
【００１１】本発明の目的は、タングステン成膜に伴う
パーティクルの発生を抑制でき、コンタクトホールおよ
びビアホールの双方に適用できるタングステンプラグの
形成方法を提供することにある。
パーティクルの発生を抑制でき、コンタクトホールおよ
びビアホールの双方に適用できるタングステンプラグの
形成方法を提供することにある。
【００１２】本発明の他の目的は、タングステン成膜に
伴うパーティクルの発生を抑制できるタングステン膜を
主たる構成要素とする配線の形成方法を提供することに
ある。
伴うパーティクルの発生を抑制できるタングステン膜を
主たる構成要素とする配線の形成方法を提供することに
ある。
【００１３】本発明の更に他の目的は、量産性よくタン
グステンプラグもしくはタングステン膜を主たる構成要
素とする配線を形成できる半導体装置の製造方法を提供
することにある。
グステンプラグもしくはタングステン膜を主たる構成要
素とする配線を形成できる半導体装置の製造方法を提供
することにある。
【００１４】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、ジシランガスの熱分解を利用する減圧ＣＶＤ
法により半導体基板上の所定の絶縁膜に非晶質シリコン
膜を堆積しタングステン膜をＣＶＤ法により堆積して導
電膜を形成する工程を含むというものである。
造方法は、ジシランガスの熱分解を利用する減圧ＣＶＤ
法により半導体基板上の所定の絶縁膜に非晶質シリコン
膜を堆積しタングステン膜をＣＶＤ法により堆積して導
電膜を形成する工程を含むというものである。
【００１５】この場合、非晶質シリコン膜の堆積とタン
グステン膜の堆積とを同じ温度で行なうのが好ましい。
グステン膜の堆積とを同じ温度で行なうのが好ましい。
【００１６】タングステン膜の形成は、非晶質シリコン
膜にタングステンの微結晶粒を成長さる第１工程と、水
素還元法により前述の微結晶粒を核としてタングステン
膜を速やかに成長させる第２工程とに分けて行なうのが
好ましい。
膜にタングステンの微結晶粒を成長さる第１工程と、水
素還元法により前述の微結晶粒を核としてタングステン
膜を速やかに成長させる第２工程とに分けて行なうのが
好ましい。
【００１７】絶縁膜に下層導電領域（半導体基板の表面
部に設けられた不純物拡散層または下層配線）に達する
接続孔（スルーホール。すなわち、コンタクトホールま
たはビアホール）を設けてから前記導電膜を形成し、パ
ターニングもしくはエッチバックを行なうことにより配
線もしくはプラグを形成することができる。
部に設けられた不純物拡散層または下層配線）に達する
接続孔（スルーホール。すなわち、コンタクトホールま
たはビアホール）を設けてから前記導電膜を形成し、パ
ターニングもしくはエッチバックを行なうことにより配
線もしくはプラグを形成することができる。
【００１８】コンタクトホールを介して不純物拡散層に
接続される配線もしくはコンタクトホールを埋めるタン
グステンプラグを形成する場合には、バリア膜を兼ねる
Ｔｉ−Ｎ膜やＴｉ−Ｗ膜を形成した後に前記導電膜を形
成してからパターニングもしくはエッチバックを行なえ
ばよい。
接続される配線もしくはコンタクトホールを埋めるタン
グステンプラグを形成する場合には、バリア膜を兼ねる
Ｔｉ−Ｎ膜やＴｉ−Ｗ膜を形成した後に前記導電膜を形
成してからパターニングもしくはエッチバックを行なえ
ばよい。
【００１９】
【作用】非晶質シリコン膜は、シリコンであるから絶縁
膜との密着性がよい。減圧ＣＶＤ法により形成するので
ステップカバレージがよい。ジシランガスを使用するの
でＳｉＨ4 ガスを使用する場合より堆積速度が大きく、
またタングステン膜と同じ温度で成膜できる。
膜との密着性がよい。減圧ＣＶＤ法により形成するので
ステップカバレージがよい。ジシランガスを使用するの
でＳｉＨ4 ガスを使用する場合より堆積速度が大きく、
またタングステン膜と同じ温度で成膜できる。
【００２０】
【実施例】図１（ａ）〜（ｄ）、図２，図３は本発明の
第１の実施例の説明のための半導体チップの断面図、図
４は第１の実施例における原料ガスの流量の時間的変化
の一例を示すグラフ、図５は第１の実施例で使用するＣ
ＶＤ装置の概要を示す模図である。
第１の実施例の説明のための半導体チップの断面図、図
４は第１の実施例における原料ガスの流量の時間的変化
の一例を示すグラフ、図５は第１の実施例で使用するＣ
ＶＤ装置の概要を示す模図である。
【００２１】まず、図１（ａ）に示すように、Ｐ型シリ
コン基板１に図示しない素子分離領域等を形成し、Ｎ型
拡散層２などの活性領域を形成し層間絶縁膜として厚さ
約５００ｎｍの酸化シリコン膜３をＣＶＤ法で堆積し、
Ｎ型拡散層２に達するコンタクトホールを形成し、厚さ
約５０ｎｍのチタン膜と厚さ約１００ｎｍの窒化チタン
膜を順次に堆積して密着層４を形成する。チタン膜はシ
リコンと反応させてチタンシリサイドを形成しコンタク
トの低抵抗化を企るために用いる。窒化チタン膜（チタ
ンの反応性スパッタリングにより形成。ＴｉＮx ，０＜
ｘ＜２，例えばｘ＝１．５）は後に形成するタングステ
ン膜からのタングステンの突き抜けを防ぐためのバリア
膜である。
コン基板１に図示しない素子分離領域等を形成し、Ｎ型
拡散層２などの活性領域を形成し層間絶縁膜として厚さ
約５００ｎｍの酸化シリコン膜３をＣＶＤ法で堆積し、
Ｎ型拡散層２に達するコンタクトホールを形成し、厚さ
約５０ｎｍのチタン膜と厚さ約１００ｎｍの窒化チタン
膜を順次に堆積して密着層４を形成する。チタン膜はシ
リコンと反応させてチタンシリサイドを形成しコンタク
トの低抵抗化を企るために用いる。窒化チタン膜（チタ
ンの反応性スパッタリングにより形成。ＴｉＮx ，０＜
ｘ＜２，例えばｘ＝１．５）は後に形成するタングステ
ン膜からのタングステンの突き抜けを防ぐためのバリア
膜である。
【００２２】次に、このような加工を施したウェーハを
ウェーハカセットに入れ、ＣＶＤ装置のゲートバルブ
（図５の１５−１）をあけてロードロック室１６に入れ
る。ゲートバルブ１５−１を閉じロードロック室１６を
図示しない真空ポンプにより排気する。搬送室１８，Ｃ
ＶＤ室１７も真空状態にしておく。ゲートバルブ１５−
２、１５−３を開き、搬送ロボット１９を使ってウェー
ハ１９をロードロック室１６からＣＶＤ室１７へ移す。
ゲートバルブ１５−２，１５−３を閉じた後、ＣＶＤ室
１７内のウェーハ１９の加熱を行なう。加熱方法は抵抗
加熱やランプ加熱のいずれでもよい。温度が４００〜５
００℃内の所定値に達したらバルブ、２３−１、２３−
６を開いてＳｉ2 Ｈ6 ガスをＣＶＤ室１７に導入して厚
さ５〜２０ｎｍの非晶質シリコン膜５（図１）を堆積す
る。Ｓｉ2 Ｈ6 ガスの流量は５０〜５００ｍｌ／ｍｉ
ｎ、ＣＶＤ室の圧力は１３３〜１３３０Ｐａである。こ
の非晶質シリコン膜５はＬＰ−ＣＶＤ法によって形成さ
れるので、窒化チタン膜よりステップカバレージが良
く、ウェーハの端部や裏面の一部にも成膜され、後述す
るタングステン成膜時にタングステンの回り込みに対し
て密着層としての役割を十分にはたすことができる。ま
た、ＳｉＨ4 ガスを使用する場合に比べて約１桁大きい
堆積速度で形成できる。
ウェーハカセットに入れ、ＣＶＤ装置のゲートバルブ
（図５の１５−１）をあけてロードロック室１６に入れ
る。ゲートバルブ１５−１を閉じロードロック室１６を
図示しない真空ポンプにより排気する。搬送室１８，Ｃ
ＶＤ室１７も真空状態にしておく。ゲートバルブ１５−
２、１５−３を開き、搬送ロボット１９を使ってウェー
ハ１９をロードロック室１６からＣＶＤ室１７へ移す。
ゲートバルブ１５−２，１５−３を閉じた後、ＣＶＤ室
１７内のウェーハ１９の加熱を行なう。加熱方法は抵抗
加熱やランプ加熱のいずれでもよい。温度が４００〜５
００℃内の所定値に達したらバルブ、２３−１、２３−
６を開いてＳｉ2 Ｈ6 ガスをＣＶＤ室１７に導入して厚
さ５〜２０ｎｍの非晶質シリコン膜５（図１）を堆積す
る。Ｓｉ2 Ｈ6 ガスの流量は５０〜５００ｍｌ／ｍｉ
ｎ、ＣＶＤ室の圧力は１３３〜１３３０Ｐａである。こ
の非晶質シリコン膜５はＬＰ−ＣＶＤ法によって形成さ
れるので、窒化チタン膜よりステップカバレージが良
く、ウェーハの端部や裏面の一部にも成膜され、後述す
るタングステン成膜時にタングステンの回り込みに対し
て密着層としての役割を十分にはたすことができる。ま
た、ＳｉＨ4 ガスを使用する場合に比べて約１桁大きい
堆積速度で形成できる。
【００２３】次に、バルブ２３−２、２３−５を開き、
ＷＦ6 ガスをＣＶＤ室１７に導入する。同時にＳｉ2 Ｈ
6 ガスの流量を下げてＷＦ6 ガスとの流量比を調整する
（ＷＦ6 ／Ｓｉ2 Ｈ6 ＝１〜２）。Ｓｉ2 Ｈ6 ガスの流
量は５〜１００ｍｌ／ｍｉｎ、ＷＦ6 ガスの流量は１０
〜２００ｍｌ／ｍｉｎ、圧力は６６〜１３３０Ｐａで、
温度は４００〜５００℃である。このジシラン還元によ
るタングステン膜（厚さ２０〜３０ｎｍ）の成長の代り
に、Ｓｉ2 Ｈ6 ガスの供給を停止し、ＷＦ6 ガスのみを
１０〜２００ｍｌ／ｍｉｎ流して非晶質シリコン膜によ
るシリコン還元によりタングステン膜を成長させてもよ
い。次に、バルブ２３−１、２３−６を閉じてＳｉ2 Ｈ
6 の供給を停止し、バルブ２３−３、２３−４を開いて
Ｈ2 ガスを導入する。Ｈ2 ガスの流量はＷＦ6 ガスの４
〜１０倍とする。この時、Ｈ2 ガス流量は３００〜１０
００ｍｌ／ｍｉｎ，ＷＦ6 ガス流量は１０〜２００ｍｌ
／ｍｉｎ、圧力は１３３０〜１３３００Ｐａ、温度は４
００〜５００℃である。このようにして、図１（ｃ）に
示すように、厚さ３００〜８００ｎｍのタングステン膜
６を堆積しコンタクトホールを完全に埋める。次に、バ
ルブ２３−２，２３−３，２３−５，２３−４を閉じ、
ウェーハの加熱を中止し、ゲートバルブ１５−３，１５
−２を開いてウェーハ１９をロードロック室１６に移
し、ゲートバルブ１５−２，１５−３を閉じ、ロードロ
ック室１６を大気圧にして、ゲートバルブ１５−１を開
き、ウェーハカセットを取り出す。なお、図５におい
て、２２−１〜２２−３はそれぞれ原料ガスＳｉ
2 Ｈ6 ，ＷＦ6 ，Ｈ2 の供給源、２５−１〜２５−３は
流量調節機能を有する流量計、２４は配管である。この
一連のプロセスにおける原料ガスの流量は例えば図４の
グラフに示す通りであり、温度は４００〜５００℃内の
一定値に保つのがよい。
ＷＦ6 ガスをＣＶＤ室１７に導入する。同時にＳｉ2 Ｈ
6 ガスの流量を下げてＷＦ6 ガスとの流量比を調整する
（ＷＦ6 ／Ｓｉ2 Ｈ6 ＝１〜２）。Ｓｉ2 Ｈ6 ガスの流
量は５〜１００ｍｌ／ｍｉｎ、ＷＦ6 ガスの流量は１０
〜２００ｍｌ／ｍｉｎ、圧力は６６〜１３３０Ｐａで、
温度は４００〜５００℃である。このジシラン還元によ
るタングステン膜（厚さ２０〜３０ｎｍ）の成長の代り
に、Ｓｉ2 Ｈ6 ガスの供給を停止し、ＷＦ6 ガスのみを
１０〜２００ｍｌ／ｍｉｎ流して非晶質シリコン膜によ
るシリコン還元によりタングステン膜を成長させてもよ
い。次に、バルブ２３−１、２３−６を閉じてＳｉ2 Ｈ
6 の供給を停止し、バルブ２３−３、２３−４を開いて
Ｈ2 ガスを導入する。Ｈ2 ガスの流量はＷＦ6 ガスの４
〜１０倍とする。この時、Ｈ2 ガス流量は３００〜１０
００ｍｌ／ｍｉｎ，ＷＦ6 ガス流量は１０〜２００ｍｌ
／ｍｉｎ、圧力は１３３０〜１３３００Ｐａ、温度は４
００〜５００℃である。このようにして、図１（ｃ）に
示すように、厚さ３００〜８００ｎｍのタングステン膜
６を堆積しコンタクトホールを完全に埋める。次に、バ
ルブ２３−２，２３−３，２３−５，２３−４を閉じ、
ウェーハの加熱を中止し、ゲートバルブ１５−３，１５
−２を開いてウェーハ１９をロードロック室１６に移
し、ゲートバルブ１５−２，１５−３を閉じ、ロードロ
ック室１６を大気圧にして、ゲートバルブ１５−１を開
き、ウェーハカセットを取り出す。なお、図５におい
て、２２−１〜２２−３はそれぞれ原料ガスＳｉ
2 Ｈ6 ，ＷＦ6 ，Ｈ2 の供給源、２５−１〜２５−３は
流量調節機能を有する流量計、２４は配管である。この
一連のプロセスにおける原料ガスの流量は例えば図４の
グラフに示す通りであり、温度は４００〜５００℃内の
一定値に保つのがよい。
【００２４】ジシラン還元法もしくはシリコン還元法に
より、密着層４上にまずタングステンの核を成長させ、
成長速度の大きい水素還元法でタングステン膜を成長さ
せることにより、密着性よく厚い膜を形成することが可
能となる。
より、密着層４上にまずタングステンの核を成長させ、
成長速度の大きい水素還元法でタングステン膜を成長さ
せることにより、密着性よく厚い膜を形成することが可
能となる。
【００２５】次に、ＳＦ6 とＯ2 との混合ガスを用いて
タングステン膜６をエッチバックを行ない、図１（ｄ）
に示すように、タングステンプラグ７−１を形成する。
次に、Ａｌ−Ｓｉ−Ｃｕ合金膜などを堆積しパターニン
グして、図２に示すように、第１層アルミニウム系配線
９を形成する。この場合Ａｌ−Ｓｉ−Ｃｕ合金膜を形成
する前後にＴｉＮx 膜を形成し、パターニングしてＴｉ
Ｎx 膜／Ａｌ−Ｓｉ−Ｃｕ合金膜／ＴｉＮx 膜の３層構
造の第１層配線を形成することもできる。
タングステン膜６をエッチバックを行ない、図１（ｄ）
に示すように、タングステンプラグ７−１を形成する。
次に、Ａｌ−Ｓｉ−Ｃｕ合金膜などを堆積しパターニン
グして、図２に示すように、第１層アルミニウム系配線
９を形成する。この場合Ａｌ−Ｓｉ−Ｃｕ合金膜を形成
する前後にＴｉＮx 膜を形成し、パターニングしてＴｉ
Ｎx 膜／Ａｌ−Ｓｉ−Ｃｕ合金膜／ＴｉＮx 膜の３層構
造の第１層配線を形成することもできる。
【００２６】又、図１（ｃ）の状態の後に、タングステ
ン膜６、非晶質シリコン膜５、密着層４をパターニング
すると、図３に示すように、タングステン膜を主たる構
成要素とする３層膜の第１層配線１０を形成することが
できる。
ン膜６、非晶質シリコン膜５、密着層４をパターニング
すると、図３に示すように、タングステン膜を主たる構
成要素とする３層膜の第１層配線１０を形成することが
できる。
【００２７】図６（ａ）〜（ｄ）は本発明の第２の実施
例の説明のための工程順断面図である。まず、図６
（ａ）に示す様に、２つの窒化チタン膜（ＴｉＮx ）８
で挟まれたアルミニウム系合金膜９からなる３層構造の
第１層配線９上に、層間絶縁膜用の酸化シリコン膜１１
をプラズマＣＶＤ法により、厚さ約５００ｎｍ成膜後、
ビアホールを形成する。
例の説明のための工程順断面図である。まず、図６
（ａ）に示す様に、２つの窒化チタン膜（ＴｉＮx ）８
で挟まれたアルミニウム系合金膜９からなる３層構造の
第１層配線９上に、層間絶縁膜用の酸化シリコン膜１１
をプラズマＣＶＤ法により、厚さ約５００ｎｍ成膜後、
ビアホールを形成する。
【００２８】次に図６（ｂ）に示す様に、第１の実施例
と同様にしてＳｉ2 Ｈ6 ガスを用いて密着層用の非晶質
シリコン膜５ａを厚さ約５０ｎｍ形成する。酸化シリコ
ン膜１１の表面では密着層はこの非晶質シリコン膜５ａ
だけなので、第１の実施例より厚くつける。
と同様にしてＳｉ2 Ｈ6 ガスを用いて密着層用の非晶質
シリコン膜５ａを厚さ約５０ｎｍ形成する。酸化シリコ
ン膜１１の表面では密着層はこの非晶質シリコン膜５ａ
だけなので、第１の実施例より厚くつける。
【００２９】次に、第１の実施例と同様に、まず、シリ
コン還元法またはジシラン還元法により厚さ２０〜３０
ｎｍのタングステン膜を形成する。あるいは、シラン還
元法を用いてもよい。その場合は、図５のＣＶＤ装置に
ＳｉＨ4 供給源、流量計、配管等を設ければよい。Ｓｉ
Ｈ4 ガスの流量は５〜１００ｍｌ／ｍｉｎ、ＷＦ6 ガス
の流量は１０〜２００ｍｌ／ｍｉｎ、圧力は６６〜１３
３０Ｐａ、温度は４００〜５００℃とする。次に、第１
の実施例と同様にして、ＷＦ6 とＨ2 との混合ガスを用
いて厚さ３００〜６００ｎｍのタングステン膜を形成す
る。こうして、図６（ｃ）に示すように、ビアホールを
タングステン膜６で埋める。
コン還元法またはジシラン還元法により厚さ２０〜３０
ｎｍのタングステン膜を形成する。あるいは、シラン還
元法を用いてもよい。その場合は、図５のＣＶＤ装置に
ＳｉＨ4 供給源、流量計、配管等を設ければよい。Ｓｉ
Ｈ4 ガスの流量は５〜１００ｍｌ／ｍｉｎ、ＷＦ6 ガス
の流量は１０〜２００ｍｌ／ｍｉｎ、圧力は６６〜１３
３０Ｐａ、温度は４００〜５００℃とする。次に、第１
の実施例と同様にして、ＷＦ6 とＨ2 との混合ガスを用
いて厚さ３００〜６００ｎｍのタングステン膜を形成す
る。こうして、図６（ｃ）に示すように、ビアホールを
タングステン膜６で埋める。
【００３０】次に、タングステン膜６をエッチバックし
て、図６（ｄ）に示すように、タングステンプラグ７−
２を形成後、アルミニウム系合金膜を堆積しパターニン
グして第２層配線１２を形成する。この場合、アルミニ
ウム系合金膜を堆積する前後にＴｉＮx 膜を形成し３層
構造の第２層配線を形成することもできる。
て、図６（ｄ）に示すように、タングステンプラグ７−
２を形成後、アルミニウム系合金膜を堆積しパターニン
グして第２層配線１２を形成する。この場合、アルミニ
ウム系合金膜を堆積する前後にＴｉＮx 膜を形成し３層
構造の第２層配線を形成することもできる。
【００３１】また、図６（ｃ）の状態でタングステン膜
および非晶質シリコン膜６をパターニングしてタングス
テン膜／非晶質シリコン膜の２層配線を形成することも
できる。なお、ビアホール形成後に、ＴｉＮx 膜をスパ
ッタ法等で形成後に、本発明を用いてＳｉ2 Ｈ6 ガスに
よる非晶質シリコン膜を形成し、その後にタングステン
を成長しても良い。
および非晶質シリコン膜６をパターニングしてタングス
テン膜／非晶質シリコン膜の２層配線を形成することも
できる。なお、ビアホール形成後に、ＴｉＮx 膜をスパ
ッタ法等で形成後に、本発明を用いてＳｉ2 Ｈ6 ガスに
よる非晶質シリコン膜を形成し、その後にタングステン
を成長しても良い。
【００３２】このように、下層配線としてアルミニウム
系合金膜が存在している場合でも、非晶質シリコン膜お
よびタングステン膜を４００〜５００℃の温度で形成で
きるのでヒロック等の発生を防止できる。
系合金膜が存在している場合でも、非晶質シリコン膜お
よびタングステン膜を４００〜５００℃の温度で形成で
きるのでヒロック等の発生を防止できる。
【００３３】なお、図５に示したＣＶＤ装置にはアルゴ
ンガス等のキャリアガス供給系を設けてもよいし、ＣＶ
Ｄ室を複数にしてもよい。このようなＣＶＤ装置はＳｉ
Ｈ4による多結晶シリコン膜用のＣＶＤ装置またはブラ
ンケットタングステン膜形成用のＣＶＤ装置を若干改造
すれば容易に実現できるので経済的である。
ンガス等のキャリアガス供給系を設けてもよいし、ＣＶ
Ｄ室を複数にしてもよい。このようなＣＶＤ装置はＳｉ
Ｈ4による多結晶シリコン膜用のＣＶＤ装置またはブラ
ンケットタングステン膜形成用のＣＶＤ装置を若干改造
すれば容易に実現できるので経済的である。
【００３４】
【発明の効果】以上説明した様に、本発明はタングステ
ン膜の成長前に、Ｓｉ2 Ｈ6 ガスを使用して非晶質シリ
コン膜を形成することで、タングステン膜と下地膜との
密着性を向上させることができる。従って、タングステ
ン膜の形成に伴うパーティクルの発生を抑制できる。
ン膜の成長前に、Ｓｉ2 Ｈ6 ガスを使用して非晶質シリ
コン膜を形成することで、タングステン膜と下地膜との
密着性を向上させることができる。従って、タングステ
ン膜の形成に伴うパーティクルの発生を抑制できる。
【００３５】また、非晶質シリコン膜とタングステン膜
とをともに４００〜５００℃で形成できるのでコンタク
トホールおよびビアホールの双方に適用できるタングス
ンプラグを形成できる。あるいは多層配線の任意の層の
配線を形成することができる。更に、非晶質シリコン膜
とタングステン膜とを同じ温度もしくはほぼ同じ温度で
同じＣＶＤ装置を使って形成できるのでウェーハの移動
や温度の上げ下げに要する時間を短縮でき量産性に優れ
ている。
とをともに４００〜５００℃で形成できるのでコンタク
トホールおよびビアホールの双方に適用できるタングス
ンプラグを形成できる。あるいは多層配線の任意の層の
配線を形成することができる。更に、非晶質シリコン膜
とタングステン膜とを同じ温度もしくはほぼ同じ温度で
同じＣＶＤ装置を使って形成できるのでウェーハの移動
や温度の上げ下げに要する時間を短縮でき量産性に優れ
ている。
【００３６】またさらに、Ｓｉ2 Ｈ6 ガスの熱分解によ
るＬＰ−ＣＶＤ法で非晶質シリコン膜を成長させるた
め、プラズマＣＶＤ法による多結晶シリコン膜よりもス
テップカバレージも良く、微細なコンタクトホールやビ
アホールに適用できる。また、プラズマＣＶＤ法より熱
ＣＶＤ法の方がダメージが少なくコンタクト部における
漏れ電流の発生がなく、デバイスの信頼性がいいという
効果もある。
るＬＰ−ＣＶＤ法で非晶質シリコン膜を成長させるた
め、プラズマＣＶＤ法による多結晶シリコン膜よりもス
テップカバレージも良く、微細なコンタクトホールやビ
アホールに適用できる。また、プラズマＣＶＤ法より熱
ＣＶＤ法の方がダメージが少なくコンタクト部における
漏れ電流の発生がなく、デバイスの信頼性がいいという
効果もある。
【図１】本発明の第１の実施例の説明のため（ａ）〜
（ｄ）に分図して示す半導体チップの断面図である。
（ｄ）に分図して示す半導体チップの断面図である。
【図２】図１に続いて示す半導体チップの断面図であ
る。
る。
【図３】第１の実施例の変形の説明のための半導体チッ
プの断面図である。
プの断面図である。
【図４】第１の実施例における原料ガスの流量の時間的
変化を示すグラフである。
変化を示すグラフである。
【図５】本発明に使用するＣＶＤ装置の模式図である。
【図６】本発明の第２の実施例の説明のため（ａ）〜
（ｄ）に分図して示す半導体チップの断面図である。
（ｄ）に分図して示す半導体チップの断面図である。
【図７】従来例の説明のため（ａ）〜（ｄ）に分図して
示す半導体チップの断面図である。
示す半導体チップの断面図である。
１ Ｐ型シリコン基板 ２ Ｎ型拡散層 ３ 酸化シリコン膜 ４ 密着層 ５，５ａ 非晶質シリコン膜 ６ タングステン膜 ７，７−１，７−２ タングステンプラグ ８ 窒化チタン膜（Ｔｉ−Ｎ膜またはＴｉＮx 膜） ９ 第１層アルミニウム系配線 １０ 第１層配線 １１ 酸化シリコン膜 １２ 第２層配線 １３ ＢＰＳＧ膜 １４ チタン膜 １５−１〜１５−３ ゲートバルブ １６ ロードラック室 １７ ＣＶＤ室 １８ 搬送室 １９ ウェーハ ２０ 搬送ロボット ２１ ウェーハカセット ２２−１〜２２−３ 原料ガス供給源 ２３−１〜２３−６ バルブ ２４ 配管 ２５−１〜２５−３ 流量計
Claims (8)
- 【請求項１】 ジシランガスの熱分解を利用する減圧Ｃ
ＶＤ法により半導体基板上の所定の絶縁膜に非晶質シリ
コン膜を堆積しタングステン膜をＣＶＤ法により堆積し
て導電膜を形成する工程を含むことを特徴とする半導体
装置の製造方法。 - 【請求項２】 非晶質シリコン膜とタングステン膜とを
同一温度で形成する請求項１記載の半導体装置の製造方
法。 - 【請求項３】 絶縁膜に下層導電領域に達する接続孔を
設けた後に導電膜を形成する請求項１または２記載の半
導体装置の製造方法。 - 【請求項４】 導電膜をパターニングすることにより配
線を形成する請求項３記載の半導体装置の製造方法。 - 【請求項５】 導電膜をエッチバックして接続孔を埋め
るプラグを形成する請求項３記載の半導体装置の製造方
法。 - 【請求項６】 下層導電領域が不純物拡散層であり、バ
リア膜を形成した後に導電膜を形成する請求項３記載の
半導体装置の製造方法。 - 【請求項７】 導電膜およびバリア膜をパターニングし
て配線を形成する請求項６記載の半導体装置の製造方
法。 - 【請求項８】 導電膜およびバリア膜をエッチバックし
てプラグを形成する請求項６記載の半導体装置の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6084236A JP2616554B2 (ja) | 1994-04-22 | 1994-04-22 | 半導体装置の製造方法 |
| KR1019950009886A KR100213412B1 (ko) | 1994-04-22 | 1995-04-22 | 반도체 장치 제조방법 |
| US08/899,722 US5851581A (en) | 1994-04-22 | 1997-07-24 | Semiconductor device fabrication method for preventing tungsten from removing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6084236A JP2616554B2 (ja) | 1994-04-22 | 1994-04-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297150A true JPH07297150A (ja) | 1995-11-10 |
| JP2616554B2 JP2616554B2 (ja) | 1997-06-04 |
Family
ID=13824843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6084236A Expired - Lifetime JP2616554B2 (ja) | 1994-04-22 | 1994-04-22 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5851581A (ja) |
| JP (1) | JP2616554B2 (ja) |
| KR (1) | KR100213412B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000006795A1 (en) * | 1998-07-27 | 2000-02-10 | Applied Materials, Inc. | Cvd tungsten deposition on oxide substrates |
| US6335280B1 (en) * | 1997-01-13 | 2002-01-01 | Asm America, Inc. | Tungsten silicide deposition process |
| JP2005322882A (ja) * | 2004-05-10 | 2005-11-17 | Hynix Semiconductor Inc | 低温バリア金属層を用いた半導体素子の金属配線製造方法 |
| KR100543653B1 (ko) * | 1998-12-28 | 2006-03-28 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| KR100883041B1 (ko) * | 2002-11-08 | 2009-02-09 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| WO2017106660A1 (en) * | 2015-12-19 | 2017-06-22 | Applied Materials, Inc. | Conformal amorphous silicon as nucleation layer for w ald process |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6174806B1 (en) * | 1997-01-28 | 2001-01-16 | Micron Technology, Inc. | High pressure anneals of integrated circuit structures |
| US5858873A (en) * | 1997-03-12 | 1999-01-12 | Lucent Technologies Inc. | Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof |
| US7726905B2 (en) * | 2006-09-06 | 2010-06-01 | Hall David R | Asphalt reconditioning machine |
| US20150171321A1 (en) * | 2013-12-13 | 2015-06-18 | Micron Technology, Inc. | Methods of forming metal on inhomogeneous surfaces and structures incorporating metal on inhomogeneous surfaces |
| SG11202009514WA (en) * | 2018-04-24 | 2020-11-27 | Applied Materials Inc | Tungsten deposition without barrier layer |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255219A (ja) * | 1988-04-05 | 1989-10-12 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH02251139A (ja) * | 1989-03-24 | 1990-10-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0391239A (ja) * | 1989-09-04 | 1991-04-16 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH05109637A (ja) * | 1991-08-19 | 1993-04-30 | Toshiba Corp | 半導体薄膜の形成方法および半導体装置の製造方法 |
| JPH05114578A (ja) * | 1991-10-22 | 1993-05-07 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4357179A (en) * | 1980-12-23 | 1982-11-02 | Bell Telephone Laboratories, Incorporated | Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique |
| US4585515A (en) * | 1985-03-11 | 1986-04-29 | Rca Corporation | Formation of conductive lines |
| US4604274A (en) * | 1985-07-18 | 1986-08-05 | Amoco Corporation | Photochemical process for the preparation of disilane |
| US4650696A (en) * | 1985-10-01 | 1987-03-17 | Harris Corporation | Process using tungsten for multilevel metallization |
| DE3639202A1 (de) * | 1986-11-15 | 1988-05-19 | Degussa | Verfahren zur herstellung von disilan aus monosilan |
| JPS63237441A (ja) * | 1987-03-25 | 1988-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63237443A (ja) * | 1987-03-25 | 1988-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| US4898841A (en) * | 1988-06-16 | 1990-02-06 | Northern Telecom Limited | Method of filling contact holes for semiconductor devices and contact structures made by that method |
| JPH02208293A (ja) * | 1989-02-08 | 1990-08-17 | Kanazawa Univ | 多結晶シリコン膜の製造方法 |
| US5240505A (en) * | 1989-08-03 | 1993-08-31 | Mitsubishi Denki Kabushiki Kaisha | Method of an apparatus for forming thin film for semiconductor device |
| JPH04288824A (ja) * | 1991-03-18 | 1992-10-13 | Sony Corp | ブランケットタングステンによるプラグ形成方法 |
| JP3175195B2 (ja) * | 1991-06-24 | 2001-06-11 | ソニー株式会社 | 多層配線の形成方法 |
-
1994
- 1994-04-22 JP JP6084236A patent/JP2616554B2/ja not_active Expired - Lifetime
-
1995
- 1995-04-22 KR KR1019950009886A patent/KR100213412B1/ko not_active IP Right Cessation
-
1997
- 1997-07-24 US US08/899,722 patent/US5851581A/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255219A (ja) * | 1988-04-05 | 1989-10-12 | Fujitsu Ltd | 半導体装置とその製造方法 |
| JPH02251139A (ja) * | 1989-03-24 | 1990-10-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0391239A (ja) * | 1989-09-04 | 1991-04-16 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH05109637A (ja) * | 1991-08-19 | 1993-04-30 | Toshiba Corp | 半導体薄膜の形成方法および半導体装置の製造方法 |
| JPH05114578A (ja) * | 1991-10-22 | 1993-05-07 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335280B1 (en) * | 1997-01-13 | 2002-01-01 | Asm America, Inc. | Tungsten silicide deposition process |
| WO2000006795A1 (en) * | 1998-07-27 | 2000-02-10 | Applied Materials, Inc. | Cvd tungsten deposition on oxide substrates |
| KR100543653B1 (ko) * | 1998-12-28 | 2006-03-28 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| KR100883041B1 (ko) * | 2002-11-08 | 2009-02-09 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2005322882A (ja) * | 2004-05-10 | 2005-11-17 | Hynix Semiconductor Inc | 低温バリア金属層を用いた半導体素子の金属配線製造方法 |
| WO2017106660A1 (en) * | 2015-12-19 | 2017-06-22 | Applied Materials, Inc. | Conformal amorphous silicon as nucleation layer for w ald process |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950030308A (ko) | 1995-11-24 |
| KR100213412B1 (ko) | 1999-08-02 |
| US5851581A (en) | 1998-12-22 |
| JP2616554B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6335280B1 (en) | Tungsten silicide deposition process | |
| JP2889430B2 (ja) | コンタクト部形成方法 | |
| EP1037270A1 (en) | Wiring structure of semiconductor device, electrode, and method for forming them | |
| KR20050019469A (ko) | 반도체 소자의 텅스텐 콘택 형성 방법 및 텅스텐 콘택형성 장비 | |
| JPH10189492A (ja) | 半導体装置及びその製造方法 | |
| JP2616554B2 (ja) | 半導体装置の製造方法 | |
| JPH0936228A (ja) | 配線形成方法 | |
| JP3694433B2 (ja) | 半導体装置の製造方法 | |
| JP4103461B2 (ja) | 成膜方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05129231A (ja) | 電極配線 | |
| JPH1032248A (ja) | タングステン膜形成法 | |
| JPH09260306A (ja) | 薄膜形成方法 | |
| JP3628570B2 (ja) | タングステン薄膜の形成方法、半導体装置の製造方法 | |
| JP3246046B2 (ja) | 高融点金属膜の堆積方法 | |
| JP2751606B2 (ja) | 配線の形成方法 | |
| JP2937998B1 (ja) | 配線の製造方法 | |
| WO2000006795A1 (en) | Cvd tungsten deposition on oxide substrates | |
| JPH10209280A (ja) | 半導体装置の製造方法 | |
| JPH06283606A (ja) | 半導体装置およびその製造方法 | |
| US5211987A (en) | Method and apparatus for forming refractory metal films | |
| KR100440260B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JP3123494B2 (ja) | 半導体装置及びその製造方法 | |
| JP3058053B2 (ja) | アルミニウム薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970114 |