JP2005322882A - 低温バリア金属層を用いた半導体素子の金属配線製造方法 - Google Patents

低温バリア金属層を用いた半導体素子の金属配線製造方法 Download PDF

Info

Publication number
JP2005322882A
JP2005322882A JP2004373127A JP2004373127A JP2005322882A JP 2005322882 A JP2005322882 A JP 2005322882A JP 2004373127 A JP2004373127 A JP 2004373127A JP 2004373127 A JP2004373127 A JP 2004373127A JP 2005322882 A JP2005322882 A JP 2005322882A
Authority
JP
Japan
Prior art keywords
layer
forming
metal
metal layer
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004373127A
Other languages
English (en)
Inventor
Chang-Soo Park
昌 洙 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005322882A publication Critical patent/JP2005322882A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G65/00—Loading or unloading
    • B65G65/30—Methods or devices for filling or emptying bunkers, hoppers, tanks, or like containers, of interest apart from their use in particular chemical or physical processes or their application in particular machines, e.g. not covered by a single other subclass
    • B65G65/34—Emptying devices
    • B65G65/40—Devices for emptying otherwise than from the top
    • B65G65/48—Devices for emptying otherwise than from the top using other rotating means, e.g. rotating pressure sluices in pneumatic systems
    • B65G65/4809—Devices for emptying otherwise than from the top using other rotating means, e.g. rotating pressure sluices in pneumatic systems rotating about a substantially vertical axis
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29B—PREPARATION OR PRETREATMENT OF THE MATERIAL TO BE SHAPED; MAKING GRANULES OR PREFORMS; RECOVERY OF PLASTICS OR OTHER CONSTITUENTS OF WASTE MATERIAL CONTAINING PLASTICS
    • B29B17/00—Recovery of plastics or other constituents of waste material containing plastics
    • B29B17/04—Disintegrating plastics, e.g. by milling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29B—PREPARATION OR PRETREATMENT OF THE MATERIAL TO BE SHAPED; MAKING GRANULES OR PREFORMS; RECOVERY OF PLASTICS OR OTHER CONSTITUENTS OF WASTE MATERIAL CONTAINING PLASTICS
    • B29B17/00—Recovery of plastics or other constituents of waste material containing plastics
    • B29B17/04—Disintegrating plastics, e.g. by milling
    • B29B2017/0424—Specific disintegrating techniques; devices therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00—Technologies for solid waste management
    • Y02W30/50—Reuse, recycling or recovery technologies
    • Y02W30/62—Plastics recycling; Rubber recycling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Environmental & Geological Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】
バリア金属層の段差被覆性を確保しながら、低温工程が可能なバリア金属層を備えた半導体素子の金属配線製造方法を提供すること。
【解決手段】
半導体基板（５１）上に層間絶縁膜（５３）を形成する工程と、層間絶縁膜（５３）の所定領域をエッチングして接触孔を形成する工程と、接触孔を含む全面にオーミック金属層（５５）を形成する工程と、オーミック金属層（５５）上にシード層（５６）を形成する工程と、シード層（５６）上に金属蒸着及び窒化処理を繰返し行いバリア金属層（５７Ａ）を形成する工程と、バリア金属層（５７Ａ）上に接触孔を埋め込む金属配線（５８）を形成する工程とを含む。
【選択図】図５Ｇ

Description

本発明は半導体装置の製造方法に関し、特に低温で形成されるバリア金属層を用いた金属配線製造方法に関する。
半導体装置の超高集積化に伴い、製造におけるデザインルールが継続的に減少しており、これによって高い段差のある、すなわち深いサブハーフミクロンサイズのコンタクトホールやビアホールなどの接触孔を埋没させて半導体装置の信頼性を確保することができ、大量生産に適合した埋込方法の開発が要求されている。これは、接触孔を埋め込む方法が、多層金属配線工程の全体に重要な影響を及ぼすためである。
現在、コンタクトホールやビアホール等の接触孔の埋込方法には、ブランケットタングステン蒸着による接触孔の埋込と、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によるタングステン層の全面エッチングが主に用いられている。
図１Ａ及び図１Ｂは、従来のブランケットタングステン蒸着法を簡略に説明するための断面図である。
図１Ａに示すように、接触孔１３が形成されたシリコン基板１１上の絶縁膜１２の上にチタン１４と窒化チタン１５等の金属窒化膜からなる、低い接触抵抗及び酸化膜との接着力を確保するための接着層を形成し、窒化チタン１５上に接触孔１３を完全に埋め込むために、段差被覆性に優れた化学気相蒸着法（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）でタングステン層１６を接触孔１３の半径以上の厚さでシリコン基板１１の全面に蒸着する。
図１Ｂに示すように、ドライエッチングまたはＣＭＰ法で、絶縁膜１２上に蒸着されたタングステン層１６及びその下のチタン１４及び窒化チタン１５を除去し、接触孔１３内にのみタングステン層１６を残してタングステンプラグを形成する。
最後に表面上に残留する微粒子状の金属残留物を除去するために湿式洗浄を実施する。
しかしながら、以上の方法は、種々の設備で多段階に行わなければならないため、ブランケットタングステン蒸着工程のために必要な設備費用の要求が非常に高く、総工程時間が長くかかるため生産性が低い。また、湿式洗浄以後にも金属残留物が基板上に残留して、後続の金属配線形成工程で配線間に存在すると、ブリッジを形成して素子不良を起こし、生産収率を大きく低下させる。
そこで、別の埋込方法で接触孔内に選択的にプラグを形成する選択的タングステン蒸着法が提案されている。
選択的タングステン蒸着法は、ブランケットタングステン蒸着法と異なり、純粋金属、金属シリサイド、及びＮ／Ｐ＋シリコン等の接触孔内に露出している下部配線材料の異なる成長率を用いた選択的なプラグの形成方法である。これは特に、接着層を形成せずにビアホールにて配線接続される、少なくとも２層以上の配線形成の場合、ビアホールにて配線接続される下部金属層と、単結晶、多結晶シリコン及びビアホールの側壁に形成されるシリコン酸化膜等の絶縁層との蒸着特性の違いを用いている。
図２は、従来の選択的タングステン蒸着法を簡略に示す断面図である。
図２に示すように、下部配線２１の上に絶縁膜２２を形成し、絶縁膜２２をエッチングして下部配線２１を露出させる接触孔２３を形成した後、接触孔２３内の底部に露出する下部配線２１と接触孔２３の側壁物質である絶縁膜２２との蒸着特性の違いを用いて接触孔２３を選択的に埋め込むタングステンプラグ２４を形成する。
しかし、選択的タングステン蒸着法は、タングステンプラグ２４が接触孔２３の底部から上部に成長するに伴い、接触孔２３の周辺にあふれるようになる。この場合、ブランケットタングステン蒸着法のようにＣＭＰを実施して、接触孔２３上に突出したタングステンプラグ２４を除去した後、湿式洗浄を実施しなければならない。
また、下部配線２１がシリコン基板の場合、シリコン基板上に直接形成される接触孔２３の底部に露出したシリコン上にタングステンプラグ２４が成長しながら、タングステンがシリコン側に拡散してワームホール（Ｗｏｒｍｈｏｌｅ）を形成して漏れ電流を発生させる。これが素子不良を誘発するため、２層以上の配線を形成する接触孔の埋込のために選択的タングステン蒸着法は限定的にしか使用されていない。
また、接触孔の側壁材料と下部配線２１との蒸着特性の違いによって、選択的に蒸着されたタングステンプラグ２４と接触孔２３の側壁にギャップ（Ｇａｐ）が発生し、これが美観上の問題や周辺にあふれたタングステンプラグ２４による上部配線の信頼性の低下を誘発する。
図３は、従来の化学気相蒸着法を用いた接触孔の埋込方法を簡略に説明するための断面図である。
図３に示すように、不純物層３２が形成されたシリコン基板３１上に絶縁膜３３を形成し、絶縁膜３３をエッチングして接触孔３４を形成した後、接触孔３４を含む全面にチタン層３５及び窒化チタン層３６を順に蒸着する。
次に、窒化チタン層３６上に銅膜３７を蒸着した後、物理気相蒸着（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程、すなわちスパッタリング工程により金属膜３８、例えばアルミニウム膜、チタン膜またはタンタル膜等の金属膜を形成する。
次に、金属膜３８を大気中に露出、もしくは酸素プラズマ中に露出させて、金属膜３８を酸化させ、金属蒸着防止膜３９を形成する。
次に、露出した銅膜３７の表面に選択的に金属ライナー４０を形成した後、金属ライナー４０によって取り囲まれた領域を満たす金属プラグ４１、例えばアルミニウムプラグを有機金属化学気相蒸着法（ＭＯＣＶＤ）により形成する。
しかし、この従来技術は、接触孔３４の段差（深さ）が増大し直径が急激に減少すると、バリア金属膜３６の形成に用いる蒸着方法であるイオン金属プラズマ法（ＩＭＰ：Ｉｏｎ Ｍｅｔａｌ Ｐｌａｓｍａ）、ロングスルースパッタリング法（ＬＴＳ：Ｌｏｎｇ Ｔｈｒｏｕｇｈ Ｓｐｕｔｔｅｒｉｎｇ）、もしくはコリメ―ションスパッタリング法が短所として指摘される。その短所とは、蒸着物質の直進性の増加により、接触孔３４の底部では段差被覆性が増加するが、接触孔側壁における段差被覆性が大きく減少して、金属プラグ４１の形成に必要な核形成が側壁では起こらないことである。このような場合、接触孔の底部で金属プラグ４１が形成されて接触孔３４の入口方向に成長するに伴い、選択的タングステン蒸着法と同様に、段差が低い接触孔３４の場合、金属が接触孔の周辺に溢れ、一方、段差が高ければ金属プラグの形成に要する時間が長くなる。また、段差が低い接触孔の底部、すなわちバリア金属膜３６の上に酸化処理を施して形成した金属蒸着防止膜３９が存在しているため、この金属蒸着防止膜３９上では金属プラグ４１の成長が起こらないという短所がある。
図４Ａ及び図４Ｂは、それぞれ物理気相蒸着されたバリア金属層（窒化チタン層）上における配線の段差被覆性を説明するための断面図である。
即ち、図４Ａ及び図４Ｂは、直進性を高めて接触孔底部での段差被覆性を高める物理気相蒸着法であるイオン化金属プラズマ法（ＩＭＰ）を用いて、高い段差の接触孔内にバリア金属層を蒸着した場合と、それより段差が低い接触孔にバリア金属層を蒸着し、その後にタングステンを全面蒸着した場合とにおける段差被覆性を示している。
図４Ａに示すように、高段差接触孔（縦横比が約７．５）内の底部では、接触孔外のバリア金属層の厚さの５０％程度の厚さのバリア金属層が確認されるが、側壁ではほとんど確認されない。このバリア金属層の厚さの差は、大気露出後、タングステンの全面蒸着時、初期核の形成時間差を増加させる。これは、大気露出時、バリア金属層の厚さによる密度変化によって自然酸化により薄膜内の酸素含有量が大きく変わるためである。すなわち、接触孔の入口から側壁の下方に行くにしたがってバリア金属層の厚さが減少し、縦横比が大きいほど顕著になることが分かる。これによって全面蒸着されるタングステンの厚さが接触孔の下に行くにしたがって減少するのは縦横比が小さい場合（縦横比が約２．６）である図４Ｂでも見受けられ、接触孔の入口付近で速く蒸着が進行することによって入口付近に突出部を形成し、最終的に接触孔内に形成されたタングステンプラグ中には隙間が形成されてしまう。
このような従来技術の問題点を改善するため、段差被覆性に優れたＣＶＤ法を用いた、窒化チタン等のバリア金属層の形成方法が提案された。
しかし、窒化チタン層の蒸着が高温で行われ、蒸着源としてたとえば四塩化チタン（ＴｉＣｌ４）等の無機化合物を用いると、接触孔の底部での接触抵抗を下げるために導入されたチタンとシリコン基板との過度な反応により、漏れ電流が増加して不良が発生し得る。
また、バリア金属膜内に塩素（Ｃｌ）のような腐食性の元素が残留する場合、金属プラグ及び配線の腐食による断線を起こして初期不良を誘発する。
これとは異なり、有機金属化学気相蒸着（ＭＯＣＶＤ）法を適用する場合、低温蒸着が可能であるが、膜内に残留する炭素不純物による比抵抗の増大と共に、高い段差の接触孔の側壁及び底部における段差被覆性の問題を有する。特に、銅プラグの拡散を防止するためのバリア金属層が化学気相蒸着法によるアルミニウムプラグよりも厚く、銅が金属配線として用いられる場合に問題が生じる。銅に対するバリア特性が窒化チタンよりも優れているが、比抵抗の高い窒化タンタルをバリア金属層として用いると、銅配線を用いることによる配線抵抗の改善効果が大きく減少する。例えば、銅を用いたシングルダマシン（ｓｉｎｇｌｅ ｄａｍａｓｃｅｎｅ）では、配線幅が０．２μｍである場合、接触孔の埋込と配線とを同時に形成するデュアルダマシン（ｄｕａｌ ｄａｍａｓｃｅｎｅ）よりも１１％程度低い配線抵抗を示すが、これは、デュアルダマシンの場合、増大した縦横比によってバリア層の厚さをシングルダマシンよりも増加させなければ銅の拡散を防止できないためである。これは銅の高い拡散性のため、２００℃の低い温度でもシリコン基板上に形成された接触孔底部のバリア層の厚さが小さい場合、銅が基板内部に拡散して深部で捕獲され、銅−シリコン化合物を形成して素子の特性を劣化させるためである。
このような理由で、アルミによる接触孔の埋込には、従来一般に用いられたブランケットタングステン蒸着法、もしくはエッチバック法で埋め込んだ後、銅配線を形成するシングルダマシン法を適用している。また近年、さらに注目されている化学気相蒸着法によるアルミニウムの場合、物理気相蒸着された基板表面や有機化合物を用いて蒸着したバリア層で核形成が均一に起こらないために表面の粗さが不均一となる。これを改善するために、化学及び物理気相蒸着を大気露出なしに連続で行っても、高段差の接触孔の側壁における被覆性が不良でプラグ形成が不可能である。更に、化学気相蒸着法の問題である蒸着温度を下げるために、プラズマと原子層蒸着法とを共に用いる方法が開発されたが、この場合、設備導入のために新規投資が必要となり原価上昇の原因となる。
本発明は、上記した従来技術の問題点を解決するためになされたものであって、バリア金属層の段差被覆性を確保し且つ低温工程が可能なバリア金属層を用いた半導体素子の金属配線製造方法を提供することを目的とする。
上記目的を達成するための本発明の半導体素子の金属配線製造方法は、半導体基板上に層間絶縁膜を形成する工程、前記層間絶縁膜の所定領域をエッチングして接触孔を形成する工程、前記接触孔を含む全面にオーミック金属層を形成する工程、前記オーミック金属層上にシード層を形成する工程、前記シード層上に金属蒸着及び窒化処理を繰返し行いバリア金属層を形成する工程、及び前記バリア金属層上に前記接触孔を埋め込む金属配線を形成する工程を含むことを特徴としている。
また、前記バリア金属層を形成する工程は、前記シード層上に前記シード層とのシリコン還元反応を用いた表面反応により金属層を蒸着により形成する工程、及び前記バリア金属層に変換するために前記金属層を窒化する工程を含むことを特徴としている。
また、前記金属層を窒化する工程はリモートプラズマを用いて前記金属層を前記バリア金属層に変換することを特徴とし、前記金属層を窒化する工程は窒素を含む気体中で行われることを特徴としている。
本発明によれば、多段階の反応気体の供給により、表面反応を最大限利用すると共に、金属膜が下部膜の種類と状態によって異なる選択的蒸着現象を用いて、約４００℃以下の温度でバリア金属層として用いられ得る金属膜を、段差物が形成された基板全面に均一に蒸着することによって、設備費用をタングステン全面蒸着、エッチング法より顕著に下げることができる効果を奏し、また物理気相及び化学気相蒸着設備をそのまま使用可能であるため、設備投資費用を減少させ得る効果もある。
また、本発明は、プラグと配線を蒸着するために必要な工程段階数が低減されるため、生産性と収率の増加を実現することができる。
そして、本発明は、高い縦横比を有する高段差の微細接続口を含む多層配線構造を有する半導体装置において、金属配線の位置に関係なく接続口の埋没と配線形成が可能であり、装置の継続的な超高集積化の傾向と関係なく持続的に製品生産技術に適用され、製造原価低減及び収率向上を実現することができる。
以下、本発明の最も好ましい実施の形態を添付する図面を参照して説明する。
図５Ａ〜図５Ｇは、本発明の第１の実施の形態に係る半導体素子の金属配線製造方法を説明するための断面図である。
図５Ａに示すように、ゲート電極またはビットライン等の半導体要素５２が形成されたシリコン基板５１上に絶縁膜５３を蒸着した後、絶縁膜５３をフォトリソグラフィー及びドライエッチングによりエッチングして、シリコン基板５１及び半導体要素５２の表面を露出させる接触孔５４を形成する。ここで、接触孔５４は、様々の半導体要素５２及びシリコン基板５１を金属配線と接続するコンタクトを成形するためのコンタクトホールまたはビアホールであって、素子集積化によって高い段差を有する。
次に、接触孔５４の底部に形成された自然酸化膜や接触孔５４の底部に残留する不純物を除去するためにウェットエッチングを行う。この場合、ウェットエッチングは、硫酸（Ｈ２ＳＯ４）に約５分間浸漬させた後、また約２００：１に稀釈したフッ酸（ＨF）溶液に約９０秒間浸漬させる。
次に、直進性に優れた高密度プラズマを用いたドライエッチングを行い、接触孔５４の底部に残留する自然酸化膜や、接触孔５４を形成するときのドライエッチングの後に、接触孔５４の底部に堆積して残留するフッ化炭素（ＣＦ）等の高分子層を除去する。
以上のように、接触孔５４を形成した後、後処理工程として２回のエッチングを行うと、接触孔５４の底部の表面を自然酸化膜や不純物なしに清潔に維持できる。
図５Ｂに示すように、高い段差を有する接触孔５４の、段差被覆性の悪い側壁に物理気相蒸着法（ＰＶＤ）、例えばイオン金属プラズマ法（ＩＭＰ）、ロングスルースパッタリング法（ＬＴＳ）またはコリメーションスパッタリング法を用いてオーミック金属層５５を形成する。ここで、オーミック金属層５５は接触抵抗を下げるための低抵抗安定化物質として、好ましくはチタンまたは窒化チタンで形成する。
一方、オーミック金属層５５の厚さは、絶縁膜５３の高さの最大値と接触孔５４の直径を考慮して決定され、また漏れ電流及び接触抵抗等の電気的特性を評価して最適な厚さを決定する。
図５Ｃに示すように、オーミック金属層５５上にタングステンを蒸着するためのシード層５６を蒸着するが、この場合、シード層５６はシリコン層、または、水素を含有した非晶質シリコン層（ＳｉＨｘ（０≦ｘ≦４））で形成する。
例えば、シード層５６として用いる非晶質シリコン層の形成には、シリコン基板５１をチャンバー（図示せず）に移送した後、約４００℃〜５００℃でシリコン基板５１を真空中で加熱した状態で同時にアルゴン（Ａｒ）及びシラン（ＳｉＨ４）ガスをチャンバー内へ吹き込み、低圧（例えば、約１３３Ｐａ〜１３３３Ｐａ（約１Ｔｏｒｒ〜１０Ｔｏｒｒ））に一定時間維持する。この条件下で、非結晶シリコン層は表面反応で形成される。
シード層５６として形成される非晶質シリコン層は、表面反応により蒸着されるため、段差被覆性に優れている。
上述したシード層５６の厚さは、時間及び温度によって増大し、後続工程で蒸着するタングステン層の厚さを基準として決定される。
図５Ｄに示すように、シリコン還元反応を用いてシード層５６上にタングステン層５７を蒸着する。すなわち、六フッ化タングステン（ＷＦ６）ガスをシード層５６の上に流すと、次のようなシリコン還元反応が起きてタングステン層５７が蒸着される。
［シリコン還元反応］
２ＷＦ６（ｇ）＋３Ｓｉ（ｓ）→２Ｗ（ｓ）＋３ＳｉＦ４（ｇ）
このシリコン還元反応の際、下部に存在するシード層５６内のシリコンは蒸着されるタングステン層５７の厚さの約１．２〜１．３倍程度が消費され、タングステン層５７の蒸着後に一定の厚さで残留する。
以上のように、シリコン還元反応により蒸着されたタングステン層５７は、接着層として機能する。
一方、シリコン還元反応によりタングステン層５７の内部及び表面上に未反応の六フッ化タングステン（ＷＦ６）、四フッ化シリコン（ＳｉＦ４）及び三フッ化シラン（ＳｉＨＦ３）の状態の反応生成物が吸着されて残留し得る。このような吸着物を除去するために、タングステン層５７はアルゴンと水素との混合ガスに所定の時間さらされる。
タングステン層５７は、金属配線材料が銅の場合、拡散バリア層としての特性を強化するためにその厚さの増大が必要となる。
タングステン層５７は、その形成工程により異なるが、シード層５６上に配置されると自己制限（ｓｅｌｆ−ｌｉｍｉｔｉｎｇ）する特性がある。そのため、タングステン窒化（ＷＮ）層を得るために、タングステン層５７の形成工程とその窒化処理工程が繰り返される。
すなわち、図５Ｅに示すように、シード層５６との還元反応により形成されたタングステン層５７は、引き続き窒化処理が行われる。このような連続的な工程を繰返し、タングステン層５７をバリア金属層であるタングステン窒化層５７Ａに変換する。ここで、タングステン窒化層５７Ａは、拡散に対するバリア金属層の役割をする。
ここで、タングステン層５７はリモートプラズマ法により、ＮＨ３、Ｎ２Ｈ４もしくはＮ２等の窒素を含む気体中で窒化処理される。
約３００℃以上の高い温度でタングステン層５７を蒸着すると、急激に蒸着速度が増大し、それによってタングステン層５７の密度が減少する。例えば、蒸着時、総圧力が約６６．６Ｐａ（約０．５Ｔｏｒｒ）、ＷＦ６の流量を約１５ｓｃｃｍ、Ａｒの流量を約２ｓｌｍにする場合、約２４０℃の蒸着温度では蒸着速度が約１．１ｎｍ／ｍｉｎであり、約２９０℃の蒸着温度では蒸着速度が約１６５ｎｍ／ｍｉｎである。
以上のように、蒸着速度が増大すると、接触孔５４の直径サイズに依存して連続層となるバリア金属層の厚さの調節が難しくなる。バリア金属層の望ましい厚さは約２ｎｍ〜約３０ｎｍの範囲である。
一方、約４５０℃以上では、シード層５６との反応［２ＷＦ６（ｇ）＋７Ｓｉ（ｓ）→２ＷＳｉ２（ｓ）＋３ＳｉＦ４（ｇ）］によりタングステンシリサイド（ＷＳｉＸ、ｘ≦２）が形成され、比抵抗が急激に増加する。例えば、タングステンの比抵抗は、約５〜１０Ω・ｃｍ（タングステンが窒化チタンもしくは窒化タンタル接着層上に蒸着された場合）、約３１．７〜１１４μΩ・ｃｍ（タングステンが約２３６℃〜２９２℃の温度範囲でシリコン基板上に蒸着される場合）であるが、タングステンシリサイドの比抵抗は約５００μΩ・ｃｍ（約５００℃の温度でシリコン基板上に蒸着される場合）で非常に大きい。
また、反応圧力が増大すると自己制限（ｓｅｌｆ−ｌｉｍｉｔｅｄ）されるタングステン層５７の厚さが増大する。例えば、反応圧力が約０．０６６６Ｐａ、０．１３３Ｐａ、０．２６６Ｐａ（約０．５ｍＴｏｒｒ、１．０ｍＴｏｒｒ、２．０ｍＴｏｒｒ）と増大すると（ここで、蒸着温度は約３４５℃で、ＷＦ６の流量は約２０ｓｃｃｍ、Ａrの流量は約２ｓｌｍ）、自己制限厚み変化が約１８ｎｍ、３２ｎｍ、６０ｎｍと変化する。
以上のように、自己制限されるタングステン層５７の厚さが増大するため、様々なパラメータを考慮して最適な工程条件を決定する必要がある。より詳細には例えば、シード層５６の蒸着の際、ＳｉＨ４の温度（約４００℃〜５００℃）、リモートプラズマの使用有無異なる露出時間にて露出した後の蒸着温度（約２００℃〜３００℃）及びと圧力（約０．１３３Ｐａ〜１３３Ｐａ（約１ｍＴｏｒｒ〜１Ｔｏｒｒ））に伴うタングステン層５７の蒸着速度変化を評価して最適工程条件を算出しなければならない。リモートプラズマ法を用いる場合は、シード層５６の形成時、約４００℃以下の温度であっても蒸着が可能である。
バリア金属層５７Ａを形成する工程では、反応源は１つずつ段階的に反応室に流入され、各々の反応源が流入される間に不活性気体が所定の時間供給される。この特別な反応源の供給により、蒸着層の段差被覆性を向上させ、層内に存在するの不純物を除去する。
図５Ｆに示すように、化学気相蒸着法または原子層蒸着法等の優れた段差被覆性を有する通常の方法で第１アルミニウム層５８Ａを蒸着し、接触孔５４を埋め込む。
続いて、大気中に露出させた後、物理気相蒸着法で第２アルミニウム層５８Ｂを蒸着した後、リフロー処理を行って平坦化を実施する。
この際、第１アルミニウム層５８Ａが大気中に露出し、表面に自然酸化膜が形成されるため、アルゴンプラズマを用いた物理エッチングを施して自然酸化膜を除去した後（大気露出せずに進行する場合は、この過程を省略）、第２アルミニウム層５８Ｂの蒸着及びリフロー処理を実施する。
ここで、リフロー処理では第２アルミニウム層５８Ｂを真空下で熱処理する。特にアルゴン等の不活性ガス中で数秒〜数分、好ましくは約３０秒〜１８０秒間、約３５０℃〜５００℃の温度で熱処理する。
図５Ｇに示すように、第２アルミニウム層５８Ｂのリフロー処理中に基板に加えられる熱と、自然酸化膜を除去する時の物理エッチングとにより、第２アルミニウム層５８Ｂと第１アルミニウム層５８Ａとが界面のない単一層アルミニウム配線５８に形成される。すなわち、リフロー処理後、リフローによってアルミニウム層が流れ込んで接触孔５４の内部を完全に埋め込むと共に平坦化された上面を有するアルミニウム配線５８が形成される。
アルミニウム配線５８は、第１アルミニウム層５８Ａからなるが、第１アルミニウム層５８Ａが粒成長により形成されたものであるため、結晶性が向上する。
以上のように、リフロー工程によりアルミニウム配線５８を形成した後、アルミニウム配線５８上に一般に用いられる反射防止膜５９、例えば、チタンや窒化チタンを物理気相蒸着法で形成して、完全に平坦化された信頼性のある金属配線構造を形成する。
上述したように、第１の実施の形態は、プラグ物質をタングステンではなく化学気相蒸着法を用いてアルミニウムで形成する。従って界面反応の開始温度以上の後続工程がある場合、タングステン層５７を大気露出なしに一定温度以上（約４００℃≦Ｔ≦５００℃）に加熱し、ＮＨ３（またはＮ２）リモートプラズマの処理をして基板上に形成されたタングステン層をタングステン窒化層５７Ａ（ＷＮｘ（ｘ≦２））形態のバリア金属層に変換して、その上に形成されるアルミニウム層の拡散と反応を防止する。
一方、化学気相蒸着法による第１アルミニウム層５８Ａの接触孔５４の埋め込みは、伝導体上にだけ蒸着されるアルミニウム化合物であるＤＭＡＨ（Ｄｉｍｅｔｈｙｌａｌｕｍｉｎｕｍ Ｈｙｄｒｉｄｅ）とＭＰＡ（Ｍｅｔｈｙｌ Ｐｙｒｒｏｌｉｄｉｎｅ Ａｌａｎｅ）などの選択的成長特性を用いると、基板表面に存在するタングステン窒化層上にのみ蒸着される。そのため、第１アルミニウム層５８Ａは、約２５０℃〜４００℃の温度範囲で約１３３Ｐａ〜１３３３Ｐａ（約１Ｔｏｒｒ〜１０Ｔｏｒｒ）の圧力で蒸着される。
このような選択的蒸着特性のあるアルミニウム有機化合物を用いることによって、基板に拡散される過程において有機化合物が低温で分解されるので、不完全反応して発生する微粒子による生産収率低下を防止または最小にすることが可能である。
したがって、アルミニウム有機化合物であるＴＭＡ（Ｔｒｉｍｅｔｈｙｌ Ａｌｕｍｉｎｕｍ）、ＴＩＢＡ（Ｔｒｉｉｓｏｂｕｔｙｌ Ａｌｕｍｉｎｕｍ）、ＤＭＥＡＡ（Ｄｉｍｅｔｈｙｌ Ｅｔｈｙｌａｍｉｎｅ Ａｌａｎｅ）等の選択的成長特性のない化合物を用いる従来の方法は、バリア層が蒸着された接触孔内に金属プラグを選択的に形成する間、気相分解される反応気体の特性により、バリア層を除外した絶縁膜上で核形成を起こし得る。バリア層の蒸着後、大気露出なしに連続に全面に蒸着する場合にも、蒸着方法に関係なく微粒子発生による生産収率の低下がもたらされる。
図６は、本発明の第２の実施の形態に係る半導体素子の金属配線製造方法を示す断面図である。
第２の実施の形態に係る半導体素子の金属配線製造方法では、低温で蒸着された段差被覆性に優れたバリア金属層、すなわちタングステン窒化層上に化学気相蒸着法だけでアルミニウム層を形成し、そのアルミニウム層を接触孔の埋め込みのためのプラグだけでなく、配線としても用いる。図６において、第１の実施の形態で説明された同じ構成要素に対しては同じ参照符号を伏している。
本実施の形態では図６に示すように、タングステン窒化層５７Ａ上に配線の厚さ程度のアルミニウム層５８を化学気相蒸着法（ＣＶＤ）、原子層蒸着法（ＡＬＤ）または反応気体を交互に注入する多段階法を用いて形成する。
続いて、同じ方法で銅層６０をアルミニウム層５８上に、アルミニウム層５８内に注入しようとする量を考慮して一定の厚さに大気に露出せずに蒸着する。次に、銅原子はアルミニウム層５８内に分散され、粒成長による信頼性向上のために真空が維持された反応室内でアルゴン等の不活性の気体中で一定時間の間、熱処理が実施される。この熱処理時にアルミニウム層５８が平坦化される。
最後に、平坦化されたアルミニウム層５８及び銅層６０上に反射防止膜５９を蒸着して、信頼性のある平坦化された金属配線構造を形成する。
金属配線に印加されるストレスによる配線の断線耐性向上の作用があるシリコンのような不純物の添加が必要な場合、アルミニウム層５８を形成する前工程であるタングステン窒化層５７Ａやアルミニウム層５８の蒸着の途中に、シリコン含有化合物が水素及び不活性気体と共に段階的に添加される。この場合、後続の熱処理の間にアルミニウム層５８中に含まれ得るシリコン濃度が低いために微量だけが拡散され、大部分はタングステン窒化層５７Ａ内に凝縮して含まれる。
図７は、本発明の第３の実施の形態に係る半導体素子の金属配線製造方法を示す断面図である。
第３の実施の形態に係る半導体素子の金属配線製造方法では、配線抵抗が最も低い金属である銅層を、低温蒸着されたバリア金属層（タングステン窒化層）上に形成する方法である。図７において、第１及び第２の実施の形態で説明された構成要素と同じ構成要素には、同じ参照符号を付している。
本実施の形態では図７に示すように、アルミニウム層を用いた接触孔の埋め込みと配線を同時に形成する第２の実施の形態とは異なり、バリア金属層であるタングステン窒化層５７Ａ上に化学気相蒸着法により銅層６１が蒸着され、銅層６１上に反射防止膜５９が形成される。
図７において、銅の高い拡散性ゆえに、多層配線形成のために後続の工程にて基板５１に印加される熱エネルギーによって起きる銅の拡散を防止するために、非晶質シリコン形成、タングステン蒸着、及び窒化処理からなるバリア金属層であるタングステン窒化層５７Ａの形成過程が数回繰り返される。
この場合、必要なバリア金属層であるタングステン窒化層５７Ａの厚さまたは繰返しの回数は、適用される半導体素子に依存する後続の熱処理の温度の違いによって変えることが可能なため、半導体素子別に最適化して用いる。
物理気相蒸着法により１次蒸着されたバリア金属層として機能するオーミック金属層５５上に、段差被覆性に優れた２次バリア金属層であるタングステン窒化層５７Ａを形成する場合、積層されている２層のバリア金属層（タングステン窒化層５７Ａ、オーミック金属層５５）の間に形成された不連続層（シード層５６）と２つのバリア金属層の結晶構造差とによって銅の拡散に対するバリア特性が向上する。そのため、バリア層強化のための金属蒸着及び窒化層形成を数回繰返さずに一定の厚さに１回で形成できる。すなわち、タングステン窒化層５７Ａの銅の拡散に対するバリア特性が優れているため、例えばタングステン窒化層５７Ａを約８ｎｍの厚さに蒸着する場合、約６００℃の温度まで約３０分間銅の拡散を防止でき、約２５ｎｍの厚さに蒸着する場合、約７９０℃の温度まで約３０分間拡散を防止できる。
加熱された基板５１上にＣｕ（ｈｆａｃ）ＴＭＶＳ等の選択的成長特性のある気体をアルゴンと共に反応室に供給すると、金属配線である銅が接触孔５４内の底部及び側壁と、そして表面とに均一に化学気相蒸着法により蒸着されているため、これら底面、側壁、及び表面で同時に蒸着が開始される全面蒸着特性を示す。ここで、Ｃｕ（ｈｆａｃ）ＴＭＶＳのｈｆａｃ及びＴＭＶＳはそれぞれ、ｈｅｘａｆｌｕｏｒｏａｃｅｔｙｌａｃｅｔｏｎａｔｅ及びｔｒｉｍｅｔｈｙｌｖｉｎｙｌｓｉｌａｎｅの略称である。段差被覆性の不良による初期の核形成開始に必要な時間差によって、表面と接触孔内の側壁及び底部とで起こる段差被覆性の変化に対する結果を図８Ａ及び図８Ｂに示す。
図８Ａは低温蒸着されたバリア金属層の段差被覆性を説明するための断面図であり、図８Ｂは低温蒸着されたバリア金属層上におけるアルミニウム配線の段差被覆性を説明するための断面図である。
図８Ａに示すように、高い段差（縦横比が約７、限界寸法（ＣＤ）が約０．３μｍ）の接触孔内にバリア金属層を低温で約５ｎｍの厚さに蒸着した場合、段差被覆性が非常に優秀であることがわかる。
例えば、非晶質シリコン層上で約４００℃以下の低温において選択的成長条件で蒸着して形成されたバリア金属層の段差被覆性を測定するため、バリア金属層上に通常用いられるタングステンを全面蒸着すると、接触孔が隙間無く完全に埋め込まれていることが分かる。
図８Ｂに示すように、バリア金属層上で選択的成長特性を有するアルミニウム有機化合物を用いて蒸着すると、高い段差（縦横比が約２０、限界寸法（ＣＤ）が約０．３μｍ）を有する接触孔を完全に埋め込むことができることがわかる。
上述した本発明は、全面に蒸着された段差被覆性の優れたバリア金属層を用いて、シングルまたはデュアルダマシンによる配線工程に適用できる。
図９Ａ及び図９Ｂは、ダマシーン法を用いた本発明に係る半導体素子の金属配線の形成方法を示す断面図である。ここで、第１から第３の実施の形態で説明した同じ構成要素には同じ符号を付している。
図９Ａに示すように、以下の通常の方法でデュアルダマシン構造が形成される。まず、基板表面と接触孔及び配線のような凹んでいる部分に均一にシード層５６及びバリア金属層５７Ｂを蒸着する。次に、ゲート電極またはビットライン等の半導体要素５２が形成されたシリコン基板５１上に第１絶縁膜５３、エッチングバリア膜６２及び第２絶縁膜６３が順に蒸着され、配線が形成されるトレンチを形成するために第２絶縁膜６３がエッチングされ、続いてプラグが形成される接触孔を形成するために第１絶縁膜５３がエッチングされる。
以後、化学気相蒸着法により比抵抗の低い金属膜６４が下部層と選択的蒸着特性を有する化合物を用いて蒸着される。ここで、金属膜の素材には銅やアルミニウムが用いられる。この化学気相蒸着法により、微粒子発生の問題が無く接触孔及び配線用トレンチを埋め込んで半導体素子の表面全体に均一に金属膜６４を蒸着することができる。
図９Ｂに示すように、ＣＭＰ及び洗浄を実施する場合、反射防止膜の蒸着のために金属膜６４の上面部が周囲の絶縁膜６３の高さ以下になるようにする。
一方、図に示されていないが、金属膜６４の再結晶化のための熱処理を行った後、露出した金属膜６４の上部でのみ選択的に金属層の蒸着及び窒化処理を繰返し行い別のバリア金属層の形成が可能である。
以上で、タングステン層を用いた金属層を一例として説明したが、モリブデンまたはシード層の還元反応が起こる耐熱性金属で金属層を形成することもできる。
尚、本発明は、上記した実施の形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更して実施することが可能である。
従来のブランケットタングステン蒸着法を簡略に説明するための断面図である。 従来のブランケットタングステン蒸着法を簡略に説明するための断面図である。 従来の選択的タングステン蒸着法を簡略に説明するための断面図である。 従来の化学気相蒸着法を用いた接触孔の埋込方法を簡略に説明するための断面図である。 従来の物理気相蒸着法を用いたバリア金属層（窒化チタン層）上における配線の段差被覆性を説明するための断面図である。 従来の物理気相蒸着法を用いたバリア金属層（窒化チタン層）上における配線の段差被覆性を説明するための断面図である。 本発明の第１の実施の形態に係る半導体素子の金属配線製造方法を説明するための工程断面図である。 本発明の第１の実施の形態に係る半導体素子の金属配線製造方法を説明するための工程断面図である。 本発明の第１の実施の形態に係る半導体素子の金属配線製造方法を説明するための工程断面図である。 本発明の第１の実施の形態に係る半導体素子の金属配線製造方法を説明するための工程断面図である。 本発明の第１の実施の形態に係る半導体素子の金属配線製造方法を説明するための工程断面図である。 本発明の第１の実施の形態に係る半導体素子の金属配線製造方法を説明するための工程断面図である。 本発明の第１の実施の形態に係る半導体素子の金属配線製造方法を説明するための工程断面図である。 本発明の第２の実施の形態に係る半導体素子の金属配線製造方法により形成された構造を示す断面図である。 本発明の第３の実施の形態に係る半導体素子の金属配線製造方法により形成された構造を示す断面図である。 低温蒸着されたバリア金属層の段差被覆性を説明するための断面図である。 低温蒸着されたバリア金属層上におけるアルミニウム配線の段差被覆性を説明するための断面図である。 デュアルダマシン法を用いた本発明に係る半導体素子の金属配線の形成方法を説明するための断面図である。 デュアルダマシン法を用いた本発明に係る半導体素子の金属配線の形成方法を説明するための断面図である。
符号の説明

５１ シリコン基板
５２ 半導体要素
５３ 絶縁膜
５４ 接触孔
５５ オーミック金属層
５６ シード層
５７ タングステン層
５７Ａ タングステン窒化層
５８ アルミニウム配線
５８Ａ 第１アルミニウム層
５８Ｂ 第２アルミニウム層
５９ 反射防止膜
６０ 銅層
６１ 銅層

Claims (14)

  1. 半導体基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜の所定領域をエッチングして接触孔を形成する工程と、
    前記接触孔を含む全面にオーミック金属層を形成する工程と、
    前記オーミック金属層上にシード層を形成する工程と、
    前記シード層上に金属蒸着及び窒化処理を繰返し行いバリア金属層を形成する工程と、
    前記バリア金属層上に前記接触孔を埋め込む金属配線を形成する工程と
    を含むことを特徴とする半導体素子の金属配線製造方法。
  2. 前記バリア金属層を形成する工程が、
    前記シード層上に前記シード層とのシリコン還元反応を用いた表面反応により金属層を蒸着により形成する工程と、
    前記バリア金属層に変換するために前記金属層を窒化する工程と
    を含むことを特徴とする請求項１に記載の半導体素子の金属配線製造方法。
  3. 前記金属層を窒化する工程が、
    リモートプラズマを用いて前記金属層を前記バリア金属層に変換することを特徴とする請求項２に記載の半導体素子の金属配線製造方法。
  4. 前記金属層を窒化する工程が、
    窒素を含む気体中で行われることを特徴とする請求項３に記載の半導体素子の金属配線製造方法。
  5. 前記金属層が、
    タングステン層で形成されることを特徴とする請求項２に記載の半導体素子の金属配線製造方法。
  6. 前記金属層を蒸着により形成する工程が、
    約２００℃〜３００℃の蒸着温度と約０．１３３〜１３３Ｐａ（約１ｍＴｏｒｒ〜１Ｔｏｒｒ）の蒸着圧力下で行われることを特徴とする請求項２に記載の半導体素子の金属配線製造方法。
  7. 前記金属層が、
    モリブデンまたはシード層の還元反応が起こる耐熱性金属で形成されることを特徴とする請求項２に記載の半導体素子の金属配線製造方法。
  8. 前記シード層が、
    シリコン層または水素を含有するシリコン層で形成されることを特徴とする請求項１に記載の半導体素子の金属配線製造方法。
  9. 前記シード層が、
    約４００℃〜５００℃の温度で基板を加熱しながらシリコン含有気体を供給して蒸着により形成されることを特徴とする請求項８に記載の半導体素子の金属配線製造方法。
  10. 前記シード層を形成する工程と前記バリア金属層を形成する工程とが、
    反応源を一種類ずつ段階的に反応室に流入させ、又は、各々の反応源を流入させる間に不活性気体を所定時間流入させる工程を含むことを特徴とする請求項１に記載の半導体素子の金属配線製造方法。
  11. 前記金属配線を形成する工程が、
    化学気相蒸着法及び原子層蒸着法にて第１アルミニウム層を形成する工程と、
    物理気相蒸着法にて第２アルミニウム層を形成する工程と、
    第１及び第２のアルミニウム層にリフロー処理を行う工程とを含むことを特徴とする請求項１に記載の半導体素子の金属配線製造方法。
  12. 前記第１アルミニウム層を形成する工程において、反応源としてＤＭＡＨ（ｄｉｍｅｔｈｙｌａｌｕｍｉｎｕｍ ｈｙｄｒｉｄｅ）またはＭＰＡ（ｍｅｔｈｙｌ ｐｙｒｒｏｌｉｄｉｎｅ ａｌａｎｅ）が用いられることを特徴とする請求項１１に記載の半導体素子の金属配線製造方法。
  13. 前記金属配線を形成する工程が、
    前記接触孔を完全に埋没させるように化学気相蒸着アルミニウム層を形成する工程と、
    前記アルミニウム層上に銅層を蒸着により形成する工程と、
    前記アルミニウム層内に銅原子を注入する工程と
    を含むことを特徴とする請求項１に記載の半導体素子の金属配線製造方法。
  14. 前記銅層を蒸着により形成する工程において、反応源としてＣｕ（ｈｆａｃ）ＴＭＶＳが用いられることを特徴とする請求項１３に記載の半導体素子の金属配線製造方法。
JP2004373127A 2004-05-10 2004-12-24 低温バリア金属層を用いた半導体素子の金属配線製造方法 Pending JP2005322882A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040032847A KR100688055B1 (ko) 2004-05-10 2004-05-10 저온 장벽금속층을 이용한 금속배선 제조 방법

Publications (1)

Publication Number Publication Date
JP2005322882A true JP2005322882A (ja) 2005-11-17

Family

ID=35239970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004373127A Pending JP2005322882A (ja) 2004-05-10 2004-12-24 低温バリア金属層を用いた半導体素子の金属配線製造方法

Country Status (5)

Country Link
US (1) US7375024B2 (ja)
JP (1) JP2005322882A (ja)
KR (1) KR100688055B1 (ja)
CN (1) CN100431134C (ja)
DE (1) DE102004062472B4 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7544606B2 (en) * 2005-06-01 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method to implement stress free polishing
DE102006025405B4 (de) * 2006-05-31 2018-03-29 Globalfoundries Inc. Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen
KR100760920B1 (ko) * 2006-07-25 2007-09-21 동부일렉트로닉스 주식회사 반도체 집적회로 소자에서 구리 배선을 형성하는 방법
TWI343620B (en) * 2007-02-13 2011-06-11 Nanya Technology Corp Method of manufacturing a contact structure to avoid open issue
US7737026B2 (en) * 2007-03-29 2010-06-15 International Business Machines Corporation Structure and method for low resistance interconnections
JP2011082235A (ja) * 2009-10-05 2011-04-21 Toshiba Corp 半導体装置及びその製造方法
CN102437142A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种降低通孔电阻的金属互联结构及其形成方法
DE102011085084B4 (de) 2011-10-24 2022-01-13 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat sowie Substrat mit einer elektrischen Durchkontaktierung
CN103579090A (zh) * 2012-08-10 2014-02-12 上海华虹Nec电子有限公司 肖特基通孔的制作工艺方法
CN103715171B (zh) * 2013-12-24 2017-01-25 京东方科技集团股份有限公司 导电金属互联线及其制备方法
CN105097695B (zh) * 2014-05-22 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105336670B (zh) * 2014-07-14 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9418856B2 (en) 2014-11-06 2016-08-16 Samsung Electronics Co., Ltd. Methods of forming titanium-aluminum layers for gate electrodes and related semiconductor devices
US11257755B2 (en) * 2020-06-15 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Metal loss prevention in conductive structures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03255632A (ja) * 1990-03-05 1991-11-14 Fujitsu Ltd 半導体装置及びその製造方法
JPH07297150A (ja) * 1994-04-22 1995-11-10 Nec Corp 半導体装置の製造方法
JPH08298288A (ja) * 1995-03-02 1996-11-12 Kawasaki Steel Corp 半導体装置の製造方法
JPH09129575A (ja) * 1995-11-01 1997-05-16 Hitachi Ltd 半導体基板の製造方法及びその装置
JPH11217672A (ja) * 1998-01-30 1999-08-10 Sony Corp 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552339A (en) * 1994-08-29 1996-09-03 Taiwan Semiconductor Manufacturing Company Furnace amorphous-SI cap layer to prevent tungsten volcano effect
KR100266871B1 (ko) * 1996-06-28 2000-10-02 김영환 반도체 소자의 베리어 금속층 형성 방법
US5916365A (en) * 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
KR100269878B1 (ko) 1997-08-22 2000-12-01 윤종용 반도체소자의금속배선형성방법
KR100274603B1 (ko) * 1997-10-01 2001-01-15 윤종용 반도체장치의제조방법및그의제조장치
US6861356B2 (en) * 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
KR100272523B1 (ko) * 1998-01-26 2000-12-01 김영환 반도체소자의배선형성방법
US6228757B1 (en) * 1998-03-05 2001-05-08 Philips Semiconductors, Inc. Process for forming metal interconnects with reduced or eliminated metal recess in vias
US6372633B1 (en) * 1998-07-08 2002-04-16 Applied Materials, Inc. Method and apparatus for forming metal interconnects
US6174799B1 (en) * 1999-01-05 2001-01-16 Advanced Micro Devices, Inc. Graded compound seed layers for semiconductors
US6551872B1 (en) * 1999-07-22 2003-04-22 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance using doped seed layer and integrated circuits produced thereby
US6902763B1 (en) * 1999-10-15 2005-06-07 Asm International N.V. Method for depositing nanolaminate thin films on sensitive surfaces
US6579788B1 (en) * 2000-09-18 2003-06-17 Advanced Micro Devices, Inc. Method of forming conductive interconnections on an integrated circuit device
US20020081845A1 (en) * 2000-12-27 2002-06-27 Novellus Systems, Inc. Method for the formation of diffusion barrier
US6849545B2 (en) * 2001-06-20 2005-02-01 Applied Materials, Inc. System and method to form a composite film stack utilizing sequential deposition techniques
KR20030001103A (ko) * 2001-06-28 2003-01-06 주식회사 하이닉스반도체 원자층 증착법을 이용한 구리 배선용 확산 방지막 형성 방법
US7067424B2 (en) * 2001-12-19 2006-06-27 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
US6720027B2 (en) * 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US20040013803A1 (en) * 2002-07-16 2004-01-22 Applied Materials, Inc. Formation of titanium nitride films using a cyclical deposition process
KR100457843B1 (ko) * 2002-09-18 2004-11-18 삼성전자주식회사 반도체 장치에서 콘택 형성 방법
JP2007523994A (ja) * 2003-06-18 2007-08-23 アプライド　マテリアルズ　インコーポレイテッド バリヤ物質の原子層堆積

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03255632A (ja) * 1990-03-05 1991-11-14 Fujitsu Ltd 半導体装置及びその製造方法
JPH07297150A (ja) * 1994-04-22 1995-11-10 Nec Corp 半導体装置の製造方法
JPH08298288A (ja) * 1995-03-02 1996-11-12 Kawasaki Steel Corp 半導体装置の製造方法
JPH09129575A (ja) * 1995-11-01 1997-05-16 Hitachi Ltd 半導体基板の製造方法及びその装置
JPH11217672A (ja) * 1998-01-30 1999-08-10 Sony Corp 金属窒化物膜の化学的気相成長方法およびこれを用いた電子装置の製造方法

Also Published As

Publication number Publication date
DE102004062472A1 (de) 2005-12-08
US7375024B2 (en) 2008-05-20
CN1697156A (zh) 2005-11-16
US20050250314A1 (en) 2005-11-10
KR20050107966A (ko) 2005-11-16
CN100431134C (zh) 2008-11-05
DE102004062472B4 (de) 2010-08-05
KR100688055B1 (ko) 2007-02-28

Similar Documents

Publication Publication Date Title
US6803310B2 (en) Method for forming a plug metal layer
US7824743B2 (en) Deposition processes for titanium nitride barrier and aluminum
US7135403B2 (en) Method for forming metal interconnection line in semiconductor device
US20090081863A1 (en) Method of forming metal wiring layer of semiconductor device
JP3220034B2 (ja) 半導体装置及びその製造方法
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
JP2005322882A (ja) 低温バリア金属層を用いた半導体素子の金属配線製造方法
US20030199152A1 (en) Method of forming a conductive contact
JP2005527098A (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
JP3027946B2 (ja) 半導体装置およびその製造方法
KR100753416B1 (ko) 반도체 소자의 제조방법
JP2002093746A (ja) 導電性プラグの堆積方法
KR100609049B1 (ko) 반도체 소자의 금속배선 형성방법
KR100578213B1 (ko) 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법
JP2007258390A (ja) 半導体装置、および半導体装置の製造方法
JP4052623B2 (ja) 半導体装置の製造方法
KR100607756B1 (ko) 반도체 소자의 텅스텐 콘택 전극 제조 방법
KR960006436B1 (ko) 반도체장치의 콘택플러그 형성방법
JPH10209280A (ja) 半導体装置の製造方法
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JPH07302771A (ja) バリアメタルの形成方法及び配線接続構造の形成方法
JPH10163128A (ja) タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法
KR20060072521A (ko) 반도체 소자의 제조방법
JP2005260105A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100921