CN102437142A

CN102437142A - 一种降低通孔电阻的金属互联结构及其形成方法

Info

Publication number: CN102437142A
Application number: CN2011102352641A
Authority: CN
Inventors: 胡友存; 傅昶; 张亮; 郑春生
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2011-08-17
Filing date: 2011-08-17
Publication date: 2012-05-02

Abstract

一种降低通孔电阻的金属互联结构，包括衬底硅片上依次覆盖有阻挡层和氧化层，在阻挡层和氧化层中设有通孔，通孔与衬底硅片所形成的并接触有源区的金属硅化物层所接触；通孔底部和侧壁设有金属阻挡层，在底部和侧壁设有金属阻挡层的通孔中设有钨栓，钨栓内设有孔，在该孔的底部和侧壁设有铜种子层，铜种子层与钨栓之间还有第二阻挡层；在氧化层上还依次设有低K阻挡层和低K介质层，在低K阻挡层和低K介质层中设有刻蚀槽，刻蚀槽底部暴露出氧化层中的通孔，刻蚀孔底部和侧壁设有铜阻挡层，铜阻挡层与的铜种子层、第二阻挡层、钨栓和金属阻挡层相接触，底部和侧壁设有铜阻挡层的刻蚀槽中设有铜。

Description

一种降低通孔电阻的金属互联结构及其形成方法

技术领域

本发明涉及一种半导体制造领域芯片金属互联结构，尤其涉及一种可降低通孔电阻的金属互联结构以及形成该结构的方法。

背景技术

传统的接触孔刻蚀工艺是采用钨插塞（Tungsten Plug）工艺，通常的钨插塞工艺采用覆盖式钨淀积（Blanket WCVD），无选择性地阻碍SiO₂表面和接触孔或通孔开口处淀积钨，在进行钨反腐（W Etchback），去除圆片表面的钨，仅留下接触孔或通孔中与SiO₂表面等平面的钨。

中国专利CN101593720A披露了一种钨插塞的制造方法，包括提供具有介质层的半导体基底，在所述介质层中具有介质孔；在所述介质孔中和介质层上沉积厚度小于2500埃的钨金属层，且所述钨金属层至少填满所述介质孔；平坦化所述钨金属层，去除所述介质层上以及所述介质孔开口上方的钨金属层。

但是，由于钨的电阻率较高，所形成的接触孔的电阻值偏高。电阻值偏高会产生很多的问题，比如影响正常工作电流的大小、能量消耗也相对大等，这些问题对于集成电路运作都是不利的因素。

发明内容

本发明为了实现上述目的，提供一种结构新颖的金属互联结构，通过减少金属互联线中钨栓的高度来实现减少整个接触电阻，提高器件的性能。

为了实现上述目的，本发明提供一种降低通孔电阻的金属互联结构，包括：衬底硅片上依次覆盖有阻挡层和氧化层，在阻挡层和氧化层中设有通孔，所述通孔与衬底硅片所形成的并接触有源区的金属硅化物层所接触；

所述通孔底部和侧壁设有金属阻挡层，在底部和侧壁设有金属阻挡层的通孔中设有钨栓，所述钨栓内设有孔，在该孔的底部和侧壁设有铜种子层，所述铜种子层与钨栓之间还有第二阻挡层；

在所述氧化层上还依次设有低K阻挡层和低K介质层，在低K阻挡层和低K介质层中设有刻蚀槽，所述刻蚀槽底部暴露出氧化层中的通孔，所述刻蚀孔底部和侧壁设有铜阻挡层，铜阻挡层与所述的铜种子层、第二阻挡层、钨栓和金属阻挡层相接触，所述底部和侧壁设有铜阻挡层的刻蚀槽中设有铜。

在上述的金属互联结构中，所述金属阻挡层的材料为Ti或TiN。

在上述的金属互联结构中，所述铜阻挡层的材料为TaN或Ta。

在上述的金属互联结构中，所述第二阻挡层的材料为TaN或Ta。

在上述的金属互联结构中，所述钨栓内孔与金属阻挡层不连通。

本发明另外一个目的在于提供形成上述金属互联结构的方法，该方法包括以下步骤：

在衬底硅片上依次沉积阻挡层和氧化层，在氧化层上涂覆一层光刻胶，对光刻胶进行光刻以形成光阻中的开口，利用光阻中的开口对氧化层和阻挡层进行刻蚀，在氧化层和阻挡层中形成通孔，在所述通孔底部暴露出接触衬底硅片中有源区的金属硅化物，并去除光刻胶；

在通孔的底部、侧壁及氧化层上依次沉积一层金属阻挡层、一层钨栓层和一层铜阻挡层，之后再在铜阻挡层上电镀一层金属铜；对金属铜层、铜阻挡层、钨栓层和金属阻挡层先后进行研磨，研磨至露出氧化层为止；

在氧化层上先后再沉积低K阻挡层和低K介质层，在低K介质层上涂覆一层光刻胶，对光刻胶进行光刻，刻蚀由光刻所形成孔下方的低K介质层和低K阻挡层并形成刻蚀槽，去除低K介质层上的光刻胶，所述刻蚀槽位于通孔的上方；

在刻蚀孔底部和侧壁上沉积一层铜阻挡层，该铜阻挡层沉积在刻蚀孔底部暴露出的铜种子层、第二阻挡层、钨栓和金属阻挡层上，在底部和侧壁设有铜阻挡层的刻蚀槽内电镀金属铜，对电镀金属铜和低K介质层的上表面进行平整化处理。

在上述的方法中，所述金属阻挡层的材料为Ti或TiN。

在上述的方法中，所述铜阻挡层的材料为TaN或Ta。

在上述的方法中，所述第二阻挡层的材料为TaN或Ta。

在上述的方法中，所述钨栓的体积占通孔体积的10%~90%。

本发明提供的降低通孔电阻的金属互联结构中，利用低电阻率的金属材料代替部分金属钨栓来实现通孔电阻值的降级，以提高器件的性能。

附图说明

图1是本发明实施例中衬底硅片经过通孔光刻、去胶后的结构图。

图2是本发明实施例中经过金属阻挡层、金属钨沉积后的结构图。

图3是本发明实施例中经过铜阻挡层、铜种子层淀积电镀后的结构图。

图4是本发明实施例中经过研磨后的结构图。

图5是本发明实施例中经过低K阻挡层、低K介质层沉积后的结构图。

图6是本发明提供的降低通孔电阻的金属互联结构结构图。

图7是本发明金属互联结构的等效电路图。

具体实施方式

本发明利用现有的集成电路制备技术，对通孔的制造在不改变其尺寸、功能的情况下，利用低电阻率金属铜代替部分金属钨栓来实现通孔电阻值的降级，以提高器件的性能。

下面对本发明做进行详细描述，以使更好的理解本发明创造，但下述描述并不限制本发明的范围。

如图1所示，在衬底硅片1上依次沉积阻挡层4和氧化层2，在氧化层2上涂覆一层光刻胶。对光刻胶进行光刻以形成光阻中的开口，利用光阻中的开口对氧化层2和阻挡层4进行刻蚀，在氧化层2和阻挡层4中形成通孔。在通孔底部暴露出接触衬底硅片1中有源区的金属硅化物3，并除去氧化层2上光刻胶。

如图2~4所示，在通孔的底部、侧壁及氧化层上依次沉积一层金属阻挡层6、一层钨栓层5和一层铜阻挡层7，之后再在铜阻挡层7上电镀一层金属铜8。对金属铜层8、铜阻挡层7、钨栓层5和金属阻挡层6先后进行研磨，研磨至露出氧化层2为止。金属阻挡层的材料为Ti或TiN，铜阻挡层的材料为TaN或Ta。

如图5所示，在氧化层2上先后再沉积低K阻挡层10和低K介质层9，在低K介质层9上涂覆一层光刻胶，对光刻胶进行光刻，刻蚀由光刻所形成孔下方的低K介质层9和低K阻挡层10并形成刻蚀槽，去除低K介质层9上的光刻胶，所述刻蚀槽位于通孔的上方。

如图6所示，在刻蚀孔底部和侧壁上沉积一层铜阻挡层11，铜阻挡层11的材料为TaN或Ta。该铜阻挡层11沉积在刻蚀孔底部暴露出的铜种子层8、第二阻挡层7、钨栓5和金属阻挡层6上，在底部和侧壁设有铜阻挡层的刻蚀槽内电镀金属铜12，对电镀金属铜12和低K介质层9的上表面进行平整化处理。整个结构中，钨栓的体积占通孔体积的10%~90%，并且不能填满通孔。

本发明沟槽中所填充的所有的金属的总电阻如图7所示，在形成的金属互联结构中，从电镀金属铜12到衬底硅片1的有源区的接触电阻可由R1、R2、R3、R4、R5表示。R1与R2并联连接，R1与R2和R3、R4、R5是串联连接。由于采用低电阻率的金属铜代替部分钨栓，使得钨栓的阻值变小，使其降低的阻值小于R4与R5的阻值之和，从而达到降低通孔电阻值的目的。

以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims

1.一种降低通孔电阻的金属互联结构，其特征在于，包括：

衬底硅片上依次覆盖有阻挡层和氧化层，在阻挡层和氧化层中设有通孔，所述通孔与衬底硅片所形成的并接触有源区的金属硅化物层所接触；

2.根据权利要求1所述的金属互联结构，其特征在于，所述金属阻挡层的材料为Ti或TiN。

3.根据权利要求1所述的金属互联结构，其特征在于，所述铜阻挡层的材料为TaN或Ta。

4.根据权利要求1所述的金属互联结构，其特征在于，所述第二阻挡层的材料为TaN或Ta。

5.根据权利要求1所述的金属互联结构，其特征在于，所述钨栓内孔与金属阻挡层不连通。

6.一种形成权利要求1所述的金属互联结构的方法，其特征在于，包括以下步骤：

7.根据权利要求6所述的方法，其特征在于，所述金属阻挡层的材料为Ti或TiN。

8.根据权利要求6所述的方法，其特征在于，所述铜阻挡层的材料为TaN或Ta。

9.根据权利要求6所述的方法，其特征在于，所述第二阻挡层的材料为TaN或Ta。

10.根据权利要求6所述的方法，其特征在于，所述钨栓的体积占通孔体积的10%~90%。