CN220934078U - 整合式晶片 - Google Patents

整合式晶片 Download PDF

Info

Publication number
CN220934078U
CN220934078U CN202322667661.7U CN202322667661U CN220934078U CN 220934078 U CN220934078 U CN 220934078U CN 202322667661 U CN202322667661 U CN 202322667661U CN 220934078 U CN220934078 U CN 220934078U
Authority
CN
China
Prior art keywords
metal
insulator
capacitor
layer
mim capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202322667661.7U
Other languages
English (en)
Inventor
彭良轩
吕志弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Application granted granted Critical
Publication of CN220934078U publication Critical patent/CN220934078U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种整合式晶片包括第一金属绝缘体金属(MIM)电容器，该第一金属绝缘体金属电容器设置在基板上。该整合式晶片进一步包括第二MIM电容器，该第二MIM电容器设置在该基板上。该第一MIM电容器具有面向该第二MIM电容器的第二外侧壁的第一外侧壁。介电结构布置在该第一MIM电容器及该第二MIM电容器上且侧向地介于该第一MIM电容器与该第二MIM电容器之间。基底导电层布置在该第一MIM电容器与该第二MIM电容器之间且具有大体上平坦的上表面。金属芯布置在该基底导电层的该大体上平坦的上表面上。

Description

整合式晶片
技术领域
本揭露关于整合式晶片。
背景技术
集成电路形成在包含数百万或数亿个晶体管装置的半导体晶粒上。晶体管装置用以充当开关且/或用以产生功率增益以便赋能逻辑功能性。集成电路亦包含用来控制增益、时间常数，及其他IC特性的被动元件。被动元件的一个类型为金属-绝缘体-金属(metal-insulator-metal，MIM)电容器。
实用新型内容
根据本揭露的一些实施例，一种整合式晶片包含：一第一金属绝缘体金属电容器，在一基板上；一第二金属绝缘体金属电容器，设置在该基板上，其中该第一金属绝缘体金属电容器具有一第一外侧壁面向该第二金属绝缘体金属电容器的一第二外侧壁；一介电结构，在该第一金属绝缘体金属电容器及该第二金属绝缘体金属电容器上且侧向地介于该第一金属绝缘体金属电容器与该第二金属绝缘体金属电容器之间；一基底导电层，在该第一金属绝缘体金属电容器与该第二金属绝缘体金属电容器之间且具有一大体上平坦的上表面；以及一金属芯，在该基底导电层的该大体上平坦的上表面上。
根据本揭露的一些实施例，一种整合式晶片包含：一介电结构，在一基板上；一第一金属绝缘体金属电容器及一第二金属绝缘体金属电容器，介于该介电结构与该基板之间，该第一金属绝缘体金属电容器及该第二金属绝缘体金属电容器通过该介电结构的一部分分离；以及一导电结构，在该介电结构的该部分上延伸；其中该导电结构包含一第一阻障层、一晶种层及一金属芯，其中该金属芯的一最底表面为大体上平坦的。
根据本揭露的一些实施例，一种整合式晶片包含：一第一金属绝缘体金属电容器及一第二金属绝缘体金属电容器，在一基板上；一介电结构，在该第一金属绝缘体金属电容器与该第二金属绝缘体金属电容器之间；一基底导电层，在该介电结构上且具有一大体上平坦的上表面；一金属芯，在该基底导电层上；以及一第二绝缘体，包围该金属芯。
附图说明
与附图一起阅读时，本揭示案的态样当自以下详细描述更好地理解。应注意，根据工业中的标准实践，各种特征未按比例描绘。事实上，各种特征的尺寸可出于论述的清晰性而任意地增加或减少。
图1绘示整合式晶片的一些实施例的横截面图，该整合式晶片包含导电结构，该导电结构具有金属芯，该金属芯设置在基底导电层上，该基底导电层包括布置在MIM电容器阵列上的大体上平坦的上表面；
图2A及图2B绘示整合式晶片的一些实施例的横截面图，该整合式晶片包含导电结构，该导电结构具有金属芯，该金属芯设置在基底导电层上，该基底导电层包括布置在MIM电容器阵列上的大体上平坦的上表面；
图3A及图3B绘示整合式晶片的一些实施例的横截面图，该整合式晶片包含导电结构，该导电结构具有金属芯，该金属芯设置在基底导电层上，该基底导电层包括布置在MIM电容器阵列上的大体上平坦的上表面；
图4绘示整合式晶片的一些实施例的横截面图，该整合式晶片包含导电结构，该导电结构具有金属芯，该金属芯设置在基底导电层上，该基底导电层包括布置在MIM电容器阵列上的大体上平坦的上表面；
图5A及图5B绘示整合式晶片的一些实施例的横截面图及俯视图，该整合式晶片包含导电结构，该导电结构具有金属芯，该金属芯设置在基底导电层上，该基底导电层包括布置在MIM电容器阵列上的大体上平坦的上表面；
图6至图21绘示形成整合式晶片的方法的一些实施例的一系列横截面图，该整合式晶片包含导电结构，该导电结构具有金属芯，该金属芯设置在基底导电层上，该基底导电层包括布置在MIM电容器阵列上的大体上平坦的上表面；
图22至图26绘示形成整合式晶片的替代性方法的一些实施例的一系列横截面图，该整合式晶片包含导电结构，该导电结构具有金属芯，该金属芯设置在基底导电层上，该基底导电层包括布置在MIM电容器阵列上的大体上平坦的上表面；
图27至图30绘示形成整合式晶片的替代性方法的一些实施例的一系列横截面图，该整合式晶片包含导电结构，该导电结构具有金属芯，该金属芯设置在基底导电层上，该基底导电层包括布置在MIM电容器阵列上的大体上平坦的上表面；
图31至图33绘示形成整合式晶片的替代性方法的一些实施例的一系列横截面图，该整合式晶片包含导电结构，该导电结构具有金属芯，该金属芯设置在基底导电层上，该基底导电层包括布置在MIM电容器阵列上的大体上平坦的上表面；
图34绘示形成整合式晶片的替代性方法的一些实施例的流程图，该整合式晶片包含导电结构，该导电结构具有金属芯，该金属芯设置在基底导电层上，该基底导电层包括布置在MIM电容器阵列上的大体上平坦的上表面。
【符号说明】
100:横截面图
102:第一MIM电容器
104:基板
106:第二MIM电容器
108:介电结构
109:第一绝缘体
109s:表面
110:绝缘材料
112:导电层
112a:第一导电层
112b:第二导电层
112c:第三导电层
112d:第四导电层
112e:第五导电层
112f:第六导电层
113:导电结构
114:金属芯
114U:大体上平坦的上表面
114L:大体上平坦的下表面
115:基底导电层
115U:大体上平坦的上表面
116:电容器通孔
118:第二绝缘体
200a,200b:横截面图
201:MIM电容器
202/202a/202b:半导体元件
204:互连结构
206:触点
208:互连导线
209:额外导线
210:互连通孔
211:额外通孔
212:介电层
214:蚀刻终止层
216:第一阻障层
218:晶种层
220:第二阻障层
222:额外导线阶层
223:第一导线阶层
224,226:钝化层
228:凸块底层金属/UBM结构
230:焊锡凸块
233:电容器区域
235:逻辑区域
300a:横截面图
301:凹部
302:中间导电特征
302s:大体上平坦的顶部表面
304:第一最外面侧壁
305:第一高度
306:第二最外侧壁
307:第二高度
400:横截面图
402:平面化层
402s:大体上平坦的表面
404:贯穿电容器通孔
500a:横截面图
500b:俯视图
502:第二平面化层
502s:大体上平坦的表面
504:第一厚度
506:第二厚度
600:横截面图
700:横截面图
800:横截面图
802:初始介电结构
900:横截面图
902:平面化工艺
1000:横截面图
1100:横截面图
1102:非图案化阻障层
1200:横截面图
1202:非图案化晶种层
1300:横截面图
1302:遮罩层
1400:横截面图
1500:横截面图
1600:横截面图
1700:横截面图
1800:横截面图
1900:横截面图
2000:横截面图
2100:横截面图
2200:横截面图
2300:横截面图
2400:横截面图
2402:非图案化中间导电特征
2402s:大体上平坦的上表面
2404:平面化工艺
2500:横截面图
2600:横截面图
2700:横截面图
2800:横截面图
2900:横截面图
2902:平面化工艺
3000:横截面图
3100:横截面图
3200:横截面图
3300:横截面图
3400:流程图
3402:动作
3404:动作
3406:动作
3408:动作
3410:动作
3412:动作
3414:动作
具体实施方式
本揭示案提供用于实行本揭示案的不同特征的许多不同实施例或实例。以下描述组件及配置的特定实例以简化本揭示案。当然，这些仅为实例，且不欲为限制性的。例如，以下描述中的第一特征在第二特征上方或之上的形成可包括第一特征及第二特征是直接接触地形成的实施例，且可亦包括额外特征可形成在第一特征与第二特征之间，使得第一特征及第二特征可并非直接接触的实施例。另外，本揭示案可在各种实例中重复参考数字及/或字母。此重复用于简单性及清晰性的目的，且本质上不规定所论述的各种实施例和/或组态之间的关系。
此外，可在本文中使用诸如“下方”、“以下”、“下”、“上方”、“上”等的空间相对术语以便于描述以描述如图中绘示的一个元件或特征与另一元件(多个)或特征(多个)的关系。空间相对术语意欲涵盖除图中描绘的方位之外的使用或操作中的装置的不同方位。设备可以其他方式定向(旋转90度或以其他方位)，且本文中使用的空间相对描述符同样可据此加以解释。
金属绝缘体金属(metal insulator metal，MIM)电容器阵列含有在电容器区域中间隔的多个MIM电容器。在制造期间，MIM电容器可经形成在基板上。在形成该多个MIM电容器之后，介电质可经形成在该多个MIM电容器上及之间。包含导电互连的多个导线阶层可随后经形成至多个MIM电容器上及/或侧向地介于多个MIM电容器中的相邻MIM电容器之间的介电质上。该多个导线阶层可使用各种方法形成，包括镶嵌工艺及电化学电镀(electro-chemical plating，ECP)工艺。ECP工艺可比镶嵌工艺更成本有效，且因此可为较佳的。
当执行ECP工艺时，阻障层及晶种层经形成在介电结构上。光阻剂然后经施加且在晶种层的顶部上显影。显影的光阻剂具有侧壁，该等侧壁限定在相邻MIM电容器上及/或之间的开口。电镀工艺然后经执行以将金属芯形成在晶种层上及显影的光阻剂的侧壁之间。光阻剂及晶种层的未使用部分随后经移除以限定导电结构。额外介电质然后经形成在导电结构上。
然而，由于该多个MIM电容器的表面构形，介电质可具有在相邻MIM电容器之间下沉的不均匀上表面。当晶种层经形成至介电质的不均匀上表面上时，该晶种阶层使晶种层具有成角度表面。用来显影光阻剂的微影术辐射可侧向地反射离开晶种层的成角度表面，从而在光阻剂的显影中产生错误。错误使所得导电结构经不适当地形成或遗漏。不适当地形成的导电结构可导致较低的可靠性及/或良率。
本揭示案提供用以形成整合式晶片的技术，该整合式晶片具有导电结构，该导电结构包含金属芯，该金属芯设置在下层导电基底层的大体上平坦的上表面上，该下层导电基底层布置在下层MIM电容器之间。导电基底层的大体上平坦的表面可使用各种方法加以形成，包括对介电结构执行平面化工艺、将平面化层添加至介电结构，及跨于未图案化晶种层执行额外ECP工艺。这些技术导致导电基底层，该导电基底层具有大体上平坦的上表面，该大体上平坦的上表面减少离开晶种层的微影术辐射的错误反射，借此在形成导电结构中缓和错误。
图1绘示整合式晶片的一些实施例的横截面图100，该整合式晶片包含导电结构，该导电结构具有金属芯，该金属芯设置在基底导电层上，该基底导电层包括布置在MIM电容器阵列上的大体上平坦的上表面。
如图1的横截面图100中所示，第一MIM电容器102定位在基板104上。第二MIM电容器106通过介电结构108与第一MIM电容器102侧向地间隔。在一些实施例中，介电结构108包含第一绝缘体109，该第一绝缘体在第一MIM电容器102及第二MIM电容器106上及之间延伸。在一些实施例中，第一绝缘体109具有上表面(未示出)，该上表面为大体上平坦的，而在其他实施例中，第一绝缘体109的上表面并非平坦的(例如，可为阶梯式的、至少部分成角度的，等等)。
第一MIM电容器102及第二MIM电容器106分别包含通过绝缘材料110间隔的多个导电层112。例如，在一些实施例中，第一MIM电容器102可包含通过绝缘材料110彼此分离的第一导电层112a、第二导电层112b，及第三导电层112c，而第二MIM电容器106可包含通过绝缘材料110彼此分离的第四导电层112d、第五导电层112e，及第六导电层112f。在一些实施例中，第一MIM电容器102及第二MIM电容器106可具有更多或更少导电层。在一些实施例中，绝缘材料110自第一MIM电容器102延伸至第二MIM电容器106。
导电结构113垂直地布置在第一MIM电容器102及第二MIM电容器106上方。导电结构113包含通过基底导电层115与第一绝缘体109分离的金属芯114。在一些实施例中，基底导电层115可包含晶种层。基底导电层115包含背对着基板104的大体上平坦的上表面115U。在一些实施例中，基底导电层115可包含大体上平坦的下表面(未示出)，而在其他实施例中，基底导电层115的下表面可并非平坦的(例如，可为阶梯式的，至少部分成角度的，等等)。金属芯114包含大体上平坦的上表面114U及大体上平坦的下表面114L。在一些实施例中，导电结构113通过电容器通孔116电气耦接至第一MIM电容器102。第二绝缘体118包围导电结构113的外侧壁。
基底导电层115的大体上平坦的上表面115U改良用来形成导电结构113(例如，金属芯114)的微影术工艺的工艺窗。例如，因为基底导电层115的平坦上表面115U为大体上平坦的，所以来自微影术工艺的辐射不会反射离开基底导电层115的成角度表面以错误地暴露设置在基底导电层115上的光阻剂(未示出)。通过减少错误反射的原因，光阻剂的不适当显影可经缓和，从而导致导电结构113的最终布局中的较低数目的错误。
图2A及图2B绘示整合式晶片的一些实施例的横截面图200a、200b，该整合式晶片包含导电结构，该导电结构具有金属芯，该金属芯设置在基底导电层上，该基底导电层包括布置在MIM电容器阵列上的大体上平坦的上表面。
如图2A的横截面图200a中所示，在一些实施例中，多个半导体元件202设置在多个MIM电容器201下方的基板104上及/或内。多个半导体元件202通过多个触点206电气耦接至互连结构204。互连结构204包含通过一或多个介电层212及一或多个蚀刻终止层214包围的多个互连导线208及多个互连通孔(未示出)。在一些实施例中，互连结构204电气耦接至多个MIM电容器201。
导电结构113包含基底导电层115及金属芯114。在一些实施例中，基底导电层115包含沿导电结构113的底部延伸的第一阻障层216及设置在第一阻障层216与金属芯114之间的晶种层218。在一些实施例中，晶种层218在第一阻障层216与金属芯114之间连续地延伸。在一些实施例中，金属芯114具有覆盖晶种层218的顶部的最底表面。
在一些实施例中，第二阻障层220包围金属芯114、晶种层218，及/或第一阻障层216。在进一步实施例中，第二阻障层220延伸至第一阻障层216的底部表面。在其他实施例中，金属芯114直接接触第二绝缘体118。在一些实施例中，晶种层218的最底表面为平坦的且在导电结构113的相对最外侧壁之间延伸。
在一些实施例中，导电结构113、第一阻障层216，及第二绝缘体118一起为多个导线阶层中的第一导线阶层223。在一些实施例中，多个导线阶层中的一或多个额外导线阶层222电气耦接至包含导电结构113及第二绝缘体118的第一导线阶层223。在一些实施例中，一或多个额外导线阶层222包含导电结构、阻障层，及绝缘体。在一些实施例中，一或多个额外导线阶层222的导电结构为或包含与第一导线阶层223的导电结构113相同的材料。在其他实施例中，一或多个额外导线阶层222的导电结构为或包含相比于第一导线阶层223的导电结构113的一或多个不同材料。
在一些实施例中，一或多个钝化层224、226形成在一或多个额外导线阶层222上。在一些实施例中，一或多个钝化层224、226为或包含氮化物(例如，氮化硅)、碳化物(例如，碳化硅)、氧化物等等，或以上所列材料的一些组合。在一些实施例中，多个凸块底层金属(under-bump metallurgy，UBM)结构228延伸穿过一或多个钝化层224、226且直接接触额外导线阶层222。在一些实施例中，多个UBM结构228包括扩散阻障层及晶种层。在一些实施例中，扩散阻障层可亦充当黏合层(或胶层)。扩散阻障层可包含钽、氮化钽、钛、氮化钛，或其组合。晶种层包含用以赋能金属柱、焊锡凸块等的沉积的材料。在一些实施例中，多个焊锡凸块230形成在多个UBM结构228上。
如图2B的横截面图200b中所示，在一些实施例中，整合式晶片包含电容器区域233及逻辑区域235。多个MIM电容器201在电容器区域233内，且未在逻辑区域235内。在一些实施例中，多个半导体元件202/202a/202b在电容器区域233及逻辑区域235两者内。在一些实施例中，多个半导体元件202可包含晶体管装置(例如，平面FET、FinFET、全环绕栅极(gate-all-around，GAA)装置等)。在一些实施例中，耦接至逻辑区域235内的半导体元件202/202b的互连结构204在多个MIM电容器201上方延伸。多个互连导线208中的额外导线209及复数互连通孔210中的额外通孔211形成在具有多个MIM电容器201的高度阶层处。在进一步实施例中，额外通孔211电气耦接至第一导线阶层223的导电结构113。
图3A及图3B绘示整合式晶片的一些实施例的横截面图，该整合式晶片包含导电结构，该导电结构具有金属芯，该金属芯设置在基底导电层上，该基底导电层包括布置在MIM电容器阵列上的大体上平坦的上表面。
如图3A的横截面图300a中所示，在一些实施例中，第一绝缘体109具有大体上平坦的表面109s。在一些实施例中，大体上平坦的表面109s为平面的。在一些实施例中，晶种层218的最底表面为平坦的且自第一最外面侧壁304延伸至导电结构的第二最外侧壁306。在进一步实施例中，第一最外面侧壁304具有等于第二最外侧壁306的第二高度307的第一高度305。
如图3B的横截面图300b中所示，在一些实施例中，第一绝缘体109不具有大体上平坦的表面。凹部301(以幻影示出)在第一MIM电容器102与第二MIM电容器106之间侧向地延伸至第一绝缘体109中。导电结构113自第一绝缘体109的顶部上方延伸至凹部301内。导电结构113包含基底导电层115及金属芯114。在一些实施例中，基底导电层115包含第一阻障层216、晶种层218，及中间导电特征302。在一些实施例中，中间导电特征302具有延伸至凹部301中的底部表面及大体上平坦的顶部表面302s。在一些实施例中，中间导电特征302为或包含与金属芯114相同的材料。在一些实施例中，中间导电特征302部分地在凹部301上延伸，使得中间导电特征302具有在不同高度处的多个下表面。
在一些实施例中，中间导电特征302的大体上平坦的顶部表面302s在导电结构113的第一最外面侧壁304与第二最外侧壁306之间延伸。第一最外面侧壁304侧向地介于第一MIM电容器102与第二MIM电容器106之间。在进一步实施例中，第一最外面侧壁304的第一高度305大于第二最外侧壁306的第二高度307。
图4绘示整合式晶片的一些实施例的横截面图，该整合式晶片包含导电结构，该导电结构具有金属芯，该金属芯设置在基底导电层上，该基底导电层包括布置在MIM电容器阵列上的大体上平坦的上表面。
如图4的横截面图400中所示，在一些实施例中，介电结构108包含第一绝缘体109及将第一绝缘体109与导电结构113分离的平面化层402。平面化层402具有延伸至第一绝缘体109中的凹部301(以幻影示出)中的底部表面。平面化层402具有面向基板104的底部表面及背对着凹部301的大体上平坦的表面402s两者。在一些实施例中，大体上平坦的表面402s为平面的。
在一些实施例中，多个贯穿电容器通孔404用来将导电结构113电气耦接至多个MIM电容器201。多个贯穿电容器通孔404延伸穿过多个MIM电容器201。在一些实施例中，多个贯穿电容器通孔404中的贯穿电容器通孔可接触多个导电层112中的一或多个导电层。在进一步实施例中，贯穿电容器通孔404延伸穿过多个导电层内的虚拟导电层区域以将多个贯穿电容器通孔404与多个导电层112中的特定导电层隔离。例如，贯穿电容器通孔可电气耦接至第一导电层112a及第三导电层112c，但与第二导电层112b隔离。在一些实施例中，多个贯穿电容器通孔404是通过一个蚀刻及一个沉积工艺形成。
图5A及图5B绘示整合式晶片的一些实施例的横截面图及俯视图，该整合式晶片包含导电结构，该导电结构具有金属芯，该金属芯设置在基底导电层上，该基底导电层包括布置在MIM电容器阵列上的大体上平坦的上表面。
如图5A的横截面图500a中所示，在一些实施例中，介电结构108进一步包含将第一绝缘体109与导电结构113分离的第二平面化层502。第二平面化层502延伸至第一绝缘体109中的凹部301(以幻影示出)中。第二平面化层502具有背对着基板104的大体上平坦的表面502s。在一些实施例中，第二平面化层502具有第一厚度504且第一绝缘体109具有第二厚度506，且第一厚度504大于第二厚度506。
如图5B的俯视图500b中所示，在一些实施例中，多个MIM电容器201以阵列布置在电容器区域233中。图5A中所示的横截面图500a对应于图5B中自A至A’所示的线。类似地，图5B中所示的俯视图500b对应于图5A中自A至A’所示的线。
参考图6至图21，形成具有导电结构的MIM电容器阵列的方法的一些实施例的横截面图，该导电结构形成在大体上平坦的表面上。尽管图6至图21经描述为一系列动作，但将了解，这些动作并非限制性的，因为动作的顺序在其他实施例中可改变，且所揭示的方法亦可适用于其他结构。在其他实施例中，例示且/或描述的一些动作可完全或部分省略。
如图6的横截面图600中所示，多个半导体元件202及互连结构204形成在基板104上。在一些实施例中，互连结构204包含多个互连导线208及多个互连通孔(未示出)，该多个互连通孔通过多个触点206电气耦接至多个半导体元件202。互连结构204通过多个介电层212及多个蚀刻终止层214包围。在一些实施例中，多个介电层212为或包含氧化物(例如，二氧化硅)、低介电材料、极低介电材料、类似物或前述各者的任何组合。在一些实施例中，多个蚀刻终止层214为或包含碳化硅、氮化硅、类似者，或前述各者的任何组合。在一些实施例中，多个互连导线208及多个互连通孔包含钨(W)、铝(Al)、铜(Cu)，或另一导电材料中的一个。
如图7的横截面图700中所示，第一MIM电容器102及第二MIM电容器106形成在互连结构204上。在一些实施例中，第一MIM电容器102及第二MIM电容器106可例如通过沉积且图案化多个导电层112及多个导电层112之间的绝缘材料110的沉积及图案化形成。沉积可例如为化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapordeposition，PVD)、原子层沉积(atomic layer deposition，ALD)、溅射、电化学电镀、无电电镀、一些其他合适的沉积工艺，或前述各者的组合中的一个。图案化可例如通过形成且图案化光阻剂以使多个导电层112及将要蚀刻的绝缘材料110的部分暴露，及然后蚀刻整合式晶片的暴露部分来执行。在一些实施例中，一或多个虚拟导电区域(未示出)形成在多个导电层112内以稍后帮助形成贯穿电容器通孔404，该贯穿电容器通孔延伸穿过第一MIM电容器102或第二MIM电容器106。在第一MIM电容器102与第二MIM电容器106之间留下缝隙。在一些实施例中，多个导电层112为或包括例如钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、铝(Al)、铝钛(AlTi)，一些其他导电材料，或前述各者的组合。在一些实施例中，绝缘材料110包含高介电材料、二氧化硅(SiO2)、金属氧化物(例如，ZrO2、Al2O3、HfO2、HfAlO、Ta2O5，或类似者)，或另一合适的材料中的一个。在一些实施例中，第一MIM电容器102及第二MIM电容器106为电容器区域233内个多个MIM电容器201中的两者。
如图8的横截面图800中所示，第一绝缘体109形成在第一MIM电容器102及第二MIM电容器106上及第一MIM电容器102与第二MIM电容器106之间。在一些实施例中，第一绝缘体109可例如通过诸如CVD工艺的一或多个沉积工艺，或一些其他合适的工艺(多个)形成。第一绝缘体109经形成，使得在第一MIM电容器102与第二MIM电容器106之间的第一绝缘体109的顶部表面中存在凹部301。在一些实施例中，凹部301是由于由第一MIM电容器102及第二MIM电容器106的间隔产生的不匀表面而形成。在一些实施例中，第一绝缘体109为或包含氧化物(例如，二氧化硅)、氮化物(例如，氮化硅)、低介电材料、极低介电材料、玻璃纤维、类似者或前述各者的任何组合。在一些实施例中，第一绝缘体109形成初始介电结构802。
如图9的横截面图900中所示，对第一绝缘体109执行平面化工艺902。平面化工艺902导致第一绝缘体109具有大体上平坦的表面109s，该大体上平坦的表面109s在第一MIM电容器102及第二MIM电容器106上延伸。在一些实施例中，平面化工艺902为化学机械平面化(chemical-mechanical planarization，CMP)工艺或另一平面化工艺(例如，机械研磨工艺、蚀刻工艺，或类似者)。在一些实施例中，初始介电结构802经修改以形成具有大体上平坦的表面109s的介电结构108，该大体上平坦的表面109s自第一MIM电容器102的正上方连续地延伸至第二MIM电容器106的正上方。
如图10的横截面图1000中所示，多个电容器通孔116形成在第一绝缘体109中。在一些实施例中，多个电容器通孔116为或包含金属，诸如铜(Cu)、氮化钛(TiN)、钨(W)、铝(Al)、氮化钽(TaN)、类似者，或前述各者的任何组合。在一些实施例中，第一绝缘体109经图案化以形成接触开口(未示出)，该接触开口使第一MIM电容器102及第二MIM电容器106暴露。多个电容器通孔116然后经形成在接触开口中。在一些实施例中，多个电容器通孔116是通过将导电材料沉积在接触开口内且然后使用平面化工艺以自接触开口上方移除导电材料形成。在一些实施例中，相同平面化工艺可使用在图9及图10中。沉积可例如通过CVD、PVD、ALD、溅射、电化学电镀、无电电镀、一些其他合适的沉积工艺，或前述各者的组合执行。平面化可例如通过CMP工艺或一些其他合适的工艺执行。
如图11的横截面图1100中所示，非图案化阻障层1102经形成在第一绝缘体109上。在一些实施例中，非图案化阻障层1102为或包含金属，诸如钛(Ti)、氮化钛(TiN)、铝(Al)、钽(Ta)、氮化钽(TaN)、类似者，或前述各者的任何组合。在一些实施例中，由于具有大体上平坦的表面109s的第一绝缘体109，非图案化阻障层1102的顶部表面亦为大体上平坦的。
如图12的横截面图1200中所示，非图案化晶种层1202经形成在第一绝缘体109上。在一些实施例中，非图案化晶种层1202为或包含金属，诸如铜或类似者。在一些实施例中，由于具有大体上平坦的表面109s的第一绝缘体109，非图案化晶种层1202的顶部表面亦为大体上平坦的。
如图13的横截面图1300中所示，遮罩层1302(例如，正性/负性光阻剂、硬光罩等)经形成在非图案化晶种层1202上。在一些实施例中，遮罩层1302是通过将非图案化遮罩层(未示出)沉积在非图案化晶种层1202上(例如，通过旋涂工艺)形成。非图案化遮罩层然后经图案化(例如，通过微影术工艺，诸如极紫外微影术，或类似者)，从而产生遮罩层1302。
如图14的横截面图1400中所示，金属芯114根据遮罩层1302形成在非图案化晶种层1202上。在一些实施例中，金属芯114为或包含金属，诸如铜或类似者。金属芯114可例如通过使用电化学电镀(electrochemical plating，ECP)工艺以使均匀金属层生长在非图案化晶种层1202上加以形成。由于ECP工艺的均匀性及非图案化晶种层1202的顶部表面为大体上平坦的，金属芯114的顶部表面亦为大体上平坦的。
如图15的横截面图1500中所示，遮罩层1302经移除，从而留下伸出非图案化晶种层1202的金属芯114。遮罩层1302可例如通过一或多个刻蚀过程、一或多个灰化工艺、超音波洗涤，或一些其他工艺中的任何一个移除。
如图16的横截面图1600中所示，非图案化晶种层(图15的1202)及非图案化阻障层(图15的1102)的部分经移除，从而产生晶种层218及第一阻障层216。在一些实施例中，非图案化晶种层1202及非图案化阻障层1102的移除部分侧向地邻近于金属芯114，此举保护所得晶种层218及第一阻障层216以免移除。在一些实施例中，部分是使用干式蚀刻工艺、湿式刻蚀工艺、电浆增强蚀刻工艺、另一类似工艺，或前述各者的组合中的一个移除。在一些实施例中，金属芯114的顶部表面通过刻蚀工艺部分地蚀刻，然而，金属芯114的顶部表面由于刻蚀工艺不影响金属芯114的显著部分而仍然为大体上平坦的。非图案化晶种层1202及非图案化阻障层1102的厚度显著地低于金属芯114的厚度，使得移除非图案化晶种层1202及非图案化阻障层1102的部分所需要的最小蚀刻不会强烈地影响所得金属芯114。金属芯114、晶种层218，及第一阻障层216的剩余部分形成具有基底导电层115及金属芯114的导电结构113。
如图17的横截面图1700中所示，在一些实施例中，第二阻障层220经形成在金属芯114上。在一些实施例中，第二阻障层220为或包含金属，诸如钛(Ti)、氮化钛(TiN)、铝(Al)、钽(Ta)、氮化钽(TaN)、类似者，或前述各者的任何组合。在一些实施例中，第二阻障层220包含与第一阻障层216相同的材料。在一些实施例中，第二阻障层220未形成在金属芯114上，且退火经执行以使导电结构113稳定。在其他实施例中，第二阻障层220未形成在金属芯114上，且退火未经执行。
如图18的横截面图1800中所示，在一些实施例中，第二绝缘体118经形成在金属芯114周围。在一些实施例中，第二绝缘体118可例如通过诸如CVD工艺的一或多个沉积工艺，或一些其他合适的工艺(多个)，及诸如CMP工艺的一或多个平面化工艺形成。在一些实施例中，第二绝缘体118为或包含氧化物(例如，二氧化硅)、低介电材料、极低介电材料、类似者或前述各者的任何组合。在一些实施例中，第二绝缘体118为或包含与第一绝缘体109相同的材料。在一些实施例中，第二绝缘体118的材料可防止在无第二阻障层220或退火的情况下自导电结构113扩散。
如图19的横截面图1900中所示，额外导线阶层222可经形成在第二绝缘体118上。在一些实施例中，类似于图11至图18中所示的那些的步骤经重复一或多次以形成额外导线阶层222。在一些实施例中，额外导线阶层222电气耦接至彼此及多个MIM电容器201以形成第二互连结构。
如图20的横截面图2000中所示，在一些实施例中，一或多个钝化层224、226经形成在额外导线阶层222上。一或多个钝化层224、226为或包含氮化物(例如，氮化硅)、碳化物(例如，碳化硅)、氧化物，或类似者，或以上所列材料的一些组合。
如图21的横截面图2100中所示，在一些实施例中，多个UBM结构228形成在一或多个钝化层224、226上。在一些实施例中，多个UBM结构228包括扩散阻障层及晶种层。在一些实施例中，扩散阻障层可亦充当黏合层(或胶层)。扩散阻障层可包含钽、氮化钽、钛、氮化钛，或其组合。晶种层包含用以赋能金属柱、焊锡凸块等的沉积的材料。多个UBM结构228延伸穿过一或多个钝化层224、226且直接接触额外导线阶层222。在一些实施例中，多个焊锡凸块230形成在多个UBM结构228上。
参考图22至图26，形成具有金属芯的MIM电容器阵列的替代性方法的一些实施例的横截面图，该金属芯形成在大体上平坦的表面上。尽管图22至图26经描述为一系列动作，但将了解，这些动作并非限制性的，因为动作的顺序在其他实施例中可改变，且所揭示的方法亦可适用于其他结构。在其他实施例中，例示且/或描述的一些动作可完全或部分省略。
如图22的横截面图2200中所示，在一些实施例中，提供如关于图6至图8所描述的整合式晶片。电容器通孔116是使用一或多个蚀刻步骤及一或多个沉积步骤形成在第一绝缘体109中。凹部301延伸至第一绝缘体109的上表面中。
如图23的横截面图2300中所示，在一些实施例中，非图案化阻障层1102及非图案化晶种层1202形成在第一绝缘体上。非图案化阻障层1102及非图案化晶种层1202延伸至凹部301中。
如图24的横截面图2400中所示，在一些实施例中，非图案化中间导电特征2402形成在非图案化晶种层1202上。非图案化中间导电特征2402是通过ECP工艺形成。在非图案化中间导电特征2402经形成之后，平面化工艺(例如，CMP工艺)2404经执行，从而产生具有大体上平坦的上表面2402s的非图案化中间导电特征2402。在一些实施例中，非图案化中间导电特征2402包含与非图案化晶种层1202相同的材料。
如图25的横截面图2500中所示，在一些实施例中，金属芯114经形成在非图案化中间导电特征2402上。金属芯114是使用遮罩层1302图案化。由于非图案化中间导电特征2402的大体上平坦的上表面2402s，金属芯114亦具有大体上平坦的上表面及大体上平坦的下表面。
如图26的横截面图2600中所示，在一些实施例中，非图案化中间导电特征2402、非图案化晶种层1202，及非图案化阻障层1102的部分经移除。金属芯114、中间导电特征302、晶种层218，及第一阻障层216的剩余部分形成具有基底导电层115及金属芯114的导电结构113。基底导电层115具有大体上平坦的上表面。在一些实施例中，导电结构113具有第一最外面侧壁304及相对的第二最外侧壁306，第一最外面侧壁304侧向地介于第一MIM电容器102与第二MIM电容器106之间且具有大于第二最外侧壁306的第二高度307的第一高度305。在一些实施例中，工艺以类似于图17至图21中所示的那个的方式继续。
参考图27至图30，形成具有导电结构113的MIM电容器阵列的替代性方法的一些实施例的横截面图，该导电结构113形成在大体上平坦的表面上。尽管图27至图30经描述为一系列动作，但将了解，这些动作并非限制性的，因为动作的顺序在其他实施例中可改变，且所揭示的方法亦可适用于其他结构。在其他实施例中，例示且/或描述的一些动作可完全或部分省略。
如图27的横截面图2700中所示，提供如关于图6至图8所描述的整合式晶片。第一绝缘体109形成在第一MIM电容器102及第二MIM电容器106上及第一MIM电容器102与第二MIM电容器106之间。
如图28的横截面图2800中所示，在一些实施例中，平面化层402经形成在第一绝缘体109上。在一些实施例中，平面化层402为或包含氧化物(例如，二氧化硅)、低介电材料、极低介电材料、类似者或前述各者的任何组合。在一些实施例中，平面化层402为与第一绝缘体109相同的材料。在其他实施例中，平面化层402为与第一绝缘体109不同的材料。在一些实施例中，第一绝缘体109为使用高密度电浆(high-density plasma，HDP)CVD工艺形成的氧化物，且平面化层402为使用电浆增强(plasma enhanced，PE)CVD工艺形成的氧化物。亦即，第一绝缘体109为或包含HDP-CVD氧化物且平面化层402为或包含PE-CVD氧化物。
如图29的横截面图2900中所示，在一些实施例中，对平面化层402执行平面化工艺(例如，CMP工艺)2902，从而产生具有大体上平坦的表面402s的平面化层402。剩余平面化层402及第一绝缘体109一起形成介电结构108。
如图30的横截面图3000中所示，在一些实施例中，形成延伸穿过介电结构108的电容器通孔116。另外，非图案化阻障层1102及非图案化晶种层1202经形成在平面化层402的大体上平坦的表面402s上。在一些实施例中，工艺以类似于图13至图21中所示的那个的方式继续。
参考图31至图33，形成具有导电结构的MIM电容器阵列的替代性方法的一些实施例的横截面图，该导电结构形成在大体上平坦的表面上。尽管图31至图33经描述为一系列动作，但将了解，这些动作并非限制性的，因为动作的顺序在其他实施例中可改变，且所揭示的方法亦可适用于其他结构。在其他实施例中，例示且/或描述的一些动作可完全或部分省略。
如图31的横截面图3100中所示，提供如关于图6至图8所描述的整合式晶片。第一绝缘体109形成在第一MIM电容器102及第二MIM电容器106上及第一MIM电容器102与第二MIM电容器106之间。凹部301延伸至第一MIM电容器102与第二MIM电容器106之间的第一绝缘体109的上表面中。
如图32的横截面图3200中所示，在一些实施例中，第二平面化层502经形成在第一绝缘体109上。在一些实施例中，第二平面化层502具有第一厚度504且第一绝缘体109具有第二厚度506，且第一厚度504大于第二厚度506。在一些实施例中，第二平面化层502具有相较于第一绝缘体的较大最大厚度。第二平面化层502的增强厚度504产生充满的凹部(图31的301)以及具有大体上平坦的表面502s的第二平面化层502。第二平面化层502及第一绝缘体109一起形成介电结构108。
如图33的横截面图3300中所示，在一些实施例中，延伸穿过介电结构108的电容器通孔116经形成。另外，非图案化阻障层1102及非图案化晶种层1202经形成在第二平面化层502的大体上平坦的表面502s上。在一些实施例中，工艺以类似于图13至图21中所示的那个的方式继续。
图34绘示形成具有导电结构的MIM电容器阵列的方法的一些实施例的流程图3400，该导电结构形成在大体上平坦的表面上。尽管这个方法及本文中例示且/或描述的其他方法经例示为一系列动作或事件，但将了解，本揭示案不限于所例示的顺序或动作。因而，在一些实施例中，动作可以相比于所例示的不同顺序实施，且/或可同时实施。此外，在一些实施例中，所例示的动作或事件可再分成多个动作或事件，该等动作或事件可在与其他动作或子动作分离的时间或同时实施。在一些实施例中，一些例示的动作或事件可经省略，且其他未例示的动作或事件可经包括。
在动作3402处，第一金属绝缘体金属(metal insulator metal，MIM)电容器及第二金属绝缘体金属电容器经形成在基板上。图7绘示对应于动作3402的一些实施例的横截面图700。
在动作3404处，介电结构经形成在第一MIM电容器与第二MIM电容器之间。图8至图9绘示对应于动作3404的一些实施例的横截面图800至900。
在动作3406处，具有大体上平坦的上表面的基底导电层经形成在介电结构上。图11至图12绘示对应于动作3406的一些实施例的横截面图1100至1200。
在动作3408处，遮罩层经形成至基底导电层的大体上平坦的上表面上。图13绘示对应于动作3408的一些实施例的横截面图1300。
在动作3410处，金属芯经形成至基底导电层上及遮罩层的侧壁之间。图14绘示对应于动作3410的一些实施例的横截面图1400。
在动作3412处，遮罩层经移除。图15绘示对应于动作3412的一些实施例的横截面图1500。
在动作3414处，第二绝缘体经形成在金属芯及基底导电层上。图18绘示对应于动作3414的一些实施例的横截面图1800。
因此，本揭示案涉及形成像素阵列的方法，该像素阵列包括晶圆的背侧上基板触点以增加像素可扩缩性，而不增加浮动扩散区域与主体触点区域之间的泄漏。
一些实施例涉及整合式晶片，该整合式晶片包括第一金属绝缘体金属(metalinsulator metal，MIM)电容器，该第一金属绝缘体金属电容器设置在基板上。整合式晶片进一步包括第二MIM电容器，该第二MIM电容器设置在基板上。第一MIM电容器具有面向第二MIM电容器的第二外侧壁的第一外侧壁。介电结构布置在第一MIM电容器及第二MIM电容器上且侧向地介于第一MIM电容器与第二MIM电容器之间。基底导电层布置在第一MIM电容器与第二MIM电容器之间且具有大体上平坦的上表面。金属芯布置在基底导电层的大体上平坦的上表面上。在一些实施例中，该金属芯及该基底导电层一起为一导电结构，且该基底导电层的该大体上平坦的上表面在该导电结构的一第一最外面侧壁与相对的一第二最外侧壁之间延伸，该第一最外面侧壁侧向地介于该第一金属绝缘体金属电容器与该第二金属绝缘体金属电容器之间且具有一第一高度，该第一高度大于或等于该第二最外侧壁的一第二高度。在一些实施例中，该基底导电层包含一晶种层，且该金属芯具有该晶种层的一顶部表面上的一最底表面。在一些实施例中，该晶种层的一最底表面为平坦的，且该最底表面自该金属芯的一第一最外面侧壁延伸至该金属芯的一第二最外侧壁。在一些实施例中，该晶种层的一最底表面延伸至该介电结构内的一凹部中。在一些实施例中，该介电结构包含一第一绝缘体及一平面化层，该平面化层延伸至该第一绝缘体内的一凹部中，且其中该平面化层具有相比于该第一绝缘体的一较大最大厚度。
其他实施例涉及像素阵列，该像素阵列包括基板上的介电结构。第一金属绝缘体金属(metal insulator metal，MIM)电容器及第二MIM电容器介于介电结构与基板之间。第一MIM电容器及第二MIM电容器通过介电结构的一部分分离。导电结构在介电结构的部分上延伸。第一阻障层将导电结构与介电结构间隔开。导电结构包含晶种层及金属芯，其中金属芯的最底表面为大体上平坦的。在一些实施例中，该介电结构包含一第一绝缘体及介于该第一阻障层与该第一绝缘体之间的一平面化层，其中该第一绝缘体包含具有介于该第一金属绝缘体金属电容器与该第二金属绝缘体金属电容器之间的一凹部的一顶部表面，其中该平面化层延伸至该凹部中，且其中该平面化层具有一大体上平坦的上表面，该大体上平坦的上表面自该第一金属绝缘体金属电容器的正上方延伸至该第二金属绝缘体金属电容器的正上方。在一些实施例中，该平面化层具有相比于该第一绝缘体的一较大最大厚度。在一些实施例中，该平面化层包含氧化物，且该第一绝缘体包含玻璃纤维。在一些实施例中，该介电结构具有带有介于该第一金属绝缘体金属电容器与该第二金属绝缘体金属电容器之间的一凹部的一顶部表面，且其中该导电结构延伸至该凹部中。在一些实施例中，整合式晶片进一步包含一第二绝缘体，覆盖该介电结构，该第二绝缘体包围该导电结构的外侧壁，且整合式晶片进一步包含一第二阻障层，在该导电结构与该第二绝缘体之间延伸。在一些实施例中，该第二阻障层延伸至该第一阻障层的一底部表面。
一些其他实施例涉及形成整合式晶片的方法，该方法包括将第一金属绝缘体金属(metal insulator metal，MIM)电容器及第二金属绝缘体金属电容器形成在基板上。介电结构经形成在第一MIM电容器与第二MIM电容器之间。具有大体上平坦的上表面的基底导电层经形成在介电结构上。遮罩层经形成至基底导电层的大体上平坦的上表面上。金属芯经形成至基底导电层上及遮罩层的侧壁之间。遮罩阶层然后经移除。第二绝缘体经形成在金属芯及基底导电层上。在一些实施例中，形成该介电结构的步骤包含以下步骤：形成一初始介电结构在该第一金属绝缘体金属电容器与该第二金属绝缘体金属电容器之间，该初始介电结构具有介于该第一金属绝缘体金属电容器与该第二金属绝缘体金属电容器之间的一凹部，且修改该初始介电结构以形成具有一平面上表面的该介电结构，该平面上表面自该第一金属绝缘体金属电容器的正上方连续地延伸至该第二金属绝缘体金属电容器的正上方。在一些实施例中，该初始介电结构包含一第一绝缘体，该第一绝缘体具有在该第一绝缘体的一顶部表面内的该凹部，且修改该初始介电结构的步骤包含以下步骤：在形成该基底导电层之前，将一平面化层形成在该第一绝缘体上以形成该介电结构，该平面化层具有一大体上平坦的上表面及一底部表面，该底部表面延伸至该凹部中。在一些实施例中，形成该平面化层的步骤进一步包含以下步骤：执行一平面化工艺以使该平面化层的一上表面平坦化，从而形成该大体上平坦的上表面。在一些实施例中，形成该基底导电层的步骤进一步包含以下步骤：将一第一阻障层形成在该介电结构上；形成一晶种层在该第一阻障层上，该晶种层位在该第一金属绝缘体金属电容器及该第二金属绝缘体金属电容器的正上方且延伸至介于该第一金属绝缘体金属电容器与该第二金属绝缘体金属电容器之间的该介电结构中中的一凹部中；以及将一中间导电特征生长在该晶种层上，其中该中间导电特征具有延伸至该凹部中的一底部表面。在一些实施例中，方法进一步包含在该遮罩层经移除之后移除该基底导电层的部分，使得该基底导电层的剩余部分完全在该金属芯下方。在一些实施例中，第二绝缘体直接接触金属芯。在一些实施例中，一种整合式晶片包含：一第一金属绝缘体金属电容器及一第二金属绝缘体金属电容器，在一基板上；一介电结构，在第一金属绝缘体金属电容器与第二金属绝缘体金属电容器之间；一基底导电层，在介电结构上且具有一大体上平坦的上表面；一金属芯，在基底导电层上；以及一第二绝缘体，包围金属芯。
将了解，在这个撰写的描述中，以及在以下申请专利范围中，术语“第一”、“第二”、“第三”、“第四”等仅为一般识别符，该等一般识别符使用于简化描述以区分一图或一系列图的不同单元。本质上，这些术语不暗示用于这些元件的任何时间顺序或结构接近性，且并非意欲描述不同的例示实施例及/或未例示实施例中的对应元件。例如，关于第一图描述的“第一介电层”可未必对应于关于另一图描述的“第一介电层”，且可未必对应于非例示实施例中的“第一介电层”。
前述内容概括若干实施例的特征，使得熟悉此项技术者可更好地理解本揭示案的态样。熟悉此项技术者将了解，他们可容易使用本揭示内容作为用于设计或修改其他工艺及结构的基础，以用于实施相同目的及/或达成本文介绍的实施例的相同优点。熟悉此项技术者应亦认识到，此类等效构造不脱离本揭示案的精神及范畴，且他们可在不脱离本揭示案的精神及范畴的情况下在本文中做出各种变化、置换，及改变。

Claims (10)

1.一种整合式晶片，其特征在于，包含：
一第一金属绝缘体金属电容器，在一基板上；
一第二金属绝缘体金属电容器，在该基板上，其中该第一金属绝缘体金属电容器具有一第一外侧壁面向该第二金属绝缘体金属电容器的一第二外侧壁；
一介电结构，在该第一金属绝缘体金属电容器及该第二金属绝缘体金属电容器上且侧向地介于该第一金属绝缘体金属电容器与该第二金属绝缘体金属电容器之间；
一基底导电层，在该第一金属绝缘体金属电容器与该第二金属绝缘体金属电容器之间且具有一大体上平坦的上表面；以及
一金属芯，在该基底导电层的该大体上平坦的上表面上。
2.如权利要求1所述的整合式晶片，其特征在于，其中该金属芯及该基底导电层一起为一导电结构，且该基底导电层的该大体上平坦的上表面在该导电结构的一第一最外面侧壁与相对的一第二最外侧壁之间延伸，该第一最外面侧壁侧向地介于该第一金属绝缘体金属电容器与该第二金属绝缘体金属电容器之间且具有一第一高度，该第一高度大于或等于该第二最外侧壁的一第二高度。
3.如权利要求1所述的整合式晶片，其特征在于，其中该基底导电层包含一晶种层，且该金属芯具有该晶种层的一顶部表面上的一最底表面。
4.如权利要求3所述的整合式晶片，其特征在于，其中该晶种层的一最底表面为平坦的，且该最底表面自该金属芯的一第一最外面侧壁延伸至该金属芯的一第二最外侧壁。
5.如权利要求3所述的整合式晶片，其特征在于，其中该晶种层的一最底表面延伸至该介电结构内的一凹部中。
6.如权利要求1～5其中任一所述的整合式晶片，其特征在于，其中该介电结构包含一第一绝缘体及一平面化层，该平面化层延伸至该第一绝缘体内的一凹部中，且其中该平面化层具有相比于该第一绝缘体的一较大最大厚度。
7.一种整合式晶片，其特征在于，包含：
一介电结构，在一基板上；
一第一金属绝缘体金属电容器及一第二金属绝缘体金属电容器，介于该介电结构与该基板之间，该第一金属绝缘体金属电容器及该第二金属绝缘体金属电容器通过该介电结构的一部分分离；以及
一导电结构，在该介电结构的该部分上延伸；
其中该导电结构包含一第一阻障层、一晶种层及一金属芯，其中该金属芯的一最底表面为大体上平坦的。
8.如权利要求7所述的整合式晶片，其特征在于，其中该介电结构包含一第一绝缘体及介于该第一阻障层与该第一绝缘体之间的一平面化层，其中该第一绝缘体包含具有介于该第一金属绝缘体金属电容器与该第二金属绝缘体金属电容器之间的一凹部的一顶部表面，其中该平面化层延伸至该凹部中，且其中该平面化层具有一大体上平坦的上表面，该大体上平坦的上表面自该第一金属绝缘体金属电容器的正上方延伸至该第二金属绝缘体金属电容器的正上方。
9.如权利要求7或权利要求8所述的整合式晶片，其特征在于，其中该介电结构具有带有介于该第一金属绝缘体金属电容器与该第二金属绝缘体金属电容器之间的一凹部的一顶部表面，且其中该导电结构延伸至该凹部中。
10.一种整合式晶片，其特征在于，包含：
一第一金属绝缘体金属电容器及一第二金属绝缘体金属电容器，在一基板上；
一介电结构，在该第一金属绝缘体金属电容器与该第二金属绝缘体金属电容器之间；
一基底导电层，在该介电结构上且具有一大体上平坦的上表面；
一金属芯，在该基底导电层上；以及
一第二绝缘体，包围该金属芯。
CN202322667661.7U 2022-10-28 2023-10-07 整合式晶片 Active CN220934078U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202263420203P 2022-10-28 2022-10-28
US63/420,203 2022-10-28
US18/150,299 2023-01-05
US18/150,299 US20240145377A1 (en) 2022-10-28 2023-01-05 Planarization structure for mim topography

Publications (1)

Publication Number Publication Date
CN220934078U true CN220934078U (zh) 2024-05-10

Family

ID=90834311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202322667661.7U Active CN220934078U (zh) 2022-10-28 2023-10-07 整合式晶片

Country Status (2)

Country Link
US (1) US20240145377A1 (zh)
CN (1) CN220934078U (zh)

Also Published As

Publication number Publication date
US20240145377A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US11569124B2 (en) Interconnect structure having an etch stop layer over conductive lines
US7462535B2 (en) Semiconductor device with analog capacitor and method of fabricating the same
JP3672752B2 (ja) デュアルダマシン構造体とその形成方法
US12051646B2 (en) Metal line structure and method
US7511349B2 (en) Contact or via hole structure with enlarged bottom critical dimension
US11670501B2 (en) Semiconductor device structure with resistive elements
US20140327109A1 (en) Deep trench capacitor manufactured by streamlined process
US7633138B2 (en) Semiconductor device and method of manufacturing the same
US8101985B2 (en) Capacitors and methods of manufacture thereof
US7071057B2 (en) Methods of fabricating MIM capacitors of semiconductor devices
US11658063B2 (en) Method for preparing semiconductor device structure with air gap
KR20070088167A (ko) 높은 정전용량을 갖는 커패시터, 이를 포함하는 집적회로장치 및 그 제조방법
US9859165B1 (en) Planarization process for forming semiconductor device structure
US9418886B1 (en) Method of forming conductive features
US9406883B1 (en) Structure and formation method of memory device
CN220934078U (zh) 整合式晶片
TWI845976B (zh) 積體晶片及其形成方法
US9768064B1 (en) Formation method of semiconductor device structure
US7956398B2 (en) Capacitor of semiconductor device and method of fabricating the same
US8669661B2 (en) Metal line and via formation using hard masks
US10276396B2 (en) Method for forming semiconductor device with damascene structure
TW202433672A (zh) 整合式晶片及其形成的方法
US20240222261A1 (en) Semiconductor structure and forming method thereof
US20240222262A1 (en) Semiconductor structure and forming method thereof
US11251128B2 (en) Semiconductor device structure with air gap for reducing capacitive coupling

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant