CN101211890B - 半导体器件的金属线及其制造方法 - Google Patents

半导体器件的金属线及其制造方法 Download PDF

Info

Publication number
CN101211890B
CN101211890B CN2007101626525A CN200710162652A CN101211890B CN 101211890 B CN101211890 B CN 101211890B CN 2007101626525 A CN2007101626525 A CN 2007101626525A CN 200710162652 A CN200710162652 A CN 200710162652A CN 101211890 B CN101211890 B CN 101211890B
Authority
CN
China
Prior art keywords
pattern
barrier
hole
interlayer dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101626525A
Other languages
English (en)
Other versions
CN101211890A (zh
Inventor
金承显
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101211890A publication Critical patent/CN101211890A/zh
Application granted granted Critical
Publication of CN101211890B publication Critical patent/CN101211890B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件的金属线及其制造方法。在一个实施例中，所述金属线包括第一层间介质层图案，其形成在下互连结构上，并具有暴露下互连结构的下互连的通孔；第一阻挡图案，其有选择地覆盖下互连和通孔的侧壁；第二层间介质层图案，其在第一层间介质层图案上，并具有暴露通孔的沟槽；第二阻挡图案，其覆盖沟槽的内壁和第一阻挡图案；种晶图案，其形成在第二阻挡图案上；以及铜线，形成在种晶图案上。

Description

半导体器件的金属线及其制造方法
交叉引用
本申请要求于2006年12月27目提交的韩国专利申请No.10-2006-0135605的优先权，其在此全部引入作为参考。
背景技术
半导体器件已经变得高度集成化和以高速操作。因此，晶体管的尺寸变得逐渐减小。随着晶体管的集成度增加，所以半导体器件的金属线制造为微尺寸。结果，由于寄生电阻和电容，施加到金属线的信号被延迟或失真，因此妨碍了半导体器件的高速操作。
为了解决这样的问题，已经迅速开发了一种使用铜的铜线，因为铜线与广泛用作半导体器件的金属线材料的铝或铝合金相比，具有更低电阻和更高的电子迁移率。
为了形成铜线，形成铜层然后必须将其刻蚀。然而铜不像铝那样容易被刻蚀，并且铜层的表面在空气中被快速氧化。因此，已经开发镶嵌(damascene)工艺，以解决当形成铜线时的这样的问题。
根据镶嵌工艺，通孔和沟槽形成于层间介质层中，铜层淀积在层间介质层上，使得通孔和沟槽被铜层填充，并且通过化学机械抛光(CMP)工艺将铜层平坦化，使得铜线形成于通孔和沟槽中。
包含于铜线中的铜离子容易扩散到层间介质层，并可能导致对相邻金属线的短路。因此，在层间介质层中形成通孔和沟槽，然后在通孔和沟槽的内壁上形成阻挡层，以防止铜离子扩散。
然而，因为形成在通孔和沟槽的内壁上的阻挡层具有较差的台阶覆盖，所以当在通孔和沟槽的内壁上形成铜线时，可能产生不希望的空隙。具体地，空隙可能是由于薄阻挡金属层的溅射工艺形成的。
发明内容
本发明的实施例提供了半导体器件的金属线，其中当形成铜线时可防止产生空隙。因此，提供了阻挡层的阶梯覆盖。
根据一个实施例，半导体器件的金属线包括第一层间介质层图案，其形成在下互连结构上，并具有暴露下互连结构的下互连的通孔；第一阻挡图案，其用于选择性地覆盖下互连和通孔的侧壁；第二层间介质层图案，其覆盖第一层间介质层图案，并具有暴露通孔的沟槽；第二阻挡图案，其覆盖沟槽的内壁和第一阻挡图案；种晶(seed)图案，其形成在第二阻挡图案上；以及铜线，其形成在种晶图案上。
根据另一实施例，半导体器件的金属互连结构包括：第一层间介质层图案，其形成在下互连上，并具有暴露所述下互连的通孔；第一阻挡图案，其有选择地设置在所述通孔的一部分上，形成在所述通孔的侧壁上的第一阻挡图案的侧面的高度低于所述通孔的高度；第二层间介质层图案，其在所述第一层间介质层图案上，并具有在所述通孔上方的沟槽；第二阻挡图案，其在所述沟槽和通孔中，所述第二阻挡图案覆盖所述第一阻挡图案；种晶图案，其形成在所述第二阻挡图案上；以及铜线，其形成在所述种晶图案上。
根据本发明实施例的用于制造半导体器件的金属互连结构的方法包括：在下互连上形成第一层间介质层图案，和在所述第一层间介质层图案上形成第二层间介质层图案，其中所述第一层间介质层图案具有暴露所述下互连的通孔，而所述第二层间介质层图案具有暴露所述通孔的沟槽；形成第一阻挡图案，其有选择地覆盖所述通孔的侧壁和所暴露的下互连，形成在所述通孔的侧壁上的第一阻挡图案的侧面的高度低于所述通孔的高度；在第二介质层图案上，包括在所述沟槽和通孔中，形成第二阻挡图案，并覆盖所述第一阻挡图案；在所述第二阻挡图案上形成种晶图案；以及在所述种晶图案上形成铜线。
另外，根据本发明另一实施例的用于制造半导体器件的金属互连结构的方法包括：在下互连结构上形成第一层间介质层；在所述第一层间介质层上形成第二层间介质层；通过构图所述第一和第二层间介质层来形成通孔和沟槽，其暴露所述下互连结构的下互连；形成第一阻挡层，其覆盖所述通孔和所述沟槽；对所述第一阻挡层执行毯式刻蚀(blanket etching)处理，以形成第一阻挡层图案，所述第一阻挡层图案有选择地覆盖所述通孔和所述沟槽的侧壁，所述第一阻挡层图案的倾斜的侧壁具有在其向下的方向上逐渐增加的变化的厚度；在所述通孔和所述沟槽中，包括在所述第一阻挡图案上，形成第二阻挡层图案；在所述第二阻挡层上形成种晶图案；以及在所述种晶图案上形成铜线。
附图说明
图1是示出根据本发明实施例的半导体器件的金属线的截面图；
图2到图5是示出根据本发明实施例的用于制造图1所示的半导体器件的金属线的方法的截面图；
图6是示出根据本发明实施例的半导体器件的金属线的截面图；以及
图7到图9是示出根据本发明实施例的用于制造图6所示的半导体器件的金属线的方法的截面图。
具体实施方式
图1是示出根据一个实施例的半导体器件的金属线的截面图。
参考图1，半导体器件的金属线150可以包括下互连结构50、第一层间介质层图案60、第一阻挡图案70、第二层间介质层图案80、第二阻挡图案90、种晶图案100和铜线110。
在一个实施例中，下互连结构50包括层间介质层20和30，以及下互连40，但实施例不限于此。下互连40和层间介质层20可以形成在包括各种器件结构的衬底10上。
第一层间介质层图案60设置在下互连结构50上，而第二层间介质层图案80设置在第一层间介质层图案上。第一层间介质层图案60具有通孔65，并且通孔65暴露下互连结构50的下互连40。
第一阻挡图案70设置在通孔65中在通孔65的侧壁和通过通孔65暴露的下互连40上。设置在通孔65的侧壁上的第一阻挡图案70的部分将被定义为第一图案72，而设置在下互连40上的第一阻挡图案70将被定义为第二图案74。根据实施例，第一阻挡图案70可以由以下材料形成，例如TaN、Ta、Ti、TiN和TiSiN。
在该实施例中，第一阻挡图案70的第一图案72具有比第一层间介质层图案60低的高度。第一图案72的该减小的高度被用于防止在铜线110中产生空隙。
第二层间介质层图案80具有暴露通孔65和第一阻挡图案70的沟槽82。沟槽82具有比通孔65的表面面积更大的区域。
第二阻挡图案90覆盖沟槽82的内壁、通孔65的内壁和第一阻挡图案70。因为第一阻挡图案70和第二阻挡图案90在通孔65的底表面上重叠，所以第二阻挡图案90在通孔65的底表面上具有稳定结构。因此，可以防止在形成铜线的过程中产生空隙。根据实施例，第二阻挡图案90可以由以下材料形成，例如TaN、Ta、Ti、TiN和TiSiN。
种晶图案100形成在第二阻挡图案90上，而铜线110设置在种晶图案100上，从而得到根据本实施例的金属线。
图2到图5是示出根据本发明实施例的用于制造图1所示的半导体器件的金属线的方法的截面图。
参考图2，具有通孔65的第一层间介质层图案60和具有沟槽82的第二层间介质层图案80可以形成在下互连结构50上。下互连结构50可以是，例如，形成在衬底10上的下金属互连40。
根据某些实施例，第一和第二层间介质层图案60和80可以通过例如以下步骤形成，淀积第一层间介质层、可选淀积刻蚀停止层(未示出)、淀积第二层间介质层、形成用于通孔的光致抗蚀剂图案、使用该光致抗蚀剂图案刻蚀第二和第一层间介质层以形成下金属互连40上的通孔、形成用于沟槽的第二光致抗蚀剂图案、和使用该第二光致抗蚀剂图案刻蚀第二层间介质层以形成第一层间介质层中的通孔上的沟槽82。
参考图3，在第二层间介质层图案80上和沟槽82与通孔65中形成第一阻挡层75。在该实施例中，第一阻挡层75可以使用以下材料，例如TaN、Ta、Ti、TiN和TiSiN。
然后，在第一阻挡层75上形成树脂图案78。
为了形成树脂图案78，树脂层79形成在第一阻挡层75的整个表面上。在一个实施例中，树脂层79可以包括Novalac树脂，并完全覆盖第一阻挡层75。
形成树脂层79，然后回刻它，使得形成树脂图案78。根据实施例，树脂图案78的厚度小于通孔65的高度。
参考图4，树脂图案形成于通孔65中，然后使用树脂图案78作为蚀刻掩模，使第一阻挡层75形成图案，使得第一阻挡图案70形成于通孔65中。可以使用例如HNO3/HF溶液对第一阻挡层75进行湿法蚀刻工艺或使用例如等离子体对其进行干法蚀刻工艺。
通过使第一阻挡层75形成图案而形成的第一阻挡图案70包括第一图案72和第二图案74。第一图案72形成在通孔65的侧壁上，而第二图案74与下金属互连40的上表面电接触。第一图案72具有由树脂图案78确定的高度。
根据本实施例，因为树脂图案78厚度小于通孔65的高度，所以第一图案72的高度也小于通孔65的高度。
参考图5，第二阻挡层95形成在第二层间介质层图案80和第一阻挡图案70上。第二阻挡层95可以由下列材料形成，例如TaN、Ta、Ti、TiN和TiSiN。
在形成第二阻挡层95之后，可以在第二阻挡层95上形成种晶层105。在一个实施例中，种晶层105可以使用例如铜的材料。
在形成第二阻挡层95和种晶层105之后，可以在种晶层105上形成铜层115。
根据实施例，因为第二阻挡层95与第一阻挡图案70在第一层间介质层图案60的通孔65的底表面上重叠，所以当形成铜层115时可以防止在通孔65中产生空隙。
然后，通过CMP工艺移除形成在第二层间介质层图案80的上表面上的铜层115、种晶层105和第二阻挡层95，使得形成铜线110、种晶图案100和第二阻挡层图案90，如图1所示。
图6是示出根据本发明另一实施例的半导体器件的金属线的截面图。
参考图6，半导体器件的金属线250可以包括下互连结构150、第一层间介质层图案160、第一阻挡图案170、第二层间介质层图案180、第二阻挡图案190、种晶图案200和铜线210。
在一个实施例中，下互连结构150包括层间介质层120和130，以及下互连140，但实施例不限于此。下互连140和层间介质层120可以形成在包括各种器件结构的衬底1100上。
第一层间介质层图案160设置在下互连结构150上，而第二层间介质层图案180设置在第一层间介质层图案160上。第一层间介质层图案160具有通孔165，并且通孔165暴露下互连结构150的下互连140。另外，第二层间介质层图案180具有暴露通孔165的沟槽182。
第一阻挡图案170形成在第一层间介质层图案160上的通孔165的侧壁上，和形成在第二层间介质层图案180上的沟槽182的侧壁上。选择性地形成在通孔165和沟槽182的侧壁上的第一阻挡图案170的截面具有在其向下的方向上逐渐增加的变化的厚度。第一阻挡图案170可以由下列材料形成，例如TaN、Ta、Ti、TiN、SiN和TiSiN。
第一阻挡图案170的倾斜的侧壁截面具有在其向下的方向上逐渐增加的变化的厚度，使得可以防止在铜线210中产生空隙。
第二阻挡图案190覆盖沟槽182的内壁、通孔165的内壁、第一阻挡图案170和下互连140。因为第一阻挡图案170选择性地只设置在通孔165和沟槽182的侧壁上，所以第二阻挡图案190在通孔165的底表面上具有稳定结构，因此，可以防止在形成铜线的过程中产生空隙。根据实施例，第二阻挡图案190可以使用以下材料，例如TaN、Ta、Ti、TiN和TiSiN。
种晶图案200形成在第二阻挡图案190上，而铜线210设置在种晶图案200上，从而得到根据本实施例的金属线。
图7到图9是示出根据本发明实施例的用于制造图6所示的半导体器件的金属线的方法的截面图。
参考图7，可以在半导体衬底1100上形成具有下互连140的下互连结构150。
然后，在下互连结构150上形成具有通孔165的第一层间介质层图案160和具有沟槽182的第二层间介质层图案180。
在一个实施例中，第一和第二层间介质层图案160和180可以通过以下步骤形成：淀积第一层间介质层(未示出)和第二层间介质层(未示出)，然后形成通孔165和沟槽182。通孔165和沟槽182可以通过典型的镶嵌工艺形成。
在形成具有通孔165的第一层间介质层图案160和具有沟槽182的第二层间介质层图案180之后，可以在第二层间介质层图案180上形成第一阻挡层175。第一阻挡层175可以由下列材料形成，例如TaN、Ta、Ti、TiN、SiN和TiSiN。
参考图8，对第一阻挡层175进行毯式蚀刻工艺，使得第一阻挡层图案170有选择地形成在通孔165和沟槽182的侧面上。
参考图9，第二阻挡层195形成在包括沟槽182和通孔165的第二层间介质层图案180上和在第一阻挡层图案170上。第二阻挡层195可以有以下材料形成，例如TaN、Ta、Ti、TiN和TiSiN。
在形成第二阻挡层195之后，可以在第二阻挡层195上形成种晶层205。在一个实施例中，种晶层205可以包括例如铜的材料。
然后，可以在种晶层205上形成铜层215。
因为第二阻挡层195与设置在第一层间介质层图案160的通孔165的侧壁上和第二层间介质层图案180的沟槽182的侧壁上的第一阻挡图案170重叠，所以可以防止在形成铜层215时在通孔165和沟槽182中产生空隙。
通过CMP工艺移除形成在第二层间介质层图案180的上表面上的铜层215、种晶层205和第二阻挡层195，使得形成铜线210、种晶图案200和第二阻挡层图案190，如图6所示。
根据如上所述的实施例，改进了阻挡层的形状和结构，使得可以防止在形成铜线时产生空隙。
虽然在图中未示出，但可利用所述的阻挡层的形状和结构形成下金属互连和金属互连的其它层。
当在此使用术语“在…上″或“在…上方”时，当涉及层、区域、图案或结构时，应该理解所述层、区域、图案或结构可以直接在另一层或结构上，或也可能存在中间的层、区域、图案或结构。当在此使用术语“在…下″或“在…下方”时，当涉及层、区域、图案或结构时，应该理解所述层、区域、图案或结构可以直接在另一层或结构的下面，或也可能存在中间的层、区域、图案或结构。
本说明书中所指的任何“一个实施例”、“实施例”、“示例实施例”等是指结合实施例描述的特定的特征、结构或特性被包含于本发明的至少一个实施例中。说明书中的多个位置出现的这些术语不是必须都指相同的实施例。另外，当结合任何实施例描述特定的特征、结构或特性时，可以认为结合其他实施例来实现这样的特征、结构或特性是落入本领域技术人员理解的范围内的。
尽管已参考许多示例的实施例描述了实施例，但应当理解，本领域技术人员可设计出许多落入本发明公开原理的精神和范围内的其他修改和实施例。更具体地，在本公开、附图和附加权利要求的范围内对组成部分和/或元件结合布局进行多种变化和修改都是可能的。除了对组成部分和/或布局的变化和修改之外，替换的使用对于本领域技术人员也是显而易见的。

Claims (19)

1.一种半导体器件的金属互连结构，包括：
第一层间介质层图案，其形成在下互连上，并具有暴露所述下互连的通孔；
第一阻挡图案，其有选择地设置在所述通孔的一部分上，形成在所述通孔的侧壁上的第一阻挡图案的侧面的高度低于所述通孔的高度；
第二层间介质层图案，其在所述第一层间介质层图案上，并具有在所述通孔上方的沟槽；
第二阻挡图案，其在所述沟槽和通孔中，所述第二阻挡图案覆盖所述第一阻挡图案；
种晶图案，其形成在所述第二阻挡图案上；以及
铜线，其形成在所述种晶图案上。
2.根据权利要求1所述的金属互连结构，其中所述第一阻挡图案有选择地覆盖所述通孔的侧壁和暴露的下互连。
3.根据权利要求2所述的金属互连结构，其中所述第一阻挡图案包括从由TaN、Ta、Ti、TiN和TiSiN构成的组中选出的一种。
4.根据权利要求2所述的金属互连结构，其中所述第一阻挡图案的底表面覆盖所述暴露的下互连，并且形成在所述通孔的侧壁上的所述第一阻挡图案的侧面的高度低于所述第一层间介质层的厚度。
5.根据权利要求1所述的金属互连结构，其中所述第一阻挡图案进一步有选择地设置在所述沟槽的一部分上。
6.根据权利要求5所述的金属互连结构，其中所述第一阻挡图案有选择地覆盖所述通孔和所述沟槽的侧壁。
7.根据权利要求6所述的金属互连结构，其中所述第二阻挡层图案与所述暴露的下互连直接接触。
8.根据权利要求6所述的金属互连结构，其中所述第一阻挡层图案包括从由TaN、Ta、Ti、TiN、SiN和TiSiN构成的组中选出的一种。
9.根据权利要求6所述的金属互连结构，其中所述第二阻挡层图案包括从由TaN、Ta、Ti、TiN和TiSiN构成的组中选出的一种。
10.一种用于制造半导体器件的金属互连结构的方法，包括：
在下互连上形成第一层间介质层图案，和在所述第一层间介质层图案上形成第二层间介质层图案，其中所述第一层间介质层图案具有暴露所述下互连的通孔，而所述第二层间介质层图案具有暴露所述通孔的沟槽；
形成第一阻挡图案，其有选择地覆盖所述通孔的侧壁和所暴露的下互连，形成在所述通孔的侧壁上的第一阻挡图案的侧面的高度低于所述通孔的高度；
在第二介质层图案上，包括在所述沟槽和通孔中，形成第二阻挡图案，并覆盖所述第一阻挡图案；
在所述第二阻挡图案上形成种晶图案；以及
在所述种晶图案上形成铜线。
11.根据权利要求10所述的方法，其中形成第一阻挡图案包括：
在所述第二层间介质层图案上，包括在所述沟槽和通孔中，形成第一阻挡层；
在所述通孔中形成树脂图案；以及
使用所述树脂图案作为蚀刻掩模蚀刻所述第一阻挡层。
12.根据权利要求11所述的方法，其中所述第一阻挡层包括从由TaN、Ta、Ti、TiN和TiSiN构成的组中选出的一种。
13.根据权利要求11所述的方法，其中形成树脂图案包括：
使用Novalac树脂在所述第一阻挡层上形成树脂层；以及
使所述树脂层形成图案并显影，使其只保留在所述通孔中。
14.根据权利要求13所述的方法，其中所述树脂图案形成为厚度低于所述通孔的高度。
15.根据权利要求11所述的方法，其中，蚀刻第一阻挡层包括使用HNO3/HF溶液。
16.根据权利要求10所述的方法，其中所述第二阻挡图案包括从由TaN、Ta、Ti、TiN和TiSiN构成的组中选出的一种。
17.一种制造半导体器件的金属互连结构的方法，包括：
在下互连结构上形成第一层间介质层；
在所述第一层间介质层上形成第二层间介质层；
通过构图所述第一和第二层间介质层来形成通孔和沟槽，其暴露所述下互连结构的下互连；
形成第一阻挡层，其覆盖所述通孔和所述沟槽；
对所述第一阻挡层执行毯式刻蚀处理，以形成第一阻挡层图案，所述第一阻挡层图案有选择地覆盖所述通孔和所述沟槽的侧壁，所述第一阻挡层图案的倾斜的侧壁具有在其向下的方向上逐渐增加的变化的厚度；
在所述通孔和所述沟槽中，包括在所述第一阻挡图案上，形成第二阻挡层图案；
在所述第二阻挡层上形成种晶图案：以及
在所述种晶图案上形成铜线。
18.根据权利要求17所述的方法，其中所述第一阻挡层图案包括从由TaN、Ta、Ti、TiN、SiN和TiSiN构成的组中选出的一种。
19.根据权利要求17所述的方法，其中所述第二阻挡层图案包括从由TaN、Ta、Ti、TiN和TiSiN构成的组中选出的一种。
CN2007101626525A 2006-12-27 2007-10-16 半导体器件的金属线及其制造方法 Expired - Fee Related CN101211890B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060135605A KR100853098B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 금속 배선 및 이의 제조 방법
KR1020060135605 2006-12-27
KR10-2006-0135605 2006-12-27

Publications (2)

Publication Number Publication Date
CN101211890A CN101211890A (zh) 2008-07-02
CN101211890B true CN101211890B (zh) 2010-06-02

Family

ID=39582748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101626525A Expired - Fee Related CN101211890B (zh) 2006-12-27 2007-10-16 半导体器件的金属线及其制造方法

Country Status (3)

Country Link
US (1) US7709965B2 (zh)
KR (1) KR100853098B1 (zh)
CN (1) CN101211890B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339813A (zh) * 2010-07-14 2012-02-01 中国科学院微电子研究所 半导体结构及其制造方法
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US9281211B2 (en) 2014-02-10 2016-03-08 International Business Machines Corporation Nanoscale interconnect structure
CN105633012A (zh) * 2015-03-31 2016-06-01 中国科学院微电子研究所 互连结构及其制造方法
US9685389B1 (en) * 2016-02-03 2017-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of getter layer for memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140227A (en) * 1998-11-25 2000-10-31 United Microelectronics Corp. Method of fabricating a glue layer of contact/via
JP2003303882A (ja) * 2002-04-09 2003-10-24 Sony Corp 半導体装置の製造方法及び半導体装置の製造装置
CN1855423A (zh) * 2005-04-30 2006-11-01 海力士半导体有限公司 用于制造具有金属线的半导体器件的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417249B (en) * 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
US5985762A (en) * 1997-05-19 1999-11-16 International Business Machines Corporation Method of forming a self-aligned copper diffusion barrier in vias
JP2000323571A (ja) * 1999-05-14 2000-11-24 Sony Corp 半導体装置の製造方法
US6358842B1 (en) * 2000-08-07 2002-03-19 Chartered Semiconductor Manufacturing Ltd. Method to form damascene interconnects with sidewall passivation to protect organic dielectrics
US6498091B1 (en) * 2000-11-01 2002-12-24 Applied Materials, Inc. Method of using a barrier sputter reactor to remove an underlying barrier layer
US6586334B2 (en) * 2000-11-09 2003-07-01 Texas Instruments Incorporated Reducing copper line resistivity by smoothing trench and via sidewalls
US6756672B1 (en) * 2001-02-06 2004-06-29 Advanced Micro Devices, Inc. Use of sic for preventing copper contamination of low-k dielectric layers
US6624066B2 (en) * 2001-02-14 2003-09-23 Texas Instruments Incorporated Reliable interconnects with low via/contact resistance
US7132363B2 (en) * 2001-03-27 2006-11-07 Advanced Micro Devices, Inc. Stabilizing fluorine etching of low-k materials
TW502381B (en) * 2001-04-24 2002-09-11 United Microelectronics Corp Manufacturing method of damascene structure
US6878615B2 (en) * 2001-05-24 2005-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method to solve via poisoning for porous low-k dielectric
US6590288B1 (en) * 2001-06-04 2003-07-08 Advanced Micro Devices, Inc. Selective deposition in integrated circuit interconnects
JP3540302B2 (ja) * 2001-10-19 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US6645853B1 (en) * 2001-12-05 2003-11-11 Advanced Micro Devices, Inc. Interconnects with improved barrier layer adhesion
JP2004119950A (ja) * 2002-09-30 2004-04-15 Sony Corp 半導体装置の製造方法
US7026714B2 (en) * 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
US6987059B1 (en) * 2003-08-14 2006-01-17 Lsi Logic Corporation Method and structure for creating ultra low resistance damascene copper wiring
KR101048002B1 (ko) * 2003-12-26 2011-07-13 매그나칩 반도체 유한회사 반도체 소자의 장벽 금속층 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140227A (en) * 1998-11-25 2000-10-31 United Microelectronics Corp. Method of fabricating a glue layer of contact/via
JP2003303882A (ja) * 2002-04-09 2003-10-24 Sony Corp 半導体装置の製造方法及び半導体装置の製造装置
CN1855423A (zh) * 2005-04-30 2006-11-01 海力士半导体有限公司 用于制造具有金属线的半导体器件的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2003303882A 2003.10.24

Also Published As

Publication number Publication date
US7709965B2 (en) 2010-05-04
KR20080060949A (ko) 2008-07-02
CN101211890A (zh) 2008-07-02
US20080157371A1 (en) 2008-07-03
KR100853098B1 (ko) 2008-08-19

Similar Documents

Publication Publication Date Title
CN108461477B (zh) 用于超(跳跃)通孔整合的金属互连
KR101278279B1 (ko) 더미 비아를 제공함으로써 금속화 층의 접착력을증가시키는 기술
US7602068B2 (en) Dual-damascene process to fabricate thick wire structure
US8383507B2 (en) Method for fabricating air gap interconnect structures
US7842600B2 (en) Methods of forming interlayer dielectrics having air gaps
US6380084B1 (en) Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
US20030139034A1 (en) Dual damascene structure and method of making same
US20110101439A1 (en) Interconnection structures for semicondcutor devices
CN108933081B (zh) 过孔和跳孔结构
CN101211890B (zh) 半导体器件的金属线及其制造方法
WO2005104212A2 (en) Wiring structure for integrated circuit with reduced intralevel capacitance
US8013423B2 (en) Method for fabricating a metal interconnection using a dual damascene process and resulting semiconductor device
US8610275B2 (en) Semiconductor contact structure including a spacer formed within a via and method of manufacturing the same
US7928002B2 (en) Method of forming wiring layer of semiconductor device
US20110183491A1 (en) Semiconductor structure and method of manufacturing same
US6933229B2 (en) Method of manufacturing semiconductor device featuring formation of conductive plugs
US6399471B1 (en) Assorted aluminum wiring design to enhance chip-level performance for deep sub-micron application
US6776622B2 (en) Conductive contact structure and process for producing the same
US11942424B2 (en) Via patterning for integrated circuits
KR100712813B1 (ko) 반도체 장치의 제조 방법
CN210984722U (zh) 半导体结构
KR100579856B1 (ko) 반도체 소자의 금속 배선 형성 방법
US5212352A (en) Self-aligned tungsten-filled via
KR100450244B1 (ko) 반도체 소자 및 그 제조 방법
KR100485180B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602

Termination date: 20131016