CN105633012A - 互连结构及其制造方法 - Google Patents
互连结构及其制造方法 Download PDFInfo
- Publication number
- CN105633012A CN105633012A CN201510146587.1A CN201510146587A CN105633012A CN 105633012 A CN105633012 A CN 105633012A CN 201510146587 A CN201510146587 A CN 201510146587A CN 105633012 A CN105633012 A CN 105633012A
- Authority
- CN
- China
- Prior art keywords
- conductive material
- groove
- material powder
- interconnection structure
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开提供了一种互连结构及其制造方法。一示例方法可以包括：在电介质层中形成沟槽；向沟槽中填充导电材料粉末；以及对填充的导电材料粉末进行激光退火，以形成导电材料层，所述导电材料层形成所述互连结构。
Description
技术领域
本申请涉及半导体制造工艺，更具体地，涉及一种互连结构及其制造方法。
背景技术
互连结构广泛地应用于半导体器件中。通常，互连可以通过在电介质层中形成沟槽，并向沟槽中填充金属膜(在铜互连的情况下，铜膜)来形成。但是，随着半导体器件的尺寸进一步缩小，难以向越来越小的沟槽中填充金属膜。
发明内容
鉴于上述问题，本公开提供了一种互连结构及其制造方法。
根据本公开的一个方面，提供了一种制造互连结构的方法，包括：在电介质层中形成沟槽；向沟槽中填充导电材料粉末；以及对填充的导电材料粉末进行激光退火，以形成导电材料层，所述导电材料层形成所述互连结构。
根据本公开的另一方面，提供了一种互连结构，包括实质上无空洞和毛孔的导电材料。例如，导电材料可以包括熔融后再结晶的导电材料。
根据本公开的实施例，可以通过填充导电材料粉末并进行激光退火来形成导电材料层。由于粉末的填充要比金属膜的填充容易，从而可以相对容易地制造互连结构。此外，可以提供更紧密、没有空洞和毛孔的填充效果。
可以逐层进行填充和退火，以形成多个连续的导电材料层，这些导电材料层可以构成互连结构，如过孔(via)、接触部(contact)和/或互连线(interconnectline)。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1-8是示出了根据本公开实施例的制造互连结构的流程中一些阶段的示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
根据本公开的实施例，提供了一种制造互连结构的方法。该方法可以包括在电介质中形成沟槽。例如，可以按照大马士革(Damascene)工艺如单大马士革工艺或双大马士革工艺的方式来形成沟槽。电介质层可以与器件相邻，从而形成的沟槽可以形成为接触孔(contacthole)。或者，电介质层可以是金属化叠层中的某一层，形成的沟槽可以是贯穿电介质层的通孔或在电介质层平面内延伸的通道。可以在沟槽内形成导电材料层，从而形成各种互连结构。例如，在接触孔内可以形成例如到器件源/漏区和/或栅极的接触部(contact)；在通孔内可以形成导电过孔(via)；在通道内可以形成互连线(interconnectline)。
导电材料层可以通过向沟槽中填充导电材料粉末并对填充的导电材料粉末进行激光退火来形成。激光可以使粉末熔化/融化，并形成致密的导电材料层。由于粉末的尺寸较小，从而可以相对容易地填充到沟槽中。此外，可以提供更紧密、没有空洞和毛孔的填充效果。
可以逐层来形成这样的导电材料层。例如，可以分多次向沟槽中填充导电材料粉末，且在每次填充后进行激光退火，直至形成的导电材料层填满沟槽。每次填充的导电材料粉末可以大致均匀地分布于沟槽中，从而退火后形成厚度大致均匀的导电材料层。各导电材料层彼此连续而成一体，从而构成互连结构。
在填充导电材料粉末时，可以使导电材料粉末仅处于沟槽中。例如，在填充时，可以去除位于沟槽外部的导电材料粉末。这种去除可以通过胶带来实现。
在退火时，激光可以扫描通过整个电介质层。由于导电材料粉末可以仅处于沟槽内，从而只有沟槽内形成导电材料层。或者，激光可以局限于沟槽所在的区域。例如，可以根据沟槽的形成图案，来扫描激光。
于是，所形成的导电材料层可以局限于沟槽中，从而不需要常规工艺中那样例如通过化学机械抛光(CMP)来去除沟槽外的部分。
本公开的技术可以多种方式呈现，以下将描述其中一些示例。
图1-8是示出了根据本公开实施例的制造互连结构的流程中一些阶段的示意图，各图中(a)表示双大马士革工艺的情况，而(b)表示单大马士革工艺的情况。在此，所谓双大马士革工艺是指在电介质层中可以一次形成两个特征，如相互连接的过孔和互连线；所谓单大马士革工艺是指在电介质层中可以一次形成一个特征，如接触部、过孔和互连线之一。
参照图1，提供电介质层102/102′。电介质层102/102′可以包括各种合适的低K或高K电介质材料。在此，以氧化物(例如，氧化硅)为例进行描述，但是本公开不限于此。电介质层102/102′可以设置为与器件相邻，或者是金属化叠层中的某一层。尽管在图1中将电介质层102/102′的上下表面示出为大致平坦，但是上表面和/或下表面可以包括凹凸特征。
在电介质层102/102′中，可以通过例如刻蚀，形成沟槽104/104′。例如，在图1(a)所示的双大马士革工艺的情况下，沟槽104可以包括孔状的下部104-1以及与该孔状下部连通且在电介质层102的平面内延伸的通道状的上部104-2。在图1(b)所示的单大马士革工艺的情况下，沟槽104′可以形成为孔状或通道状。
可选地，如图2所示，可以在沟槽内形成阻挡层106/106′。在形成阻挡层的情况下，可以如下所述在随后进行平坦化处理如CMP，以去除沟槽外的阻挡层。因此，在此为方便起见，将阻挡层106/106′示出为仅位于沟槽内。由于电介质层102/102′下方存在其他部件，因此阻挡层也形成在沟槽104/104′的底部。阻挡层可以包括紧致电介质层，例如SiO2和/或Si3N4，厚度可以极薄，例如为约或更大。在此需要指出的是，可以不形成这种阻挡层。
随后，如图3所示，可以通过例如淀积，在沟槽104/104′填充导电材料粉末108-1/108-1′。导电材料粉末108-1/108-1′可以包括金属，如Cu、Ag和Al中至少之一。在填充过程中，可以使导电材料粉末108-1/108-1′局限于沟槽104/104′内。例如，可以通过胶带等方法，去除沟槽104/104′外可能存在的粉末。
在此，填充的导电材料粉末108-1/108-1′可以不填满沟槽104/104′，而是为较薄的一层，例如厚度为约30-500μm。这有助于避免由于在沟槽104/104′中一次填充过多粉末而可能存在孔洞等缺陷。填充的导电材料粉末108-1/108-1′可以大致均匀。
接着，如图4中的箭头所示，可以对填充的导电材料粉末108-1/108-1′进行激光退火，使其熔化/融化，然后冷却再结晶从而在沟槽内形成致密的导电材料层110-1/110-1′，如图5所示。
激光可以在电介质层102/102′上无图案的施加，例如扫描通过电介质层102/102′的整个表面。由于导电材料粉末108-1/108-1′仅位于沟槽内，所以通过退火形成的导电材料层110-1/110-1′也位于沟槽内。
或者，激光可以根据沟槽的形成图案来施加，从而退火局限于沟槽所在的区域。在这种情况下，甚至可以在激光退火之后再去除沟槽外的导电材料粉末。
随后，可以重复图3-5中所示的操作。具体地，如图6所示，可以在形成有导电材料层110-1/110-1′的沟槽104/104′内，填充导电材料粉末108-2/108-2′。然后，如图7所示，可以通过激光退火，将填充的导电材料粉末108-2/108-2′转化为致密的导电材料层110-2/110-2′。
这样的操作可以重复直至所形成的导电材料层大致填满沟槽104/104′，如图8所示。在图8中，以虚线示出了各次形成的导电材料层。这些导电材料层彼此连续而成一体，从而形成互连结构110/110′。
在未形成阻挡层的情况下，由于互连结构110/110′局限于沟槽104/104′内，从而无需额外的CMP工艺。
在形成阻挡层的情况下，可以进行CMP，以去除沟槽外的阻挡层部分。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (12)
1.一种制造互连结构的方法，包括：
在电介质层中形成沟槽；
向沟槽中填充导电材料粉末；以及
对填充的导电材料粉末进行激光退火，以形成导电材料层，所述导电材料层形成所述互连结构。
2.根据权利要求1所述的方法，其中，分多次向沟槽中填充导电材料粉末，且在每次填充后进行激光退火，直至形成的导电材料层填满沟槽。
3.根据权利要求1所述的方法，其中，在填充导电材料粉末之前，该方法还包括：
在沟槽中形成阻挡层。
4.根据权利要求3所述的方法，其中，阻挡层包括紧致电介质层。
5.根据权利要求1所述的方法，其中，导电材料粉末包括Cu、Ag和A1中至少之一。
6.根据权利要求1所述的方法，还包括：去除沟槽外存在的导电材料粉末。
7.根据权利要求6所述的方法，其中，利用胶带进行去除。
8.根据权利要求1所述的方法，其中，激光退火局限于沟槽所在的区域。
9.根据权利要求2所述的方法，其中，每次填充的导电材料粉末大致均匀地分布于沟槽中。
10.根据权利要求1所述的方法，其中，所述互连结构包括过孔、接触部和互连线中至少之一。
11.一种互连结构，包括实质上无空洞和毛孔的导电材料。
12.根据权利要求11所述的互连结构，其中，所述导电材料包括熔融后再结晶的导电材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510146587.1A CN105633012A (zh) | 2015-03-31 | 2015-03-31 | 互连结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510146587.1A CN105633012A (zh) | 2015-03-31 | 2015-03-31 | 互连结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105633012A true CN105633012A (zh) | 2016-06-01 |
Family
ID=56047800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510146587.1A Pending CN105633012A (zh) | 2015-03-31 | 2015-03-31 | 互连结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105633012A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258720B1 (en) * | 1998-02-10 | 2001-07-10 | Stmicroelectronics S.A. | Method of formation of conductive lines on integrated circuits |
| US20030160332A1 (en) * | 2002-02-25 | 2003-08-28 | Qing-Tang Jiang | Semiconductor devices and methods of manufacturing such semiconductor devices |
| CN101211890A (zh) * | 2006-12-27 | 2008-07-02 | 东部高科股份有限公司 | 半导体器件的金属线及其制造方法 |
| US20100154211A1 (en) * | 2008-12-19 | 2010-06-24 | Canon Kabushiki Kaisha | Method for manufacturing wiring board and method for manufacturing inkjet printhead substrate |
| CN102915949A (zh) * | 2011-08-01 | 2013-02-06 | 中国科学院微电子研究所 | 在基板中嵌入金属材料的方法 |
-
2015
- 2015-03-31 CN CN201510146587.1A patent/CN105633012A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258720B1 (en) * | 1998-02-10 | 2001-07-10 | Stmicroelectronics S.A. | Method of formation of conductive lines on integrated circuits |
| US20030160332A1 (en) * | 2002-02-25 | 2003-08-28 | Qing-Tang Jiang | Semiconductor devices and methods of manufacturing such semiconductor devices |
| CN101211890A (zh) * | 2006-12-27 | 2008-07-02 | 东部高科股份有限公司 | 半导体器件的金属线及其制造方法 |
| US20100154211A1 (en) * | 2008-12-19 | 2010-06-24 | Canon Kabushiki Kaisha | Method for manufacturing wiring board and method for manufacturing inkjet printhead substrate |
| CN102915949A (zh) * | 2011-08-01 | 2013-02-06 | 中国科学院微电子研究所 | 在基板中嵌入金属材料的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107644837B (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
| US20080265377A1 (en) | Air gap with selective pinchoff using an anti-nucleation layer | |
| CN109390305B (zh) | 一种键合晶圆及其制备方法 | |
| CN101093830B (zh) | 具有用作识别标记的符号图案的半导体器件及其制造方法 | |
| EP2381469A1 (en) | Filling material and filling method using the same | |
| CN107683528B (zh) | 由诸如finfet的薄垂直半导体结构形成的高密度电容器 | |
| US9287225B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN107644838B (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
| TW201709465A (zh) | 具有金屬裂縫停止之積體電路結構及其形成方法 | |
| US9003654B2 (en) | Method for metalizing blind vias | |
| CN107644841B (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
| CN105633012A (zh) | 互连结构及其制造方法 | |
| US9177929B2 (en) | Techniques for fabricating fine-pitch micro-bumps | |
| CN104143527A (zh) | 一种导电插塞和tsv的形成方法 | |
| CN108630651A (zh) | 具有浮岛的片上电容器 | |
| US9997396B2 (en) | Deep trench isolation structure and method for improved product yield | |
| CN105051884A (zh) | 在通过间隔物蚀刻技术形成的沟槽中形成栅栏导体 | |
| CN115565934A (zh) | 一种半导体器件及其制作方法 | |
| CN105144363A (zh) | 互连结构的形成方法 | |
| CN105789057B (zh) | 线路板的制造方法 | |
| CN107644836A (zh) | 用于三维存储器的晶圆三维集成引线工艺及其结构 | |
| CN105632910A (zh) | 栅导体层及其制造方法 | |
| CN103579087B (zh) | 一种三维集成电路结构的制作方法和三维集成电路结构 | |
| CN107994023B (zh) | 超细孔结构的制成工艺 | |
| GB2539774B (en) | High density capacitors formed from thin vertical semiconductor structures such as FinFETs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160601 |
|
| RJ01 | Rejection of invention patent application after publication |