CN105144363A - 互连结构的形成方法 - Google Patents

互连结构的形成方法 Download PDF

Info

Publication number
CN105144363A
CN105144363A CN201280077240.0A CN201280077240A CN105144363A CN 105144363 A CN105144363 A CN 105144363A CN 201280077240 A CN201280077240 A CN 201280077240A CN 105144363 A CN105144363 A CN 105144363A
Authority
CN
China
Prior art keywords
interconnection structure
virtual architecture
barrier layer
dielectric layer
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280077240.0A
Other languages
English (en)
Other versions
CN105144363B (zh
Inventor
王坚
贾照伟
王晖
Original Assignee
ACM (SHANGHAI) Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ACM (SHANGHAI) Inc filed Critical ACM (SHANGHAI) Inc
Publication of CN105144363A publication Critical patent/CN105144363A/zh
Application granted granted Critical
Publication of CN105144363B publication Critical patent/CN105144363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明揭示了一种互连结构的形成方法，包括下述步骤：提供具有介质层的硅片；在介质层上形成第一凹槽区和非凹槽区，第一凹槽区用于形成互连结构；在介质层上形成第二凹槽区，第二凹槽区用于形成虚拟结构；沉积阻挡层以覆盖第一和第二凹槽区、以及非凹槽区；沉积金属层，金属层填满第一和第二凹槽区并覆盖非凹槽区上；将非凹槽区上的金属层去除以暴露阻挡层；将非凹槽区上的阻挡层去除以暴露介质层。

Description

互连结构的形成方法
技术领域
本发明总的来说涉及制造半导体设备的领域，更具体地说，涉及一种在半导体器件中形成互连结构的方法。
背景技术
半导体器件通常是由半导体材料，例如硅片，经过一系列工艺加工制作而成。硅片可能经过，例如掩模、刻蚀、沉积等工艺以形成半导体器件的电路。随着半导体器件的集成度不断提高，金属互连结构快速发展并应用在半导体器件中。多次掩模和刻蚀工艺能够在硅片上的介质层中形成凹槽区。然后，进行沉积工艺，在介质层的凹槽区和非凹槽区沉积金属层。沉积在介质层的非凹槽区上的金属层需要去除以隔离凹槽区的图形并形成互连结构。为了防止金属层扩散或侵入到介质层内，通常会在介质层上沉积金属层之前，先在介质层上沉积阻挡层，然后金属层沉积在阻挡层上。
去除介质层的非凹槽区上的金属层和阻挡层的常规方法，包括例如化学机械抛光(CMP)。CMP方法广泛应用在半导体工业中以抛光和平坦化介质层的非凹槽区上的金属层，以形成互连结构。在CMP工艺中，硅片放在位于抛光盘上的抛光垫上，然后向硅片施加压力使硅片压向抛光垫，硅片和抛光垫彼此相对运动，同时施加压力抛光和平坦化硅片表面。在抛光过程中，将抛光液分配到抛光垫上，以利于抛光。CMP方法虽然能够实现硅片表面全局平坦化，但是，由于CMP存在较强的机械力，CMP方法对半导体结构具有有害的影响，尤其是当半导体结构的特征尺寸变的越来越小，铜和低k/超低k介质层用于半导体结构时，较强的机械力可能在半导体结构上引起与应力相关的缺陷。
去除介质层的非凹槽区上的金属层的另一种方法是电化学抛光工艺。电化学抛光工艺去除金属层具有很高的均匀性，同时对阻挡层的选择比也很高，电化学抛光工艺是一种无应力抛光工艺。然而，在电化学抛光工艺中，为了保证介质层的非凹槽区上的金属层全部去除，通常会有一个过度抛光过程。过度抛光之后，发现一些区域，比如，场区(fieldarea)、相邻两金属线之间比较宽广的区域或者孤立的金属线的两边区域，在过度抛光阶段，这些区域非凹槽区上的金属层全部去除，使得阻挡层裸露出来，电流通过阻挡层传导，导致在这些区域，阻挡层的上表面被氧化形成一层氧化物薄膜。换言之，在那些金属互连线密度较低的区域的阻挡层表面形成的氧化物薄膜的厚度会比在金属互连线密度较高的区域的阻挡层表面形成的氧化物薄膜的厚度厚，这是因为金属互连线，比如铜线，的电阻要比阻挡层的电阻小很多，在铜线密度较高的区域电流更多地从铜线传导。形成在阻挡层表面的氧化物薄膜会阻碍阻挡层的去除，如果阻挡层不能被均匀地去除，就会导致半导体器件的失效。
发明内容
因此，本发明的目的在于提出一种互连结构的形成方法，包括下述步骤：提供具有介质层的硅片；在介质层上形成第一凹槽区和非凹槽区，第一凹槽区用于形成互连结构；在介质层上形成第二凹槽区，第二凹槽区用于形成虚拟结构；沉积阻挡层以覆盖第一和第二凹槽区、以及非凹槽区；沉积金属层，金属层填满第一和第二凹槽区并覆盖非凹槽区上；将非凹槽区上的金属层去除以暴露阻挡层；将非凹槽区上的阻挡层去除以暴露介质层。
综上所述，由于存在虚拟结构，当非凹槽区上的金属层被抛光时，由于金属层的导电性比阻挡层导电性高，电流将更多的从虚拟结构传导，阻挡层的表面不会被氧化。非凹槽区上的阻挡层能够容易地、均匀地、完全地被去除，以确保具有互连结构的半导体器件的质量。
附图说明
为详细说明本发明的技术内容、所达成目的及效果，下面将结合实施例并配合图式予以详细说明，其中：
图1揭示了一实施例的大马士革工艺的流程图。
图2揭示了一实施例的大马士革工艺的剖面结构示意图。
图3揭示了另一实施例的大马士革工艺的流程图。
图4揭示了在硅片上的场区形成虚拟结构的顶视图，其中，非凹槽区上的阻挡层未去除。
图4(a)是图4沿A-A线的剖视图。
图4(b)是图4沿B-B线的剖视图。
图5揭示了在硅片上的场区形成虚拟结构的顶视图，其中，非凹槽区上的阻挡层已去除。
图5(a)是图5沿A-A线的剖视图。
图5(b)是图5沿B-B线的剖视图。
图6揭示了在硅片上相邻两金属线之间的宽广区域形成虚拟结构的顶视图，其中，非凹槽区上的阻挡层已去除。
图7揭示了在硅片上孤立的金属线的两边区域形成虚拟结构的顶视图，其中，非凹槽区上的阻挡层已去除。
图8(a)至图8(i)列举了虚拟结构的各种形状示意图。
图9(a)揭示了未设置虚拟结构的硅片在去除阻挡层后的扫描电子显微镜(SEM)的顶视图。
图9(b)揭示了形成有虚拟结构的硅片在去除阻挡层后的扫描电子显微镜(SEM)的顶视图。
具体实施方式
参考图1和图2所示，揭示了在半导体器件中形成互连结构的一实施例的大马士革工艺。在步骤110中，提供一硅片201或其他类似基板，硅片201具有金属层间介质层(IMD介质层)202。IMD介质层202的材料可以是二氧化硅或者类似于二氧化硅的材料，或者其他比二氧化硅的介电常数还要低的介质材料以降低互连结构之间的寄生电容。在步骤120中，第一凹槽区，例如，沟槽或通孔等，形成于IMD介质层202上以构成互连结构。在步骤130中，在IMD介质层202上沉积阻挡层203。可以采用，例如，化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)等方法在IMD介质层202上沉积阻挡层203。阻挡层203覆盖IMD介质层202的凹槽区和非凹槽区。考虑到IMD介质层202也可以具有孔状结构，因此，阻挡层203可以由能够阻止后续工艺中沉积的金属层204扩散到IMD介质层202内的材料构成，阻挡层203对IMD介质层202和金属层204具有很好的粘附性。通常，阻挡层203可以由以下材料构成，比如，钛、钽、氮化钛、氮化钽、钨、氮化钨、氮化硅钽(TaSiN)以及氮化硅钨(WSiN)等。
在步骤140中，在阻挡层203上沉积金属层204。可以采用，例如，物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)或电镀等方法。进一步地，一些实际情形中，在沉积金属层204之前，可以先在阻挡层203上沉积种子层。种子层的材料与金属层204一致，其目的在于便于金属层204沉积并粘附在阻挡层203上。金属层204填满第一凹槽区并覆盖在IMD介质层202的非凹槽区上。另外，金属层204可以由各种导电材料构成，例如，铜、铝、镍、锌、银、金、锡、铬、超导材料等。较佳地，金属层204可以包括铜。进一步地，金属层204应当被认为包括任何不同电导率的金属所组成的合金，或者超导材料的合成物。
在步骤150中，金属层204被沉积之后，将IMD介质层202的非凹槽区上的金属层204去除。可以采用，如电抛光或相类似的方法将IMD介质层202的非凹槽区上的金属层204去除。应当理解的是，抛光非凹槽区上的金属层204包括了将金属层204从沉积在IMD介质层202上的阻挡层203的非凹槽区上去除。关于电抛光的详细描述，可以参见美国专利申请号09/497,894，该专利所揭示的电抛光工艺适用于此。
接下来，在步骤160中，金属层204由非凹槽区上被去除之后，将IMD介质层202的非凹槽区上的阻挡层203去除。可以采用，例如湿法刻蚀、干法化学刻蚀、干法等离子刻蚀等将IMD介质层202的非凹槽区上的阻挡层203去除。较佳地，使用XeF2气相刻蚀的方法去除IMD介质层202的非凹槽区上的阻挡层203。如图2所示，为了将IMD介质层202的非凹槽区上的金属层204全部去除，在去除IMD介质层202的非凹槽区上的金属层204时，实施过度抛光。过度抛光之后，IMD介质层202的非凹槽区上的金属层204全部去除，IMD介质层202的非凹槽区上的阻挡层203暴露出来。电流通过阻挡层203传导，导致位于IMD介质层202的非凹槽区上的一些区域，例如，场区(fieldarea)、相邻两金属线之间的宽广区域以及孤立的金属线的两边区域，等位置处的阻挡层203被氧化，从而在阻挡层203的表面形成一层氧化物薄膜205。要想去除阻挡层203，需要先将阻挡层203表面的氧化物薄膜205去除。此外，氧化物薄膜205的厚度与互连结构的密度有关。也就是说，在金属互连线密度较低的区域的阻挡层表面形成的氧化物薄膜的厚度比在金属互连线密度较高的区域的阻挡层表面形成的氧化物薄膜的厚度厚，这是因为金属层204，比如铜层，的电阻要比阻挡层203的电阻小很多，在铜线密度较高的区域电流更多地从铜线传导。氧化物薄膜205会阻挡层去除步骤中阻碍阻挡层203的去除，如果阻挡层203不能被均匀地去除，就会导致半导体器件的失效。
为了解决上述技术问题，参考图3至图5(b)所示，揭示了另一实施例的大马士革工艺以在半导体器件中形成互连结构。与前述的实施例所揭示的大马士革工艺相比，本实施例的大马士革工艺在介质层的场区(fieldarea)形成虚拟结构200，以避免实施过度抛光金属层204时在阻挡层203表面产生氧化物薄膜205。该实施例中的大马士革工艺与前述的实施例中所揭示的大马士革工艺在许多方面是相似的，除了位于场区的虚拟结构200。后续将对该实施例中的大马士革工艺进行简要的介绍。
在步骤210中，提供硅片201或其他基板。所提供的硅片201具有金属层间介质层(IMD)202。IMD介质层202的材料可以是二氧化硅或者类似于二氧化硅的材料，或者其他比二氧化硅的介电常数还要低的介质材料以降低互连结构之间的寄生电容。
在步骤220中，第一凹槽区，例如，沟槽和通孔等，形成于IMD介质层202上用于形成互连结构。
在步骤230中，第二凹槽区，例如，沟槽和通孔等，形成于IMD介质层202上预设的场区用于形成虚拟结构200。在一个实施例中，虚拟结构200形成在IMD介质层202的场区。互连结构和虚拟结构200可以同时形成。虚拟结构200的深度和宽度与互连结构的深度和宽度一致。本领域的技术人员可以理解的是，虚拟结构200也可以单独地形成，且虚拟结构200的深度和宽度也可以不同于互连结构的深度和宽度。虚拟结构200的材料可以与互连结构的材料相同或不同。
在步骤240中，在IMD介质层202上沉积阻挡层203，可以采用化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)方法，或者相类似的方法方法，使阻挡层203覆盖IMD介质层202的第一凹槽区、第二凹槽区和IMD介质层202的非凹槽区。
在步骤250中，在阻挡层203上沉积金属层204，可以采用，例如PVD、CVD、ALD、电镀或者与之相类似的方法。进一步地，在某些实际情形中，在使用电镀沉积金属层204之前，可以先在阻挡层203上沉积种子层。种子层的材料与金属层204一致，其目的在于便于金属层204沉积并粘附在阻挡层203上。金属层204填充在凹槽区内，包括第一和第二凹槽区，并覆盖于IMD介质层202的非凹槽区。
在步骤260中，金属层204被沉积之后，将IMD介质层202的非凹槽区上的金属层204去除，可以采用，例如电抛光或与之类似的工艺。本领域人员应当注意的是，抛光非凹槽区上的金属层204包括了将金属层204从沉积在IMD介质层202上的阻挡层203的非凹槽区上去除。较佳地，非凹槽区上的金属层204的去除工艺包括两步。第一步采用化学机械抛光的方法将部分金属层204去除以获得更好的表面平整度，第二步采用电化学抛光的方法将非凹槽区上余下的金属层204去除，以防止器件受到破坏。
在步骤270中，非凹槽区的金属层204被去除之后，将IMD介质层202的非凹槽区上的阻挡层203去除，可以采用，例如湿法刻蚀、干法化学刻蚀、干法等离子刻蚀等与之相类似的方法。较佳地，使用XeF2气相刻蚀的方法去除IMD介质层202的非凹槽区上的阻挡层203。保留在第一凹槽区的金属层204以形成互连结构。保留在第二凹槽区的金属层204以形成虚拟结构200。本领域人员应当注意的是，虚拟结构200的材料可以与互连结构的不同。如图5至图5(b)所示，由于在场区包含有虚拟结构200，即使金属层204被过度抛光，由于虚拟结构200的电阻比阻挡层203的电阻小很多，电流更多的从虚拟结构200传导，因此，阻挡层203不会被氧化，从而能够更加容易地且均匀地去除非凹槽区上的阻挡层203。
如图3至图5(b)所示，场区中的虚拟结构200的密度是互连结构密度的50％-100％。两相邻近的互连结构和虚拟结构200间的间距W1为20nm-5000nm。虚拟结构200的尺寸为20nm-5000nm，具体的，虚拟结构200的长度Dl为20nm-5000nm，虚拟结构200的宽度Dw为20nm-5000nm。
在一些实际应用中，如果相邻两金属线，也就是相邻两互连结构之间的间距太宽，在实施过度抛光金属层204时，阻挡层203的表面也容易被氧化产生氧化物薄膜205。因此，在相邻两金属线之间的宽广区域同样可以形成虚拟结构300，如图6所示。宽广区域的宽度W3为60nm或更宽。虚拟结构300的大小可以与虚拟结构200的大小相同。
在一些实际应用中，如果孤立的金属线的两边区域过宽，在实施过度抛光金属层204时，阻挡层203的表面也容易被氧化产生氧化物薄膜205。因此，在孤立的金属线的两边区域同样可以形成虚拟结构400，如图7所示。虚拟结构400的密度是硅片上互连结构密度的20％-80％。虚拟结构400的大小可以与虚拟结构200的大小相同。
参考图8(a)至图8(i)所示，列举了虚拟结构200,300,400的各种形状。例如，可以为正方形、纵向矩形、横向矩形、圆形、卵形、十字形、椭圆形、三角形、弧形等。虽然在图8(a)～图8(i)中列举了一系列形状，但是本领域的技术人员可以理解的是，根据具体实际工艺的需求任何形状均可用来形成虚拟结构200，300，400，且虚拟结构200,300,400可以包括1一种形状或者多种不同的形状。
参考图9(a)和图9(b)所示，图9(a)揭示了在场区中未设置虚拟结构200的硅片201在去除阻挡层203后的扫描电子显微镜(SEM)的顶视图。可以看到，靠近互连结构处的阻挡层203可以全部去除，但是在场区中，阻挡层203没有完全去除，有部分残余的阻挡层203存在。作为比较，图9(b)揭示了在场区中设置了虚拟结构200的硅片201在去除阻挡层203后的扫描电子显微镜(SEM)的顶视图。可以看到，场区的阻挡层203被完全去除。
由上述可知，本发明通过在硅片的场区、相邻两金属线之间的宽广区域或者孤立的金属线的两边区域形成虚拟结构200,300,400，在实施过度抛光金属层204时，避免了阻挡层203被氧化，从而能够均匀地、完全地去除阻挡层203。本发明的虚拟结构200,300,400也可形成于图形密度小于其他区域的区域内。
综上所述，本发明通过上述实施方式及相关图式说明，己具体、详实的揭露了相关技术，使本领域的技术人员可以据以实施。而以上所述实施例只是用来说明本发明，而不是用来限制本发明的。并且显然地，基于上述教导还可以作出许多变式或替换。对本领域技术人员来说，这些变式或替换是落入本发明的权利要求所界定的保护范围之内的。

Claims (14)

1.一种互连结构的形成方法，其特征在于，包括：
提供具有介质层的硅片；
在介质层上形成第一凹槽区和非凹槽区，第一凹槽区用于形成互连结构；
在介质层上形成第二凹槽区，第二凹槽区用于形成虚拟结构；
沉积阻挡层以覆盖第一和第二凹槽区、以及非凹槽区；
沉积金属层，金属层填满第一和第二凹槽区并覆盖非凹槽区上；
将非凹槽区上的金属层去除以暴露阻挡层；
将非凹槽区上的阻挡层去除以暴露介质层。
2.根据权利要求1所述的互连结构的形成方法，其特征在于，所述虚拟结构形成在介质层的场区。
3.根据权利要求2所述的互连结构的形成方法，其特征在于，所述虚拟结构的密度是硅片上互连结构密度的50％-100％。
4.根据权利要求2所述的互连结构的形成方法，其特征在于，所述硅片上两相邻近的互连结构和虚拟结构间的间距W1为20nm-5000nm。
5.根据权利要求1所述的互连结构的形成方法，其特征在于，所述虚拟结构的尺寸为20nm-5000nm，其中，虚拟结构的长度Dl为20nm-5000nm，虚拟结构的宽度Dw为20nm-5000nm。
6.根据权利要求1所述的互连结构的形成方法，其特征在于，所述虚拟结构形成在介质层上相邻两金属线之间宽广区域。
7.根据权利要求6所述的互连结构的形成方法，其特征在于，所述宽广区域的宽度W3大于或等于60nm。
8.根据权利要求1所述的互连结构的形成方法，其特征在于，所述虚拟结构形成在介质层上孤立的金属线的两边区域。
9.根据权利要求8所述的互连结构的形成方法，其特征在于，所述虚拟结构的密度是硅片上互连结构密度的20％-80％。
10.根据权利要求1所述的互连结构的形成方法，其特征在于，所述虚拟结构具有一种或多种不同形状。
11.根据权利要求1所述的互连结构的形成方法，其特征在于，所述虚拟结构与互连结构同时形成。
12.根据权利要求1所述的互连结构的形成方法，其特征在于，所述虚拟结构的材料与互连结构的材料相同。
13.根据权利要求1所述的互连结构的形成方法，其特征在于，所述将非凹槽区上的金属层去除以暴露阻挡层的步骤包括，首先，采用化学机械抛光的方法将部分金属层去除，然后，再采用电化学抛光的方法将余下的金属层去除。
14.根据权利要求1所述的互连结构的形成方法，其特征在于，使用XeF2气相刻蚀的方法去除阻挡层。
CN201280077240.0A 2012-11-27 2012-11-27 互连结构的形成方法 Active CN105144363B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2012/085320 WO2014082197A1 (en) 2012-11-27 2012-11-27 Method for forming interconnection structures

Publications (2)

Publication Number Publication Date
CN105144363A true CN105144363A (zh) 2015-12-09
CN105144363B CN105144363B (zh) 2018-05-18

Family

ID=50827011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280077240.0A Active CN105144363B (zh) 2012-11-27 2012-11-27 互连结构的形成方法

Country Status (4)

Country Link
US (1) US9496172B2 (zh)
KR (1) KR101976727B1 (zh)
CN (1) CN105144363B (zh)
WO (1) WO2014082197A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017173613A1 (en) * 2016-04-07 2017-10-12 Acm Research (Shanghai) Inc. Tsv structure planarization process and apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10615073B2 (en) * 2015-02-15 2020-04-07 Acm Research (Shanghai) Inc. Method for removing barrier layer for minimizing sidewall recess
US10217662B2 (en) * 2015-08-12 2019-02-26 Acm Research (Shanghai) Inc. Method for processing interconnection structure for minimizing barrier sidewall recess

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010027008A1 (en) * 2000-02-04 2001-10-04 Akira Matsumoto Method for forming interconnect structure in semiconductor device
US6436807B1 (en) * 2000-01-18 2002-08-20 Agere Systems Guardian Corp. Method for making an interconnect layer and a semiconductor device including the same
US8466560B2 (en) * 2010-12-30 2013-06-18 Stmicroelectronics, Inc. Dummy structures having a golden ratio and method for forming the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003019641A1 (en) 2001-08-23 2003-03-06 Acm Research, Inc. Dummy structures to reduce metal recess in electropolishing process
US7071074B2 (en) * 2003-09-24 2006-07-04 Infineon Technologies Ag Structure and method for placement, sizing and shaping of dummy structures
US7422983B2 (en) * 2005-02-24 2008-09-09 International Business Machines Corporation Ta-TaN selective removal process for integrated device fabrication
US7544606B2 (en) * 2005-06-01 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method to implement stress free polishing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436807B1 (en) * 2000-01-18 2002-08-20 Agere Systems Guardian Corp. Method for making an interconnect layer and a semiconductor device including the same
US20010027008A1 (en) * 2000-02-04 2001-10-04 Akira Matsumoto Method for forming interconnect structure in semiconductor device
US8466560B2 (en) * 2010-12-30 2013-06-18 Stmicroelectronics, Inc. Dummy structures having a golden ratio and method for forming the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017173613A1 (en) * 2016-04-07 2017-10-12 Acm Research (Shanghai) Inc. Tsv structure planarization process and apparatus
CN108886016A (zh) * 2016-04-07 2018-11-23 盛美半导体设备（上海）有限公司 Tsv结构的平坦化工艺和装置
CN108886016B (zh) * 2016-04-07 2023-03-10 盛美半导体设备(上海)股份有限公司 Tsv结构的平坦化工艺和装置

Also Published As

Publication number Publication date
KR101976727B1 (ko) 2019-05-10
CN105144363B (zh) 2018-05-18
KR20150088801A (ko) 2015-08-03
US9496172B2 (en) 2016-11-15
US20150318205A1 (en) 2015-11-05
WO2014082197A1 (en) 2014-06-05

Similar Documents

Publication Publication Date Title
US10546743B2 (en) Advanced interconnect with air gap
JP5498751B2 (ja) 半導体装置の製造方法
US9214429B2 (en) Trench interconnect having reduced fringe capacitance
EP2826066B1 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
US9991204B2 (en) Through via structure for step coverage improvement
CN103187522A (zh) 半导体器件制造方法
CN105144363A (zh) 互连结构的形成方法
KR20150067748A (ko) 견고한 금속화 프로파일을 위한 이중층 하드 마스크
KR101055564B1 (ko) 전해 연마 공정에서 금속 리세스를 감소시키기 위한 더미구조들
CN106463455A (zh) 一种形成金属互连结构的方法
CN106910708A (zh) 具有局部互连结构的器件及其制造方法
JP4536809B2 (ja) 銅めっきされた高アスペクト比のビア、及びその製造する方法
US8673768B2 (en) Fabrication method for improving surface planarity after tungsten chemical mechanical polishing
CN102804373A (zh) 藉由表面合金化以强化半导体装置之金属化系统中铜线之电子迁移表现
US20070049008A1 (en) Method for forming a capping layer on a semiconductor device
TWI697983B (zh) 形成金屬互連結構的方法
KR101090372B1 (ko) 반도체 소자의 금속 배선 형성방법
TWI621234B (zh) Method of forming interconnect structure
KR20120008337A (ko) 반도체 소자 및 그 형성 방법
CN102969274B (zh) 一种铜大马士革结构的形成方法
TWI717346B (zh) 阻擋層的去除方法和半導體結構的形成方法
KR100731082B1 (ko) 반도체 소자 제조 방법
KR100602091B1 (ko) 구리 배선 형성 방법
CN107078065A (zh) 阻挡层的去除方法以及半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 201203 building 4, No. 1690, Cailun Road, free trade zone, Pudong New Area, Shanghai

Patentee after: Shengmei semiconductor equipment (Shanghai) Co., Ltd

Address before: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Cailun Road No. 1690 building fourth

Patentee before: ACM (SHANGHAI) Inc.