JP4536809B2 - 銅めっきされた高アスペクト比のビア、及びその製造する方法 - Google Patents

Description

本発明は、半導体相互接続構造体に関し、より具体的には、改善された高アスペクト比のビア及びそれを形成するための技術に関する。

多層の配線アレイ構造部（feature）の寸法が縮小し続けるに従って、ビアの製造はますます困難になってきている。すなわち、従来のビア製造のプロセスは、現在のところ望ましいスケーリングされた構造部の寸法に追いつくことができない。例えば、図１−図３は、より小さい構造部の寸法（例えば、４５ナノメートル（ｎｍ）のノード又はそれより小さい技術）に関係するときの、従来のビア製造プロセスと関連した一般的な問題を示す。図１に示されるように、基板１００の上に誘電体層１２０が堆積され、誘電体層１２０内にビア１０１がエッチングされる。図２に示されるように、ビア１０１／誘電体１２０の表面は、拡散バリア層１３０で内側が覆われる（ライニングされる）。拡散バリア層は、窒化タンタル（ＴａＮ）又は他の任意の好適な拡散バリア材料とすることができる。ビア１０１を銅（Ｃｕ）で充填するために、電気めっきが用いられる。しかしながら、電気めっきを行うためには、まず、後でＣｕをめっきすることができるシード層を堆積させることが必要である。すなわち、図３に示されるように、拡散バリア層１３０の上にＣｕをスパッタ堆積させることによって、シード層１４０が形成される。

この手法に関連する問題は、ビアの幅が約８０ｎｍ未満にまで縮小し、アスペクト（深さ／幅）比が約５：１より大きくなると、構造体の電気めっきが破損し始めることである。図３に示されるように、シード層１４０におけるＣｕの厚さは、実質的に不均一である。この不均一性は、めっきすることができない箇所がないことを確実にするために、ビア底部／側壁上に、連続的にするのに十分な厚さをもつＣｕの層が必要であるという事実に加えて、スパッタ堆積プロセスの方向性をもつ性質によって生じた結果である。その結果、ビアの水平面上に、過剰な量のＣｕが堆積される。この過剰なＣｕは、最後にはビア開口部に張り出すことになる。結果として、電気めっきを試みたとき、この張出し部がビア開口部をふさぎ、ビア開口部が閉鎖し、ビアの内部に充填されていないボイドが残り、そのことが破局的な故障となる。

上述の張出し部が閉鎖する問題を防ぐために、拡散バリア層の上にＣｕシード層をスパッタ堆積させる代わりに、化学気相堆積（ＣＶＤ）によって、すなわち、過剰なＣＯの存在下でルテニウムカルボニル（Ｒｕ_３（ＣＯ）_１２）前駆体から、拡散バリア層の上にルテニウム（Ｒｕ）シード層を堆積させる、代替的な手法が考え出された。この方法で生成されるＲｕシード層は、共形に（conformally）堆積させることが可能であり、よって、厚い張出し層が生成されず、そのため、後のＣｕ電気めっきステップにおいてボイドが形成される問題が大きく減少する。

しかしながら、Ｒｕシード層の使用は、Ｃｕと比べてＲｕの抵抗率が相対的に高いことと、Ｒｕの化学的不活性とから生じる重大な欠点を有する。例えば、ビア金属を誘電体表面まで平削りするために、典型的には、電気めっきに続いて化学機械研磨（ＣＭＰ）が用いられる。実際問題として、５ｎｍは、標準的なＣｕ研磨スラリーを用いて研磨により除去できる、Ｒｕの量のほぼ上限値である。しかしながら、Ｒｕのバルク抵抗率は、Ｃｕのものより４倍以上高い。ウェハの両端にかかる電圧の降下が、Ｃｕ堆積において容認できない不均一性をもたらすので、５ｎｍのＲｕしか堆積されない場合、結果として得られる構造体の抵抗率が、電気めっきを極めて困難にする。より厚いＲｕ層を堆積させることによって基板の導電率を増大させ、この問題を軽減させることができるが、後のＣＭＰプロセスは不可能である。問題の選択を後に残し、めっきを容易にするようにＲｕが十分に厚い場合、標準的なＣｕ研磨スラリーを用いて引き続きＣＭＰを行うことができない。ＣＭＰが可能になるところまでＲｕ層を薄層化した場合、標準的な技術を用いて均一にめっきするには、基板の抵抗が大きすぎる。さらに、より厚いＲｕ層を研磨するための方法が開発されたとしても、それは望ましい解決法ではない。ＣＭＰの後、電気めっきプロセスを容易にするために添加される付加的なＲｕがビア内に残り、それにより、ビア内で利用可能なＣｕの量が減少し、ビアの抵抗率が著しく増大し、性能が低下することになる。

従って、最新のスケーリング技術の要件に適応することができ、適切に機能する実行可能なビアを一貫して生成できる、改善されたビア製造プロセスが必要とされる。

本発明は、改善された高アスペクト比のビア及びそれを形成するための技術を提供する。本発明の１つの態様において、銅めっきされた高アスペクト比ビアを製造する方法が提供される。この方法は以下のステップを含む。誘電体層内に、高アスペクト比ビアをエッチングする。高アスペクト比ビア内及び誘電体層の１つ又は複数の表面の上に拡散バリア層を堆積させる。拡散バリア層の上に銅層を堆積させる。銅層の上にルテニウム層を堆積させる。高アスペクト比ビアを、ルテニウム層の上にめっきされた銅で充填する。

本発明の別の態様において、誘電体層内に形成された銅めっきされた高アスペクト比ビアが提供される。銅めっきされた高アスペクト比ビアは、高アスペクト比ビアと、高アスペクト比ビア及び誘電体層の１つ又は複数の表面の内側を覆う拡散バリア層と、拡散バリア層の上の銅層と、銅層の上のルテニウム層と、高アスペクト比ビアを充填し、銅めっきされた高アスペクト比ビアを形成する、ルテニウム層の上にめっきされた銅とを含む。

本発明のより完全な理解、並びに、本発明のさらなる特徴及び利点が、以下の詳細な説明及び図面を参照することによって得られるであろう。

図４−図７は、例示的なビア製造プロセスを示す断面図である。図４に示されるように、基板２００の上に誘電体層２２０が堆積される。誘電体層２２０は、これらに限られるものではないが、二酸化シリコン（ＳｉＯ_２）、シリコン−炭素−酸素−水素材料（例えば、ＳＩＣＯＨ）及び有機ポリマーの１つ又は複数を含む任意の好適な誘電体材料を含むことができ、化学気相堆積（ＣＶＤ）、原子層堆積（ＡＬＤ）、蒸着、スパッタリング、又はスピンオン・コーティングといった溶液ベースの技術のような任意の好適な堆積プロセスを用いて、約１０ナノメートル（ｎｍ）から約１０００ｎｍの厚さまで堆積させることができる。基板２００は、通常、単一又は多層の配線アレイ内に何らかの配線又はコンタクト層を示す。次に、反応性イオンエッチング（ＲＩＥ）などの任意の好適なエッチング・プロセスを用いて、誘電体層２２０内に高アスペクト比のビア２０１がエッチングされる。１つの例示的な実施形態によると、高アスペクト比のビア２０１は、ＲＩＥを用いて誘電体層２２０内にエッチングされ、約５：１以上の深さｄ／幅ｗのアスペクト比を有する。

図５に示されるように、拡散バリア層２３０が、高アスペクト比ビア２０１／誘電体層２２０の上面の内側を覆う。拡散バリア層２３０は、これらに限られるものではないが、窒化タンタル（ＴａＮ）、或いは他の金属窒化物、酸化物、硫化物、ホウ化物、又はリン化物を含む任意の好適な拡散バリア材料を含むことができ、ＣＶＤ、ＡＬＤ又はスパッタリングのような任意の好適な堆積プロセスを用いて、高アスペクト比のビア２０１内／誘電体層２２０の上面の上に、約０．５ｎｍから約１０ｎｍの厚さまで堆積させることができる。

図６に示されるように、拡散バリア層２３０の上に、銅（Ｃｕ）シード層２４０が堆積される。Ｃｕシード層２４０は、ＣＶＤ、ＡＬＤ又はスパッタリングのような任意の好適な堆積プロセスを用いて、約１ｎｍから約５ｎｍの厚さまで堆積させることができる。Ｃｕシード層２４０は、電気めっき中、主として通電層（current carrying layer）として堆積されるため、（例えば、上述の図１−図３に表されるプロセスと比べると）ビアの側壁上に連続的に被覆するのに必要とされる厚さを有する必要はない（すなわち、Ｃｕシード層２４０は、電気めっき中、通電層として働くのに必要な厚さを有することだけを必要とする、すぐ上に提供された例示的な厚さを参照されたい）。従って、張出し部（上述の）は存在せず（閉鎖及び充填されていないボイドを防ぐ）、そのことは、より小さくより高いアスペクト比の構造体に対するめっきの拡張性を容易にする。

次に、Ｃｕシード層２４０の上に、ルテニウム（Ｒｕ）シード層２５０が堆積される。Ｒｕシード層２５０は、ＣＶＤ又はＡＬＤなどの任意の好適な堆積プロセスを用いて堆積させることができる。例示的な実施形態によると、Ｒｕシード層２５０は、ＣＶＤを用いて堆積される、すなわち、過剰なＣＯの存在下でルテニウムカルボニル（Ｒｕ_３（ＣＯ）_１２）前駆体から堆積される。有利なことに、この高度に共形のプロセスによって形成されたＲｕシード層２５０は、ビアの側壁上の連続的な被覆を確実にする厚さまでしか堆積されず、よって、標準的な化学機械研磨（ＣＭＰ）によって設定される制限値の範囲内にある（下記の図７の説明を参照されたい）。例示的な実施形態によると、Ｒｕシード層２５０は、約５ｎｍ以下の厚さまで堆積される。Ｃｕシード層２４０の上のＲｕシード層２５０は、ここではＲｕ・オン・Ｃｕ二重層とも呼ばれる。

図７に示されるように、例えば、Ｃｕ２６０をＲｕシード層２５０の上に電気めっきすることによって、高アスペクト比ビア２０１がＣｕ２６０で充填され、Ｃｕめっきされた高アスペクト比のビアを形成する。必要に応じて、次に、ＣＭＰを用いて、めっきされたＣｕ２６０／Ｒｕシード層２５０／Ｃｕシード層２４０／拡散バリア層２３０を、誘電体層２２０（図示せず）の上面まで平削りすることができる。

本Ｒｕ−オン−Ｃｕ二重層のシード層構成の１つの利点（Ｃｕの電気めっきに関する、上記参照）は、Ｒｕの上にめっきされたＣｕが、例えば、Ｃｕシード層上にめっきされたＣｕと比べて、優れた形態（morphology）を示すことである。すなわち、ラインにおいて、より大きい粒子が観察され、ビアにおいて、より大きい配向された柱状粒子が見出される。より大きい粒子は導電率を改善し、よって、ビアの性能を改善する。

同様に二重層のシード層を含む従来のビア製造技術は、Ｃｕ−オン−Ｒｕ構成を用いていた。しかしながら、このＣｕ−オン−Ｒｕ構成は、本Ｒｕ−オン−Ｃｕ二重層構成に比べて幾つかの注目すべき不利な点を有する。すなわち、上述のように、Ｃｕ−オン−Ｒｕ構成は、Ｒｕの上のＣｕめっきと関連した形態上の利点を提供するものではない。さらに、本Ｒｕ−オン−Ｃｕ二重層構成を用いる場合、二重層のＣｕ成分は、Ｃｕ−オン−Ｒｕ構成におけるより薄く作製することができ、依然としてめっきを実行できるままである。

ほんの一例として、それぞれ３ｎｍのＣｕ上に１ｎｍのＲｕ、１ｎｍのＲｕ上に３ｎｍのＣｕを有する、Ｒｕ−オン−Ｃｕ及びＣｕ−オン−Ｒｕシード層の両方が、同一のビア構造体上に生成された。同一のめっき条件を用いたとき、Ｒｕ−オン−Ｃｕのサンプルはうまくめっきされ（すなわち、均一なめっき）、Ｃｕ−オン−Ｒｕのサンプルはうまくめっきされないことが分かった。Ｃｕ−オン−Ｒｕのサンプルのめっきは、基板の導電率が不十分であることに関連した全体の不均一性のタイプを示した。

これらのサンプルにおける相違は、２つのシード層が大気に曝されたときに受ける酸化の程度が異なることに起因する。貴金属であるＲｕは、Ｃｕと比べてあまり酸化の影響を受けやすくない。Ｒｕ−オン−Ｃｕ構造体においては、Ｃｕは、その上にあるＲｕ層によって酸化から保護されるが、Ｃｕ−オン−Ｒｕ構造体においては、Ｃｕは、大気に直接曝される。Ｃｕの酸化は、Ｃｕ−オン−Ｒｕシード層の導電率を低減させ、めっきをより困難にする。めっき浴中でＣｕ酸化物の著しい溶解が生じることがあり、基板の導電率に対して同様の有害な結果を有する。

Ｒｕ−オン−Ｃｕ二重層構成の別の利点は、拡散バリア層２３０がＴａＮを含むとき（上記参照）、Ｃｕ／ＴａＮ界面が結果として生じることである（すなわち、Ｒｕ−オン−Ｃｕ二重層シード層と拡散バリア層との間に）。Ｃｕ／ＴａＮ界面は、広範にわたって試験され、従来のシステムにおいて日常的に使用されてきた。

本発明の例証となる実施形態がここに説明されるが、本発明は、それらの正確な実施形態に制限されるものではないこと、及び、当業者であれば本発明の範囲から逸脱することなく種々の他の変更及び修正をなし得ることを理解すべきである。

従来のビア製造プロセスを示す断面図である。 従来のビア製造プロセスを示す断面図である。 従来のビア製造プロセスを示す断面図である。 本発明の実施形態による、例示的なビア製造プロセスを示す断面図である。 本発明の実施形態による、例示的なビア製造プロセスを示す断面図である。 本発明の実施形態による、例示的なビア製造プロセスを示す断面図である。 本発明の実施形態による、例示的なビア製造プロセスを示す断面図である。

符号の説明

１００、２００：基板
１０１：ビア
１２０、２２０：誘電体層
１３０、２３０：拡散バリア層
１４０：シード層
２０１：高アスペクト比ビア
２４０：銅シード層
２５０：ルテニウムシード層
２６０：銅（Ｃｕ）

Claims (7)

1. 銅めっきされたビアを製造する方法であって、
   誘電体層内に５：１以上の深さ対幅のアスペクト比を有するビアをエッチングするステップと、
   前記ビア内及び前記誘電体層の１つ又は複数の表面の上に拡散バリア層を堆積させるステップと、
   前記拡散バリア層の上に前記ビアの側壁上を連続的に被覆する厚さを有しないようにして、１ナノメートルから５ナノメートルまでの厚さを有する銅層を堆積させるステップと、
   前記銅層の上に５ナノメートル以下の厚さを有するルテニウム層を堆積させるステップであって、ルテニウムカルボニル前駆体から化学気相堆積を用いてルテニウム層を前記ビアの側壁上の連続的な被覆を確実にする厚さであってＣｕ研磨スラリーで化学機械研磨可能な厚さに堆積させるステップと、
   前記ルテニウム層の上に銅を均一に電気めっきして前記ビアを銅で充填するステップと
   を含む方法。
2. 前記銅層は、前記ビアの張出し及び閉鎖を回避するために、めっき中に通電層として働くのに必要な厚さにまでしか堆積されない、請求項１に記載の方法。
3. 化学気相堆積、原子層堆積、蒸着、スパッタリング、溶液ベースの技術、又はスピンオン・コーティングを用いて、基板の上に前記誘電体層を堆積させるステップをさらに含む、請求項１に記載の方法。
4. 前記ビアは、反応性イオンエッチングを用いて前記誘電体内にエッチングされる、請求項１に記載の方法。
5. 前記拡散バリア層は、化学気相堆積、原子層堆積、又はスパッタリングを用いて堆積される、請求項１に記載の方法。
6. 前記銅層は、化学気相堆積、原子層堆積、又はスパッタリングを用いて堆積される、請求項１に記載の方法。
7. 前記電気めっきされた銅、前記ルテニウム層、前記銅層及び前記拡散バリア層を前記誘電体層の上面まで平削りするステップをさらに含む、請求項１に記載の方法。

Images