JP2003303882A - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、多層配線構造が形成される半導体装
置の層間を接続する接続線を形成するに際して、コンタ
クトホールの開口領域のバリア層を除去することにより
金属材料をコンタクトホールに充填して良好な接続線を
形成する技術を提供することを目的とする。 【解決手段】本発明の半導体装置の製造方法は、接続線
を形成する導電材料を埋め込むコンタクトホールの開口
領域に形成されたバリア層を異方性エッチングにより除
去することにより、後の工程で導電材料を埋め込むに際
して、欠陥を内在させることなくコンタクトホールに導
電材料を充填することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法及び半導体装置の製造装置に関する。さらに詳しく
は、ダマシン法若しくはデュアルダマシン法によって多
層配線構造を形成する半導体装置の製造方法及び半導体
装置の製造装置に関する。

【０００２】

【従来の技術】半導体装置の小型化、高性能化を実現す
るためのデザインルールの縮小化に伴い、ＬＳＩの配線
材料は、アルミニウム合金（Ａｌ合金）から銅（Ｃｕ）
に移行されている。従来、多層配線構造を有する半導体
装置の配線材料としてアルミニウム（Ａｌ）が多用され
てきたが、最近の０．２５μｍルール以下のデザインル
ールにおいて、信号の伝搬遅延を抑制するためにアルミ
ニウム（Ａｌ）より比抵抗の小さい銅（Ｃｕ）を配線材
料として用いる配線プロセスの開発が盛んに行われてい
る。Ｃｕを配線材料に使用すると、低抵抗と高エレクト
ロマイグレーション耐性を両立できるというメリットが
ある。

【０００３】ダマシン法を利用して溝以外のＣｕを除去
する工程では、層間絶縁膜に予め形成した溝状の配線パ
ターンに金属を埋め込み、化学的機械研磨法（Chemical
Mechanical Polishing；以下ＣＭＰ法) によって余分
な金属を除去して配線を形成する方法が広く行われてい
る。ＣＭＰ法は、配線のエッチングが不要となり、平坦
化された配線上に形成された層間絶縁膜も自ずと平坦な
ものとなるので、信頼性の高い多層配線構造を形成する
ことができる特徴を有する。さらに、層間絶縁膜に、配
線だけでなくコンタクトホールも溝として開け、同時に
配線とコンタクトホールに金属を埋め込んで平坦化する
デュアルダマシン(dual damascene)法では、さらに大幅
な配線工程の削減も可能となる。

【０００４】

【発明が解決しようとする課題】上述のように、配線を
形成する配線溝及び層間接続線を形成するコンタクトホ
ール以外の領域に成膜された余分なＣｕを除去する工程
では、配線溝及びコンタクトホールのない部分にはＣｕ
を残さず、更に、配線溝及びコンタクトホールにＣｕが
完全に埋め込まれるようにすることにより欠陥を低減
し、コンタクト不良などの不具合が低減された半導体装
置を製造する技術が重要になる。

【０００５】さらに、配線パターンの微細化に伴い、層
間で電気的なコンタクトを取るための接続線も微細なも
のとされる。従って、この接続線を形成するためのコン
タクトホールも微細な寸法とされ、コンタクトホールに
金属材料を充填することが困難なものとなる。例えば、
コンタクトホール径が０．１５μｍ以下で、アスペクト
比が約４乃至５になる場合、コンタクトホールに金属材
料を充填することが極めて困難なものとなり、ボイド及
びシームといった欠陥を内在する接続線を形成してしま
うことになる。

【０００６】また、コンタクトホールに埋め込まれる金
属材料が層間絶縁層に拡散することを防止するバリア層
を形成する工程と、このバリア層のエッチング及びコン
タクトホール内に金属材料を充填する際のシード層を形
成する工程とを別個の製造装置で行う場合には、多層配
線構造が形成される半導体装置をこれら工程毎に製造装
置から搬出する必要があり、大気に触れた半導体装置の
バリア層及びシード層の劣化、バリアとシード界面の密
着性低下を招き、品質上の問題となる。

【０００７】本発明は、上記問題点に鑑みてなされたも
のであって、多層配線構造が形成される半導体装置の層
間を接続する接続線を形成するに際して、金属材料をコ
ンタクトホールに充填して良好な接続線を形成すること
ができ、且つ製造工程における多層配線構造の劣化を低
減することができる半導体製造装置の製造方法及び半導
体装置の製造装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁層に形成された溝部の内壁にバリア層を
形成するバリア層形成工程と、前記溝部の開口領域に形
成されたバリア層を異方性エッチングにより除去するエ
ッチング工程と、前記溝部に導電材料を充填する導電材
充填工程とを有することを特徴とする。接続線を形成す
る導電材料を埋め込むコンタクトホールの開口領域に形
成されたバリア層を異方性エッチングにより除去するこ
とにより、後の工程で導電材料を埋め込むに際して、欠
陥を内在させることなくコンタクトホールに導電材料を
充填することが可能となる。

【０００９】さらに、本発明の半導体装置の製造装置
は、絶縁層に形成された溝部の内壁にバリア層を形成す
るバリア層形成手段と、前記溝部の開口領域に形成され
たバリア層を異方性エッチングにより除去するエッチン
グ手段と、前記バリア層の表面にシード層を形成するシ
ード層形成手段とを有することを特徴とする。バリア層
形成工程乃至シード層形成工程からなる一連の工程にお
いて、多層配線構造を有する半導体装置が大気に触れさ
せないことにより、バリア層及びシード層の劣化を低減
することが可能となり、高品質の半導体装置を製造する
ことができる。

【００１０】

【発明の実施の形態】以下、本発明の半導体装置の製造
方法及び半導体装置の製造装置について図１乃至図７を
参照しながら説明する。図１は、層間絶縁層に溝部とし
てコンタクトホールを形成した状態を示す断面図であ
る。本実施形態では、本発明の半導体装置の製造方法の
基本的なフローを説明するために、多層配線構造を有す
る半導体装置の一部を構成する層間絶縁層１にコンタク
トホール３が形成された領域部分を抜き出して説明する
が、本発明の半導体装置の製造方法によれば、層間絶縁
層１の下側にさらに多層配線構造を有していても良い。
さらに、本発明の半導体装置の製造方法は、コンタクト
ホール３の上側に上層の配線層を形成するための溝部が
形成され、コンタクトホール３に形成される接続線と上
層の配線層を一括して形成することができるデュアルダ
マシン法にも適用することが可能である。

【００１１】本発明により半導体装置を製造するために
は、先ず、図１に示すように、配線層２が露出するよう
に層間絶縁層１の一部を除去してコンタクトホール３を
形成する。層間絶縁層１は、多層配線構造を有する半導
体装置に汎用な絶縁材料を用いて形成することができ、
例えば、ＳｉＯＣを用いることができる。また、ＳｉＯ
Ｃに限定されず、例えば、ＳｉＯＣより低比誘電率を有
するＳｉＯＦ又は有機化合物を用いることもできる。特
に、低比誘電率を有するｌｏｗ−ｋ膜により層間絶縁層
を形成することにより、接続線間の配線間容量を低減す
ることができ、半導体装置を高速で動作させる際の信号
遅延を低減することが可能となる。

【００１２】配線層２は、導電材料が溝部に充填された
後、この溝部の上側をＣＭＰ法により平坦化するダマシ
ン法を用いて形成される。配線層２を形成する導電材料
としては、比抵抗が比較的小さいＣｕが適用であり、上
述の低比誘電率を有する絶縁材料で形成された層間絶縁
層１と組み合わせることによりＣＲ積を小さくすること
ができ、信号遅延を低減することができる。

【００１３】続いて、コンタクトホール３の内壁にバリ
アメタルを成膜して、図２に示すようにバリア層４を形
成する。バリア層４は、コンタクトホール３に導電材料
を充填して接続線を形成するに際して、層間絶縁層１に
導電材料が拡散することを防止するために形成される。
バリア層を形成する形成方法としては、指向性の高い物
理気相成長法（Ｐｈｙｓｉｃａｌ Ｖａｐｅｒ Ｄｅｐ
ｏｓｉｔｉｏｎ；以下ＰＶＤ法）を用いることが好まし
く、例えば、遠距離スパッタリング法、低圧スパッタリ
ング法若しくはイオン化スパッタリング法などの指向性
スパッタリング法を用いることができる。これらＰＶＤ
法を用いることにより、バリア層４はコンタクトホール
３の内壁全体を被覆するように形成され、カバレージが
良好なものとされる。また、コンタクトホール３に成膜
する材料のコンタクトホール３への入射角を小さくする
ことにより、コンタクトホール３の底面にもカバレッジ
性良くバリア層４を形成することができる。

【００１４】バリア層４を形成する材料は、Ｔａ、Ｔａ
Ｎ、Ｗ、ＷＮ、Ｔｉ、ＴｉＮ及びＴｉＳｉＮから選択さ
れる１種以上の材料をコンタクトホール３の内壁に成長
させてバリア層４とすることが好ましく、本実施形態で
は、遠距離スパッタリング法により膜厚が３０ｎｍにな
るようにＴａＮを成長させてバリア層４を形成する。遠
距離スパッタリング法を用いることによりバリア層４を
形成する材料のコンタクトホール３への入射角を小さく
することが可能となり、コンタクトホール３の底部へも
カバレッジ性良くバリア層４を形成することができる。
このときの、バリア層形成手段であるＤＣマグネトロン
スパッタ装置がチャンバー内に配され、バリア層４の形
成するに際してのマグネトロンスパッタに印加される電
力（ＤＣパワー）、チャンバー内圧力（プロセス圧
力）、チャンバー内の雰囲気（プロセスガス）及び基板
加熱温度は、例えば、次の条件で行われる。

【００１５】ＤＣパワー：１５ｋＷ プロセス圧力：０．１Ｐａ プロセスガス：Ａｒ＝１０ｓｃｃｍ、Ｎ_２＝２０ｓｃｃ
ｍ 基板加熱温度：１５０℃

【００１６】ここで、基板加熱温度は、多層配線構造が
形成される半導体装置が配置される基板の温度であり、
半導体装置自身の温度も基板の略温度と同一になるよう
に維持される。

【００１７】上記バリア層４を形成するバリア層形成工
程では、コンタクトホール３の開口領域の層間絶縁膜４
が不均一に形成されたオーバーハング部５が発生し、こ
のオーバーハング部５によりコンタクトホール３の開口
領域が狭くなる。

【００１８】そこで、次に、コンタクトホール３の開口
領域に形成されたオーバーハング部５を除去する。バリ
ア層形成工程を行ったチャンバー内で、そのまま高密度
プラズマを利用した異方性エッチングを行い、オーバー
ハング部５を除去する。ここで、異方性エッチングと
は、コンタクトホール３の内壁に形成されたバリア層４
をできるだけ除去することなくオーバーハング部５を除
去するために、層間絶縁層１が形成される半導体装置に
高周波電力を印加してバイアスを発生させ、プラズマ中
の荷電粒子を半導体装置が配置された基板に対して垂直
に引き込むエッチングのことである。従って、異方性エ
ッチングは、荷電粒子の進行方向と垂直な向きに対して
は、殆どエッチングしない特徴を有する。

【００１９】続いて、オーバーハング部５がエッチング
される状態について、図３（ａ）及び同図（ｂ）を参照
しながら詳細に説明する。図３（ａ）は、エッチング手
段として用いられるエッチング装置の概略構成図であ
り、本実施形態では、誘導結合型プラズマ法によりバリ
ア層４のエッチングを行う。チャンバー６内に、上部電
極７と下部電極８が設置されており、上部電極７を介し
てエッチングガスがチャンバー６内に供給される。下部
電極８には、オーバーハング部５を有し後述する工程を
経て多層配線構造が形成される半導体装置１０が固定さ
れる。また、下部電極８にはＲＦ電源１１が接続され、
上部電極７と下部電極８の間に高周波電圧を印加し、エ
ッチングガスを電離して発生する荷電粒子９をバリア層
４に衝突させてエッチングを行う。

【００２０】図３（ｂ）は、多層配線構造が形成される
半導体装置１０近傍を模式的に示した図である。異方性
エッチングに使用されるエッチングガスには、フッ素系
ガスが使用され、例えば、ＮＦ_２、ＳＦ_２、ＣＦ_４及び
ＣＨＦ_３を用いることができる。また、フッ素系ガスを
含む混合ガスを用いても良い。エッチングガスにＮＦ _２
を使用した場合について具体的に説明すると、ＲＦ電源
１１により上部電極７と下部電極８の間に高周波電圧を
印加し、上部電極７から供給されるＮＦ_２ガスが電離さ
れてＮＦ_Ｘ ^＋とＦ^＊ラジカルからなる高密度プラズマを
形成する。このとき、ＮＦ_Ｘ ^＋及びＦ^＊ラジカルの荷電
粒子９がコンタクトホール３内に入射する向きは、高周
波電圧が印加されている状態では下部電極８の主面と垂
直な向きとなり、ＮＦ_Ｘ ^＋及びＦ^＊ラジカルの荷電粒子
９が加速されてバリア層４に衝突し、バリア層４をエッ
チングする。Ｆ^＊ラジカル９ａ及びＮＦ_ｘ ^＋９ｂが下部
電極８の主面に垂直な軌道でバリア層４に衝突し、オー
バーハング部５が優先的にエッチングされる。このと
き、下部電極８の主面と平行な向きに対しては、バリア
層４のエッチングを極力低減しながら、優先的にオーバ
ーハング部５を除去することができる。

【００２１】異方性エッチングとしては、比較的低圧で
行われる低圧ドライエッチングが適用であり、誘導結合
型プラズマ（Inductive Coupled Plasma；以下ICP
法）、電子サイクロトロン共鳴（Electron Cyclotron R
esonance；以下ECR法）若しくは磁気を利用した反応性
イオンエッチング（Magnetic enhanced Reactive Ion E
tching；以下MERIE法）を用いることができる。本実施
形態では、ＩＣＰ法でバリア層４をエッチングするに際
して、エッチングガス、チャンバー内圧力（プロセス圧
力）、プラズマを発生させるときの電力条件（ＩＣＰパ
ワー及び周波数）、半導体装置に印加されるバイアス条
件（基板バイアスパワー及び周波数）及び半導体装置が
配置されるステージの温度を例えば次の条件に設定し、
オーバーハング部５を除去することができる。

【００２２】エッチングガス：ＮＦ_３ プロセス圧力：１．０Ｐａ ＩＣＰパワー：５００Ｗ ＩＣＰ周波数：１３．５６ＭＨｚ 基板バイアスパワー：２００Ｗ 基板バイアス周波数：４ＭＨｚ ステージ温度：５℃

【００２３】このとき、コンタクトホール３の底部のバ
リア層４もエッチングして除去することになるが、接続
線抵抗の低減及びエレクトロマイグレーション耐性の向
上の点で有利となる。

【００２４】図４は、オーバーハング部５が除去された
バリア層４の状態を示す。異方性エッチングを行うこと
により、開口領域のオーバーハング部５を優先的に除去
し、開口領域のバリア層４をテーパー形状を有するテー
パ部１２とする。開口領域のバリア層４がテーパー形状
をなすことにより、後述するように、コンタクトホール
３に導電材料を充填することができる。

【００２５】ここで、バリア層形成工程及びエッチング
によりオーバーハング部５を除去するエッチング工程か
らなる一連の工程を、多層配線構造が形成される半導体
装置を大気に触れさせることなく、同一チャンバー内で
行う。

【００２６】図５に、シード層１３が形成された半導体
装置の断面図を示す。シード層１３は、例えば、ＤＣス
パッタリング装置を用いたＰＶＤ法によりＣｕを成膜し
て形成され、オーバーハング部５を除去したバリア層４
全体を被覆するように形成する。ここで、シード層１３
を例えば次の成膜条件でＣｕをスパッタリングし、約１
００ｎｍの膜厚に成膜する。

【００２７】ＤＣパワー：１２ｋＷ 圧力：０．１Ｐａ 成膜温度：−２０℃ プロセスガス：Ａｒ＝０ｓｃｃｍ

【００２８】さらに、バリア層形成工程、エッチング工
程及びシード層形成工程の一連の工程を、同一チャンバ
ー内で行うことにより、半導体装置を大気に触れさせる
こともなく、製造工程上の効率も良い。

【００２９】続いて、電解鍍金によりシード層１３の表
面にＣｕを鍍金し、図６に示すようにコンタクトホール
３をＣｕにより充填して層間接続線１４を形成する。鍍
金厚が１．０μｍ程度を狙う場合、例えば、次のような
鍍金条件でＣｕを鍍金する。

【００３０】鍍金液：硫酸銅系Ｃｕ鍍金液（EEJA製：Mi
crofab Cu 2000シリーズ） 鍍金電流値：２．８３Ａ 鍍金時間：４分３０秒（鍍金厚１．０μｍ狙い） 鍍金液温度：１８℃

【００３１】次に、ＣＭＰ法を行い、図７に示すように
層間絶縁層１上面に形成された余分なＣｕ及びバリア層
４を除去して、層間絶縁層１及びコンタクトホール３に
Ｃｕが充填されて形成された層間接続線１４の上面を平
坦化する。例えば、ＣＭＰ法を次の条件で行うことによ
り、上面が平坦化された層間接続線１４を形成すること
ができる。

【００３２】研磨圧力：１００ｇ／ｃｍ^２ 回転数：３０ｒｐｍ 回転パッド：不織衣と独立泡体の積層体 スラリー：Ｈ_２Ｏ_２添加（アルミナ含有スラリー） スラリー流量：１００ｃｃ／ｍｉｎ． 温度：２５〜３０℃

【００３３】続いて、平坦化された層間絶縁層１及びコ
ンタクトホール３に充填されたＣｕの上面を覆うように
新たな層間絶縁層を形成して、順次多層配線構造を形成
することが可能となる。

【００３４】従って、多層配線構造を有する半導体装置
を形成するに際して、コンタクトホールの開口領域のバ
リア層を除去することにより、ボイド及びシームなどの
欠陥を内在させることなく接続線を形成する導電材料を
コンタクトホール内に充填することができ、層間の電気
的コンタクトが良好な多層配線構造を有する半導体装置
を製造することができる。さらに、コンタクトホール及
び配線の微細化と共に、さらに多くの配線層からなる多
層配線構造を形成するに際しても、層間のコンタクト不
良を低減することができ、高信頼性を有する半導体装置
を製造することができる。

【００３５】また、バリア層の形成からシード層の形成
に至る製造工程を同一チャンバー内で、多層配線構造が
形成される半導体装置を大気に触れさせることなく行う
ことで、バリア層と層間絶縁層の密着強度の低下などを
含む性能低下を殆ど招くことなく多層配線構造を形成す
ることができる。

【００３６】

【発明の効果】本発明に半導体装置の製造方法によれ
ば、Ｃｕ配線ダマシン及びデュアルダマシン構造を有す
る多層構造を形成するに際して、バリア層形成後、異方
性エッチングによりコンタクトホールの開口領域のバリ
ア層によるオーバーハングを除去することにより、コン
タクトホールの開口領域のバリア層はテーパー形状を呈
し、その後のシード層形成工程においてＣｕ膜のオーバ
ーハングを低減することができる。よって、続くコンタ
クトホールにＣｕを充填する充填工程において、コンタ
クトホール内にボイド及びシームなどの欠陥を殆ど内在
することなくＣｕを充填することが可能となり、層間の
コンタクト性が良好な接続線を形成することができる。
また、本発明の半導体装置の製造方法を用いることによ
り、配線及び接続線の更なる微細化においても、Ｃｕの
如き導電材料をコンタクトホール及び配線溝に充填する
ことができる。

【００３７】また、バリア層形成工程、エッチング工程
及びシード層形成工程までを同一チャンバー内で大気開
放することなく一括して行うことにより、良好な密着性
を有するバリア層及びシード膜が形成された半導体装置
を製造することが可能となるとともに、これらの工程を
一括して行うことができる半導体装置の製造装置を用い
ることにより高品質の半導体装置を効率良く製造するこ
とができる。

【図面の簡単な説明】

【図１】半導体装置にコンタクトホールが形成された状
態を説明する図である。

【図２】半導体装置のコンタクトホールにバリア層が形
成された状態を説明する図である。

【図３】エッチング工程を説明する図であって、（ａ）
エッチング装置の概略構成図、（ｂ）はエッチング工程
を模式的に示した図である。

【図４】開口領域のバリア層にテーパー形状が形成され
た状態を説明する図である。

【図５】バリア層の表面にシード層が形成された状態を
説明する図である。

【図６】コンタクトホールにＣｕが充填された状態を説
明する図である。

【図７】ＣＭＰ法により余分なバリア層とＣｕが除去さ
れた状態を説明する図である。

【符号の説明】

１ 層間絶縁層 、２ 配線層、３コンタクトホール、４
バリア層、５オーバーハング部、６ チャンバー、７ 上
部電極、８ 下部電極、９ 荷電粒子、１０ 半導体装
置、１１ ＲＦ電源、１３ シード層、１４ 層間接続線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田井 香織 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 堀越 浩 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5F004 AA12 BA04 BA20 BB11 BB13 CA02 CA03 CA04 DA00 DA01 DA17 DB12 EB01 5F033 JJ11 JJ18 JJ19 JJ21 JJ32 JJ33 JJ34 KK11 MM01 NN06 NN07 NN32 PP15 PP21 PP27 QQ08 QQ09 QQ16 QQ34 QQ37 QQ48 RR11 RR12 XX02

Claims (14)

【特許請求の範囲】
1. 【請求項１】 絶縁層に形成された溝部の内壁にバリア
   層を形成するバリア層形成工程と、 前記溝部の開口領域に形成されたバリア層を異方性エッ
   チングにより除去するエッチング工程と、 前記溝部に導電材料を充填する導電材料充填工程とを有
   することを特徴とする半導体装置の製造方法。
2. 【請求項２】 前記バリア層は、指向性を有する物理的
   気相成長法により形成されることを特徴とする請求項１
   記載の半導体装置の製造方法。
3. 【請求項３】 前記物理的気相成長法は、遠距離スパッ
   タリング法、低圧スパッタリング法若しくはイオン化ス
   パッタリング法などの指向性スパッタリング法であるこ
   とを特徴とする請求項２記載の半導体装置の製造方法。
4. 【請求項４】 前記バリア層を形成する材料は、Ｔａ、
   ＴａＮ、Ｗ、ＷＮ、Ｔｉ、ＴｉＮ及びＴｉＳｉＮから選
   択される１種以上からなることを特徴とする請求項１記
   載の半導体装置の製造方法。
5. 【請求項５】 前記絶縁層が形成された基板に高周波電
   圧を印加し、前記開口領域に形成されたバリア層を選択
   的に除去することを特徴とする請求項１記載の半導体装
   置の製造方法。
6. 【請求項６】 前記開口領域に形成されたバリア層を、
   前記異方性エッチングにより除去しテーパー形状とする
   ことを特徴とする請求項１記載の半導体装置の製造方
   法。
7. 【請求項７】 前記異方性エッチングは、低圧力ドライ
   エッチングであることを特徴とする請求項１記載の半導
   体装置の製造方法。
8. 【請求項８】 前記低圧力ドライエッチングは、高密度
   プラズマエッチングであることを特徴とする請求項７記
   載の半導体装置の製造方法。
9. 【請求項９】 前記高密度プラズマエッチングは、誘導
   結合型プラズマ、電子サイクロトロン共鳴若しくは磁場
   を利用した反応性イオンエッチングであることを特徴と
   する請求項８記載の半導体装置の製造方法。
10. 【請求項１０】 前記低圧力ドライエッチングに使用す
    るエッチングガスは、フッ素系ガスであること、もしく
    は、フッ素系ガスを含む混合ガスであることを特徴とす
    る請求項７記載の半導体装置の製造方法。
11. 【請求項１１】 前記フッ素系ガスは、ＮＦ_３若しくは
    ＳＦ_３、ＣＦ_４、ＣＨＦ _３であることを特徴とする請求
    項１０記載の半導体装置の製造方法。
12. 【請求項１２】 前記導電材料充填工程は、前記バリア
    層の表面にシード層を形成するシード層形成工程と、 前記シード層の表面に導電材料を成膜することにより前
    記溝部を充填する導電材料成膜工程からなることを特徴
    とする請求項１記載の半導体装置の製造方法。
13. 【請求項１３】 前記バリア層形成工程、前記エッチン
    グ工程及びシード層形成工程からなる一連の工程を大気
    開放することなく行うことを特徴とする請求項１２記載
    の半導体装置の製造方法。
14. 【請求項１４】 絶縁層に形成された溝部の内壁にバリ
    ア層を形成するバリア層形成手段と、 前記溝部の開口領域に形成されたバリア層を異方性エッ
    チングにより除去するエッチング手段と、 前記バリア層の表面にシード層を形成するシード層形成
    手段とを有することを特徴とする半導体装置の製造装
    置。