KR100552837B1 - 반도체 소자의 금속 배선층 형성 방법 및 반도체 소자제조 장치 - Google Patents

반도체 소자의 금속 배선층 형성 방법 및 반도체 소자제조 장치 Download PDF

Info

Publication number
KR100552837B1
KR100552837B1 KR1020030047271A KR20030047271A KR100552837B1 KR 100552837 B1 KR100552837 B1 KR 100552837B1 KR 1020030047271 A KR1020030047271 A KR 1020030047271A KR 20030047271 A KR20030047271 A KR 20030047271A KR 100552837 B1 KR100552837 B1 KR 100552837B1
Authority
KR
South Korea
Prior art keywords
film
chamber
metal wiring
wiring layer
via hole
Prior art date
Application number
KR1020030047271A
Other languages
English (en)
Other versions
KR20050007701A (ko
Inventor
전동기
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030047271A priority Critical patent/KR100552837B1/ko
Publication of KR20050007701A publication Critical patent/KR20050007701A/ko
Application granted granted Critical
Publication of KR100552837B1 publication Critical patent/KR100552837B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 금속 배선층 형성 방법 및 반도체 소자 제조 장치에 관한 것으로, 그 목적은 표면의 자연산화막이 완전히 제거된 하부금속배선 상에 장벽금속막을 형성하고, 자연산화막의 스퍼터 식각과 장벽금속막 증착을 동일 챔버 내에서 수행하는 것이다. 이를 위해 본 발명에서는 개별소자 및 하부 금속배선층이 형성된 반도체 기판의 구조물 상에 층간절연막을 형성하는 단계; 층간절연막을 선택적으로 식각하여 하부 금속배선층의 소정 영역을 노출시키는 비아홀을 형성하는 단계; 챔버 내에서 노출된 하부 금속배선층의 상면에 형성된 자연산화막을 스퍼터 식각하여 제거하는 단계; 챔버 내에서 인시투(in-situ) 방식으로 자연산화막이 제거된 비아홀의 내벽에 장벽금속막을 증착하는 단계; 장벽금속막 상에 금속물질을 형성하여 비아홀을 매립하는 단계를 포함하여 반도체 소자의 금속 배선층을 형성한다.
자연산화막, 펌프, 스퍼터식각

Description

반도체 소자의 금속 배선층 형성 방법 및 반도체 소자 제조 장치 {Formation method of metal line in the semiconductor device and apparatus for fabricating semiconductor device}
도 1a 내지 1b는 본 발명에 따른 반도체 소자의 금속 배선층 형성 방법을 도시한 단면도이고,
도 2는 본 발명에 따른 반도체 소자 제조 장치를 도시한 단면도이다.
본 발명은 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 컨택홀 또는 비아홀의 내부에 금속물질을 매립하기 전에 홀의 내벽에 장벽금속막을 형성하는 방법에 관한 것이다.
반도체 소자가 점차 고집적화, 다층화됨에 따라 중요한 기술의 하나로 다층 배선 기술이 등장하게 되었는데, 다층 배선 기술은 회로 소자가 형성된 반도체 기판 상부에 금속 배선층과 절연막층을 교대로 형성한 후, 절연막에 의해 분리된 금속 배선층 사이를 비아를 통해 전기적으로 접속함으로써 회로 동작이 이루어지도록 하는 것이다.
이러한 다층 배선 기술을 실현하기 위한 종래 방법에서는, 층간절연막을 선택적으로 식각하여 비아홀을 형성하고, 텅스텐이나 알루미늄의 확산으로부터 산화막을 보호하기 위하여 비아홀의 내벽에 얇은 Ti 및 TiN 장벽금속막을 증착한 다음, 장벽금속막 상에 텅스텐을 형성하여 비아홀을 충진시킨다.
다음, 웨이퍼 표면으로부터 텅스텐을 제거할 목적의 화학기계적 연마공정을 수행한 다음, 알루미늄 증착을 통해 블랭킷층을 형성한 후 패터닝하고 열처리하여 금속 배선층을 형성하며, 이와 같은 금속 배선층 형성공정을 반복하여 다층 배선을 형성한다.
이와 같이 Ti/TiN을 장벽금속막으로 사용하는 종래 기술로는 한국특허 출원 제2001-38884호가 있다.
종래에는 층간절연막에 비아홀을 형성하여 하부금속배선(Al)을 노출시킨 후, 노출된 하부금속배선 표면에 형성된 Al의 자연산화막을 제거하여 안정된 비아 저항을 확보하기 위해, 스퍼터 식각 챔버에서 스퍼터 식각을 수행한다.
이와 같이 스퍼터 식각을 수행하면 비아홀의 입구 부분을 깊은 바닥부에 비해 넓게 할 수 있어서 장벽금속막 및 텅스텐의 오버행(overhang)에 의한 섀도우(shadow) 효과를 방지하고 비아홀을 보이드 없이 완전히 매립하는 효과가 있다.
이러한 스퍼터 식각을 수행한 다음에, 장벽금속막 증착 챔버에서 장벽금속막으로서 Ti 및 TiN을 순차적으로 증착한 후 텅스텐으로 비아홀의 내부를 매립한다.
이와 같이 종래에는 스퍼터 식각과 장벽금속막 증착이 동일 챔버에서 수행하 는 것이 불가능하기 때문에 각각 다른 챔버에서 이루어지고 있다.
따라서 공정이 번거롭다는 문제점이 있으며, 또한 스퍼터 식각을 수행한 후 장벽금속막 챔버로 이동하는 중에 하부금속배선(Al)이 산화되어 알루미늄 표면에 자연산화막이 다시 형성되는 문제점이 있다.
또한, 스퍼터 식각 공정 후 장벽금속막 증착을 위해 장벽금속막 챔버로 이동하는 중에 웨이퍼 위로 파티클이 떨어질 위험이 있으며, 이러한 파티클은 소자의 불량 요인으로 작용하는 문제점이 있다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 표면의 자연산화막이 완전히 제거된 하부금속배선 상에 장벽금속막을 형성하는 것이다.
본 발명의 다른 목적은 자연산화막의 스퍼터 식각과 장벽금속막 증착을 동일 챔버 내에서 수행하는 것이다.
본 발명의 또 다른 목적은 스퍼터 식각과 장벽금속막 증착을 진행하는 중에 발생하는 파티클로 인한 소자 불량률을 감소시키는 것이다.
본 발명의 또 다른 목적은 금속배선 형성공정을 단순화하여 비용을 절감하고 생산성을 향상하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 동일한 챔버 내에서 스퍼터 식각 및 장벽금속막 증착을 연속적으로, 즉 인시투(in-situ) 방식으로 진행하는 것을 특징으로 한다.
즉, 본 발명에 따른 반도체 소자의 금속 배선층 형성 방법은, 개별소자 및 하부 금속배선층이 형성된 반도체 기판의 구조물 상에 층간절연막을 형성하는 단계; 층간절연막을 선택적으로 식각하여 하부 금속배선층의 소정 영역을 노출시키는 비아홀을 형성하는 단계; 챔버 내에서 노출된 하부 금속배선층의 상면에 형성된 자연산화막을 스퍼터 식각하여 제거하는 단계; 챔버 내에서 인시투(in-situ) 방식으로 자연산화막이 제거된 상기 비아홀의 내벽에 장벽금속막을 증착하는 단계; 장벽금속막 상에 금속물질을 형성하여 비아홀을 매립하는 단계를 포함하여 이루어진다.
이 때 챔버에는 챔버의 내부를 10-5-10-8 torr의 진공으로 만드는 진공펌프, 일 예로 터보몰리큘러(turbo molecular) 펌프가 설치되어 있는 것이 바람직하다.
또한, 장벽금속막으로는 Ti막을 형성할 수 있고, Ti막 형성 후에 TiN막을 추가로 형성할 수도 있다.
이하, 본 발명에 따른 반도체 소자의 금속 배선층 형성 방법 및 반도체 소자 제조 장치에 대해 첨부된 도면을 참조하여 상세히 설명한다. 도 1a 내지 1b는 본 발명에 따른 반도체 소자의 금속 배선층 형성 방법을 도시한 단면도이고, 도 2는 본 발명에 따른 반도체 소자를 제조하는데 사용된 장치를 도시한 단면도이다.
먼저, 개별소자가 형성된 반도체 기판의 구조물(1) 상에 하부 절연막(2)을 형성하고, 하부 절연막(2) 상에 소정폭의 하부금속배선(3)을 형성한다.
이 때 하부금속배선(3)은 알루미늄으로 형성할 수 있으며, 하부금속배선(3) 상에 반사방지막(4)을 형성할 수도 있다. 반사방지막으로는 TiN이 많이 사용되고 있다.
이어서, 반사방지막(4)을 포함하여 하부 절연막(2)의 상부 전면에 층간절연막(5)을 형성한 후, 층간절연막(5)을 선택적으로 식각하여 하부 금속배선(3)의 소정 영역을 노출시키는 비아홀(100)을 형성한다.
이 때 비아홀(100)을 통해 노출된 하부 금속배선(3)의 상부 표면에는 공정 진행상 불가피하게 자연산화막(6)이 형성된다. 이러한 자연산화막은 비아 저항을 불안정하게 하는 요인으로 작용하므로 제거되는 것이 바람직하다.
다음, 도 1b에 도시된 바와 같이, 본 발명에 따른 챔버 내에 웨이퍼를 장착한 후 자연산화막(6)을 스퍼터 식각하여 제거한다.
이 때 본 발명에서 자연산화막(6)을 스퍼터 식각하기 위해 사용한 챔버는 통상적으로 장벽금속막을 증착할 때 사용하는 챔버를 특수하게 개조한 것을 사용한다.
일반적으로 비아홀의 내벽에 증착하는 장벽금속막(Ti)이 비아홀의 바닥면 및 내벽에 동일한 두께로 콘포말(conformal)하게 증착되도록 하기 위하여, 즉 스텝 커버리지(step coverage) 향상을 위해 롱스루(long-thru) 타입, 컬리메이트(collimate) 타입, 또는 아이엠피(IMP : ion metal plasma) 타입의 스퍼터링 증착 장비를 사용하기도 한다.
일 예로서, IMP 타입의 스퍼터링 증착 장비는 스퍼터링되어 나온 Ti+ 이온을 알에프(RF) 코일에 의한 전자 진동에 의해 활성화시킨 후 기판을 향해 가속시켜 Ti+ 이온에 직진성을 부여하고, 이로 인해 좁고 깊은 형상의 비아홀 내벽에 증착이 잘 되도록 하는 장비이다.
이러한 스퍼터링 장비 외에도 화학기상증착(CVD : chemical vapor deposition) 장비를 사용하기도 한다.
만약 스퍼터링 증착 장비일 경우에는, 여기에 스퍼터 식각된 자연산화막 및 각종 불순물을 효과적으로 챔버 외부로 배출시켜 챔버 내부를 10-5-10-8 torr의 진공으로 만드는 진공펌프(예를 들면, 터보몰리큘러 펌프)를 연결설치한다.
만약 화학기상증착 장비일 경우에는, 여기에 플라즈마 발생을 위한 RF 전력 발생기를 연결설치한다.
도 2에는 스퍼터링 챔버(20)가 도시되어 있으나, 본 발명에 따른 챔버는 이에 한정되는 것이 아니고, 발명의 범위 내에서 변경 가능하다.
챔버(20) 내부에는 웨이퍼 장착대(21)가 설치되어 있고, 웨이퍼 장착대(21)에는 웨이퍼(22)를 장착할 수 있다.
또한, 챔버(20) 내부 에는 웨이퍼 받침대(21)와 서로 마주보도록 스퍼터링 증착의 타켓물질(target material)이 장착되는 타겟 장착대(23)가 설치되어 있다.
웨이퍼 장착대(21)의 일단에는 플라즈마 발생기(24)가 연결설치된다. 도 2에는 웨이퍼 장착대(21)에서 웨이퍼(22)가 장착된 면의 뒷면에 플라즈마 발생기(24)로서 알에프(RF :radio frequency) 전력을 공급하는 장비가 설치된 것이 도시되어 있으나, 이에 한정되지 않는다.
이 때 웨이퍼 장착대(21)에서 웨이퍼(22)가 장착되는 면은 세라믹으로 이루어져 있으며. 일 예로서 세라믹으로 코팅될 수도 있다. 세라믹의 일 예로는 석영(quartz)이 있다.
타겟 장착대(23)에는 직류 마그네트론(DC magnetron)(25) 등을 설치할 수 있다.
또한, 챔버(20)에는 가스공급라인 및 펌핑라인이 구비되어 있어, 가스공급라인을 통해서는 가스탱크(26)가 연결설치되고, 펌핑라인을 통해서는 진공펌프(27)가 연결설치된다.
이 때 진공펌프(27)은 앞에서 언급한 바와 같이, 챔버(20)의 내부를 10-5-10-8 torr의 진공으로 만드는 정도의 펌핑능력을 가지며, 일 예로는 터보몰리큘러 펌프가 있다.
상술한 바와 같은 챔버(20) 내에서 비아홀(100)을 통해 노출된 하부 금속배선(3) 상면에 형성된 자연산화막(6)을 비롯하여 각종 불순물을 스퍼터 식각하여 제거할 때에는 RF 전력을 50-700W로 하고, 주파수는 2 MHz, 13,56 MHz 또는 각각의 정수배로 하며, 플라즈마 발생을 위해 아르곤 가스를 3-100 sccm의 유량으로 공급하는 것이 바람직하다.
다음으로, 동일 챔버(20) 내에서 비아홀(100)의 내벽에 장벽금속막(7)을 증착한다.
이와 같이 동일 챔버 내에서 연속적으로 공정을 진행하는 것을 인시투(in-situ)방식이라 한다.
장벽금속막(7)으로는 Ti를 증착할 수도 있고, Ti 위에 TiN을 추가로 형성할 수도 있다.
다음, 장벽금속막(7) 상에 비아홀(100)을 충분히 매립하는 두께로 텅스텐(8)을 증착한다.
이후에는, 층간절연막(5)이 노출될 때까지 텅스텐을 화학기계적 연마하여 상면을 평탄화한 후, 텅스텐을 포함하여 층간절연막의 상부 전면에 금속물질을 형성하고 금속물질을 패터닝하여 텅스텐과 연결되는 소정폭의 상부 금속배선층을 형성한다.
상술한 바와 같이, 본 발명에서는 하부금속배선 상에 형성된 자연산화막을 완전히 제거하여 비아 저항을 안정화시키는 효과가 있다.
또한, 본 발명에서는 자연산화막의 스퍼터 식각과 장벽금속막 증착을 동일 챔버 내에서 진행하기 때문에, 종래 개별 챔버에서 따로 진행하던 경우에 비해 공정시간이 단축되고 따라서 비용이 절감되고 생산성이 향상되는 효과가 있다.
그리고, 자연산화막의 스퍼터 식각과 장벽금속막 증착을 동일 챔버 내에서 진행하기 때문에 종래 챔버의 이동 중에 발생하는 파티클 문제가 해소되어 소자 불량률이 감소되는 효과가 있다.

Claims (13)

  1. (정정)개별소자 및 하부 금속배선층이 형성된 반도체 기판의 구조물 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 선택적으로 식각하여 상기 하부 금속배선층의 소정 영역을 노출시키는 비아홀을 형성하는 단계;
    상기 비아홀이 형성된 반도체 기판을 챔버 내부의 웨이퍼 장착대에 안착하는 단계;
    상기 노출된 하부 금속배선층의 상면에 형성된 자연산화막을 제거하기 위하여 상기 챔버 내부에 플라즈마를 발생시킴으로써 상기 자연산화막을 스퍼터 식각하는 단계;
    상기 반도체 기판을 상기 웨이퍼 장착대에 안착한 상태에서 인시투(in-situ) 방식으로 상기 비아홀의 내벽에 장벽금속막을 증착하는 단계; 및
    상기 장벽금속막 상에 금속물질을 형성하여 상기 비아홀을 매립하는 단계
    를 포함하며,
    상기 장벽금속막을 증착하는 단계는 스퍼터 식각이 진행된 상기 챔버 내부에 배치된 타겟물질에서 스퍼터링되어 나온 이온을 비아홀의 내벽에 증착하는 것에 따라 이루어지는 반도체 소자의 금속 배선층 형성 방법.
  2. 제 1 항에 있어서,
    상기 챔버에는 상기 챔버의 내부를 10-5-10-8 torr의 진공으로 만드는 진공펌프가 연결설치된 반도체 소자의 금속 배선층 형성 방법.
  3. 제 2 항에 있어서,
    상기 진공펌프는 터보몰리큘러(turbo molecular) 펌프인 반도체 소자의 금속 배선층 형성 방법.
  4. 제 1 항에 있어서,
    상기 장벽금속막으로는 Ti막을 형성하는 반도체 소자의 금속 배선층 형성 방법.
  5. 제 4 항에 있어서,
    상기 Ti막 형성 후에 TiN막을 추가로 형성하는 반도체 소자의 금속 배선층 형성 방법.
  6. 제 1 항에 있어서,
    상기 장벽금속막은 상기 비아홀의 내벽을 포함하여 상기 층간절연막의 상부 전면에 형성하고, 상기 장벽금속막 상에 텅스텐을 형성한 후 상기 층간절연막이 노출될 때까지 상기 텅스텐을 화학기계적 연마하여 상면을 평탄화하는 반도체 소자의 금속 배선층 형성 방법.
  7. 제 1 항 내지 제 6 항 중의 어느 한 항에 있어서,
    상기 비아홀 매립 단계 이후에는, 상기 텅스텐을 포함하여 층간절연막의 상부 전면에 금속물질을 형성하고 상기 금속물질을 패터닝하여 상기 텅스텐과 연결되는 소정폭의 상부 금속배선층을 형성하는 단계를 더 포함하는 반도체 소자의 금속 배선층 형성 방법.
  8. 가스공급라인 및 펌핑라인이 구비된 챔버;
    상기 챔버 내부에 설치되고, 일단에 플라즈마 발생기가 연결설치되며, 웨이퍼가 장착되는 면이 세라믹으로 이루어진 웨이퍼 장착대;
    상기 펌핑라인과 연결설치되고, 상기 챔버의 내부를 10-5-10-8 torr의 진공으로 만드는 진공펌프
    를 포함하는 반도체 소자 제조 장치.
  9. 제 8 항에 있어서,
    상기 웨이퍼 받침대와 서로 마주보도록 상기 챔버 내부에 설치되고, 스퍼터링(sputtering) 증착의 타켓물질(target material)이 장착되는 타겟 장착대를 더 포함하는 반도체 소자 제조 장치.
  10. 제 8 항에 있어서,
    상기 웨이퍼 장착대에서 상기 웨이퍼가 장착되는 면이 세라믹으로 코팅되어 있고, 상기 세라믹이 코팅된 면의 뒷면에 플라즈마 발생기가 설치된 반도체 소자 제조 장치.
  11. 제 10 항에 있어서,
    상기 세라믹은 석영(quartz)인 반도체 소자 제조 장치.
  12. 제 10 항에 있어서,
    상기 플라즈마 발생기는 알에프(RF :radio frequency) 전력을 공급하는 장비인 반도체 소자 제조 장치.
  13. 제 8 항에 있어서,
    상기 진공펌프는 터보몰리큘러(turbo molecular) 펌프인 반도체 소자 제조 장치.
KR1020030047271A 2003-07-11 2003-07-11 반도체 소자의 금속 배선층 형성 방법 및 반도체 소자제조 장치 KR100552837B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030047271A KR100552837B1 (ko) 2003-07-11 2003-07-11 반도체 소자의 금속 배선층 형성 방법 및 반도체 소자제조 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030047271A KR100552837B1 (ko) 2003-07-11 2003-07-11 반도체 소자의 금속 배선층 형성 방법 및 반도체 소자제조 장치

Publications (2)

Publication Number Publication Date
KR20050007701A KR20050007701A (ko) 2005-01-21
KR100552837B1 true KR100552837B1 (ko) 2006-02-22

Family

ID=37221039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030047271A KR100552837B1 (ko) 2003-07-11 2003-07-11 반도체 소자의 금속 배선층 형성 방법 및 반도체 소자제조 장치

Country Status (1)

Country Link
KR (1) KR100552837B1 (ko)

Also Published As

Publication number Publication date
KR20050007701A (ko) 2005-01-21

Similar Documents

Publication Publication Date Title
KR100365643B1 (ko) 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체
TWI236099B (en) A method for depositing a metal layer on a semiconductor interconnect structure
KR100987835B1 (ko) 시드막의 성막 방법, 플라즈마 성막 장치 및 기억 매체
TWI383470B (zh) 形成積體電路結構的方法
JP4830421B2 (ja) 金属膜の成膜方法及び成膜装置
TWI427737B (zh) 形成積體電路結構的方法
JP2008041700A (ja) 成膜方法、成膜装置及び記憶媒体
JP2001284449A (ja) 半導体装置の製造方法
JP3408463B2 (ja) 半導体装置の製造方法
KR100552837B1 (ko) 반도체 소자의 금속 배선층 형성 방법 및 반도체 소자제조 장치
US20090102053A1 (en) Metal line stacking structure in semiconductor device and formation method thereof
KR100227636B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR100613337B1 (ko) 텅스텐 연결 콘택 형성 방법
KR100562311B1 (ko) 반도체 소자 및 반도체 소자의 금속 배선층 형성 방법
JP2003303882A (ja) 半導体装置の製造方法及び半導体装置の製造装置
KR100571404B1 (ko) 반도체 소자의 금속 플러그 제조 방법
KR100528071B1 (ko) 반도체 소자의 금속배선 형성 방법
US7485577B2 (en) Method of forming metal line stacking structure in semiconductor device
KR100552836B1 (ko) 반도체 소자 및 반도체 소자의 금속 배선층 형성 방법
KR100618783B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100529628B1 (ko) 반도체 소자 및 반도체 소자의 금속 배선층 형성 방법
JP2004014967A (ja) 半導体装置の製造方法及び半導体装置
KR100816231B1 (ko) 반도체 장치 제조 방법
CN112928062A (zh) 半导体结构及其形成方法
KR100529629B1 (ko) 반도체 소자 및 반도체 소자의 금속 배선층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110120

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee