KR100613337B1 - 텅스텐 연결 콘택 형성 방법 - Google Patents

텅스텐 연결 콘택 형성 방법 Download PDF

Info

Publication number
KR100613337B1
KR100613337B1 KR1020030101908A KR20030101908A KR100613337B1 KR 100613337 B1 KR100613337 B1 KR 100613337B1 KR 1020030101908 A KR1020030101908 A KR 1020030101908A KR 20030101908 A KR20030101908 A KR 20030101908A KR 100613337 B1 KR100613337 B1 KR 100613337B1
Authority
KR
South Korea
Prior art keywords
tungsten
contact hole
layer
forming
argon
Prior art date
Application number
KR1020030101908A
Other languages
English (en)
Other versions
KR20050071078A (ko
Inventor
석가문
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030101908A priority Critical patent/KR100613337B1/ko
Publication of KR20050071078A publication Critical patent/KR20050071078A/ko
Application granted granted Critical
Publication of KR100613337B1 publication Critical patent/KR100613337B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

텅스텐 연결 콘택 형성 방법을 제공한다. 본 발명의 일 관점에 따르면, 반도체 기판 상에 콘택홀을 가지는 절연층을 형성하고, 콘택홀 내에 텅스텐 핵층을 형성하고, 텅스텐 핵층에 발생된 오버행(overhang) 부위를 아르곤 스퍼터링(argon sputtering)으로 제거한 후, 텅스텐 핵층 상에 콘택홀을 채우는 텅스텐층을 형성하는 텅스텐 연결 콘택 형성 방법을 제시한다.
텅스텐 채움, 콘택, 오버행

Description

텅스텐 연결 콘택 형성 방법{Method for fabricating tungsten interconnection contacts}
도 1 내지 도 3은 본 발명의 실시예에 따른 텅스텐 연결 콘택 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
본 발명은 반도체 소자 제조에 관한 것으로, 특히, 텅스텐 채움 불량(tungsten filling fail)을 방지할 수 있는 텅스텐 연결 콘택(interconnection contacts) 형성 방법에 관한 것이다.
반도체 소자가 고집적화 되면서 신뢰성을 높이기 위해, 콘택홀(contact hole) 안을 텅스텐으로 빈 공간 없이 채우는 것이 중요시 되고 있다. 그럼에도 불구하고, 텅스텐 핵 형성(nucleation)은 스텝 커버리지(step coverage)가 75 내지 80% 정도로 취약하며, 더욱이, 홀 입구에 오버행(overhang) 형성을 수반하기 때문에, 오버행에 의해 텅스텐 채움(fill) 증착 시 홀 안에 빈 공간(void or seam)을 크게 형성시키는 문제가 발생되고 있다.
텅스텐 핵 생성에서 오버행이 발생되면, 텅스텐 채움 시 오버행 부분으로 먼 저 텅스텐이 증착되게 되어, 홀 안을 입구에서 막게 된다. 이로 인해 홀 안에 커다란 빈 공간이 생기게 된다. 이와 같이 발생된 빈 공간이 있는 텅스텐 연결 콘택은 빈 공간에 의해 저항이 매우 높게 나타나게 되고 또한 소자의 불량을 유발하게 된다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 소자의 콘택홀을 텅스텐으로 채워 텅스텐 연결 콘택을 형성할 때, 연결 콘택 내에 채움 불량에 의한 빈 공간이 발생되는 것을 방지할 수 있는 텅스텐 연결 콘택 형성 방법을 제공하는 데 있다.
상기의 기술적 과제들을 달성하기 위한 본 발명의 일 관점은, 반도체 기판 상에 콘택홀을 가지는 절연층을 형성하는 단계, 상기 콘택홀 내에 텅스텐 핵층을 형성하는 단계, 상기 텅스텐 핵층에 발생된 오버행(overhang) 부위를 아르곤 스퍼터링(argon sputtering)으로 제거하는 단계, 및 상기 텅스텐 핵층 상에 상기 콘택홀을 채우는 텅스텐층을 형성하는 단계를 포함하는 텅스텐 연결 콘택 형성 방법을 제시한다.
상기 아르곤 스퍼터링은 아르곤 가스를 제공하고 상기 아르곤 가스를 플라즈마화하는 단계, 상기 플라즈마화된 아르곤 이온을 바이어스 전압 인가로 상기 오버행 부위로 충돌하게 유도하는 단계, 및 상기 아르곤 이온의 충돌에 의해서 상기 오버행 부위가 상대적으로 집중되어 식각되는 단계를 포함하여 수행될 수 있다.
본 발명에 따르면, 반도체 소자의 콘택홀을 텅스텐으로 채워 텅스텐 연결 콘택을 형성할 때, 연결 콘택 내에 채움 불량에 의한 빈 공간이 발생되는 것을 방지할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.
도 1 내지 도 3은 본 발명의 실시예에 따른 텅스텐 연결 콘택 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 1을 참조하면, 본 발명의 실시예에 따른 텅스텐 연결 콘택 형성 방법은, 먼저, 하부층(100), 예컨대, 금속층 상에 절연층(200)을 형성하고, 이러한 절연층(200)에 하부층(100)을 노출하는 패턴과 식각에 의해 콘택홀(201)을 형성한다. 그리고, 도시되지는 않았으나, 콘택홀(201) 내에 금속 장벽층(barrier metal layer)을 형성한다.
이러한 구조는 다층 구조의 금속과 금속을 연결하는 비아(via)나, 게이트(gate), 소스(source), 드레인(drain)과 금속을 연결하는 콘택(contact) 등의 연결 콘택을 위한 구조이다. 이때, 콘택홀(201)의 크기는 반도체 소자가 고집적화 되면서 지속적으로 감소하고 있으며, 이에 따라 콘택 내에 빈 공간은 더욱 빈번히 발생되고 있다.
이를 방지하기 위해서, 본 발명의 실시예에서는 우선, 콘택홀(201) 내에 텅스텐 핵층(310)을 먼저 형성한다. 텅스텐 핵층(310)의 형성을 위해서, 텅스텐 증착을 위한 장비, 예컨대, 스퍼터(sputter) 장비의 공정 챔버(chamber) 내에 상기한 바와 같은 구조가 구비된 웨이퍼(wafer)를 장착한다. 이후에, 웨이퍼의 위치를 조절하고, 챔버의 압력을 설정 압력만큼 올려준다. 그리고, 웨이퍼를 해당 공정 온도만큼 올릴 수 있도록 히팅(heating)한다.
연후에, 웨이퍼 표면에, 즉, 장벽 금속층 상에 실리콘(Si)의 모노층(monolayer:도시되지 않음)을 형성시켜 주기 위해서, 챔버 안에 싸일렌(SiH4) 가스를 주입해서 웨이퍼 소킹(soaking)을 수행한다.
이어, 챔버 압력을 대략 평균적으로 30Torr 정도로 낮춰서 저용량의 텅스텐 헥사 플로라이드(WF6) 가스와 싸일렌 가스 및 수소를 공급하여, 이들의 반응에 의해서 장벽 금속층 상에, 즉, 콘택홀(201) 내에 텅스텐 핵을 형성시킨다. 이어, 콘택홀(201)의 프로파일(profile)을 따라 이러한 핵 형성이 대략 200 내지 500Å 정도 두께로 증착되도록 하여 텅스텐 핵층(310)을 형성한다. 이때, 이러한 텅스텐 핵층(310)의 두께는 소자의 특성에 따라 변화될 수 있다.
이와 같은 텅스텐 핵층(310)의 형성 시 콘택홀(201)의 입구에는 오버행 현상(311)이 발생할 수 있다. 이러한 오버행 현상이 후속되는 텅스텐 채움 공정에 악영향을 미치는 것을 방지하기 위해, 이러한 오버행 부분(311)을 도 2에 제시된 바와 같이 선택적으로 식각 제거한다.
도 2를 참조하면, 예를 들어, 텅스텐 핵층(310) 형성 후, 텅스텐의 채움을 위해서 챔버 압력을 다시 높여주기 전에, 챔버 내에 아르곤(Ar) 가스를 주입한다. 그리고, 챔버 리드(lid) 쪽에 파워(RF power)를 인가하여 챔버 내에 플라즈마(plasma), 예컨대, 아르곤 플라즈마를 형성시키고, 웨이퍼 후면의 히터(heater) 쪽에 바이어스 파워(bias power)를 인가하여 플라즈마화에 의해 이온화된 아르곤 이온이 웨이퍼 쪽으로 이동하여 스퍼터링 작용을 일으키게 한다.
이러한 아르곤 이온의 스퍼터링에 의해서 텅스텐 핵층(310)의 오버행 부위(311)는 식각되게 되어, 오버행 부위가 제거된 면(312)을 형성하게 된다. 웨이퍼 표면에 패턴, 즉, 절연층(200)의 패턴 프로파일에 따라 형성되어진 텅스텐 핵층(310)의 표면이 아르곤 이온의 충돌에 의해 물리적으로 식각(etching)되며, 특히, 콘택홀(201) 입구의 모서리 부분, 즉, 오버행 부위(311)에 집중적으로 이러한 스퍼터링에 의한 식각 작용이 발생되게 된다.
집중적인 식각에 의해 오버행 부분(311)의 텅스텐 핵이 식각되고, 식각되어진 텅스텐은 펌핑(pumping)에 의해서 배기되거나 일부는 재증착에 의해 콘택홀(201) 내의 측면 쪽으로 증착될 수도 있다.
도 3을 참조하면, 이와 같이 오버행 부분(311)을 식각하여 콘택홀(201)의 입구를 보다 넓힌 후, 콘택홀(201) 내를 텅스텐층(320)으로 완전히 메워 준다. 이러한 텅스텐층(320)의 증착은 스퍼터링 장비의 챔버 압력을 다시 설정 압력, 예컨대, 대략 90 Torr 정도로 높이고, 챔버 안에 상대적으로 많은 량, 예컨대, 적어도 90 sccm 이상의 텅스텐 헥사 플로라이드 가스를 주입해서, 수소와 반응 시킨다. 이에 따라, 콘택홀(201) 내를 텅스텐이 완전히 채워지게 텅스텐 채움을 진행한다. 이때, 오버행 부위(311)는 제거된 상태이므로, 텅스텐층(320) 내에 빈 공간이 발생하는 것이 효과적으로 방지된다.
이후에, 챔버 안에 잔류하고 있는 가스들을 제거시켜주기 위해 퍼지(purge) 및 펌핑을 수행한다.
이와 같이 텅스텐층(300;310, 320)으로 콘택홀(201)을 채운 후, 텅스텐층(300)을 에치 백, 화학 기계적 연마(CMP) 등에 의한 평탄화 등으로 패터닝하여 콘택홀(201)을 채우는 연결 콘택을 완성한다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 콘택홀 안에 텅스텐을 빈 공간없이 완전히 채워 넣을 수 있어, 콘택홀 내의 빈 공간에 의해서 발생될 수 있는 저항 증가 등을 방지할 수 있다. 이에 따라, 전기적인 흐름을 원활하게 해 줄 수 있어, 소자의 신뢰성을 향상시킬 수 있다.

Claims (2)

  1. 반도체 기판 상에 콘택홀을 가지는 절연층을 형성하는 단계;
    상기 콘택홀 내에 금속 장벽층을 형성하는 단계;
    상기 금속 장벽층 상에 텅스텐 핵층을 형성하는 단계;
    상기 텅스텐 핵층에 발생된 오버행(overhang) 부위를 아르곤 스퍼터링(argon sputtering)으로 제거하는 단계;
    상기 아르곤 스퍼터링(argon sputtering)에 의하여 제거된 텅스텐을 펑핑에 의해서 배기하고, 일부는 상기 콘택홀 내의 측면으로 증착시키는 단계;및
    상기 텅스텐 핵층 상에 상기 콘택홀을 채우는 텅스텐층을 형성하는 단계를 포함하는 것을 특징으로 하는 텅스텐 연결 콘택 형성 방법.
  2. 제 1항에 있어서,
    상기 아르곤 스퍼터링은 아르곤 가스를 제공하고 상기 아르곤 가스를 플라즈마화하는 단계;
    상기 플라즈마화된 아르곤 이온에 바이어스 전압 인가하는 단계; 및
    상기 아르곤 이온의 충돌에 의해서 상기 오버행 부위가 상대적으로 집중되어 식각되는 단계를 포함하는 것을 특징으로 하는 텅스텐 연결 콘택 형성 방법.
KR1020030101908A 2003-12-31 2003-12-31 텅스텐 연결 콘택 형성 방법 KR100613337B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101908A KR100613337B1 (ko) 2003-12-31 2003-12-31 텅스텐 연결 콘택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101908A KR100613337B1 (ko) 2003-12-31 2003-12-31 텅스텐 연결 콘택 형성 방법

Publications (2)

Publication Number Publication Date
KR20050071078A KR20050071078A (ko) 2005-07-07
KR100613337B1 true KR100613337B1 (ko) 2006-08-21

Family

ID=37261065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101908A KR100613337B1 (ko) 2003-12-31 2003-12-31 텅스텐 연결 콘택 형성 방법

Country Status (1)

Country Link
KR (1) KR100613337B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210111017A (ko) * 2020-03-02 2021-09-10 주식회사 원익아이피에스 기판 처리 방법 및 이를 이용하여 제조된 반도체 소자
US20230317458A1 (en) * 2022-04-05 2023-10-05 Applied Materials, Inc. Gap fill enhancement with thermal etch

Also Published As

Publication number Publication date
KR20050071078A (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
US6949461B2 (en) Method for depositing a metal layer on a semiconductor interconnect structure
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
US20100314765A1 (en) Interconnection structure of semiconductor integrated circuit and method for making the same
TW541659B (en) Method of fabricating contact plug
US7241696B2 (en) Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
US20100301486A1 (en) High-aspect ratio contact element with superior shape in a semiconductor device for improving liner deposition
JP6921990B2 (ja) 超伝導体相互接続のための予洗浄および堆積の方法
JP2002118109A (ja) 半導体装置のダマシン配線形成方法およびそれによって形成されたダマシン配線構造体
US6268274B1 (en) Low temperature process for forming inter-metal gap-filling insulating layers in silicon wafer integrated circuitry
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
JP2001284449A (ja) 半導体装置の製造方法
JP2000332106A (ja) 半導体装置およびその製造方法
KR100613337B1 (ko) 텅스텐 연결 콘택 형성 방법
CN103515292A (zh) 半导体结构的形成方法
US20070037378A1 (en) Method for forming metal pad in semiconductor device
JP2022544026A (ja) エッチングプロファイル制御のために超薄ルテニウム金属ハードマスクを使用する方法
US7488681B2 (en) Method for fabricating Al metal line
CN110911265A (zh) 在氮化钛生成工艺中去除氧化硅的方法
KR100564119B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100729087B1 (ko) 반도체 장치 형성 방법
US20050176237A1 (en) In-situ liner formation during reactive ion etch
CN113611656B (zh) 铜镶嵌结构的制作方法
US8420544B2 (en) Method for fabricating interconnection structure with dry-cleaning process
KR101185853B1 (ko) 반도체 소자의 금속배선 형성방법
KR100701779B1 (ko) 반도체 소자의 콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee