JP2002118109A - 半導体装置のダマシン配線形成方法およびそれによって形成されたダマシン配線構造体 - Google Patents
半導体装置のダマシン配線形成方法およびそれによって形成されたダマシン配線構造体Info
- Publication number
- JP2002118109A JP2002118109A JP2001270817A JP2001270817A JP2002118109A JP 2002118109 A JP2002118109 A JP 2002118109A JP 2001270817 A JP2001270817 A JP 2001270817A JP 2001270817 A JP2001270817 A JP 2001270817A JP 2002118109 A JP2002118109 A JP 2002118109A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- seed layer
- forming
- damascene wiring
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 108
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 238000000059 patterning Methods 0.000 claims abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 76
- 229910052802 copper Inorganic materials 0.000 claims description 76
- 239000010949 copper Substances 0.000 claims description 76
- 238000005240 physical vapour deposition Methods 0.000 claims description 41
- 150000002500 ions Chemical class 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 11
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 113
- 229910052751 metal Inorganic materials 0.000 description 32
- 239000002184 metal Substances 0.000 description 32
- 230000008021 deposition Effects 0.000 description 13
- 239000002245 particle Substances 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005054 agglomeration Methods 0.000 description 4
- 230000002776 aggregation Effects 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000752 ionisation method Methods 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- XAMUDJHXFNRLCY-UHFFFAOYSA-N phenthoate Chemical compound CCOC(=O)C(SP(=S)(OC)OC)C1=CC=CC=C1 XAMUDJHXFNRLCY-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1073—Barrier, adhesion or liner layers
- H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L2221/1089—Stacks of seed layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 ステップカバレージ特性が優秀なシード層を
有するダマシン配線形成方法およびその構造体を提供す
る。 【解決手段】 本発明によると、半導体基板に絶縁膜を
形成した後、パターニングしてオープニングを形成す
る。オープニングが形成された結果物の全面にバリヤ膜
を形成する。少なくともバリヤ膜が形成されたオープニ
ングの側壁および絶縁膜の上部面にシード層を形成し、
シード層はプラズマ形成用の電力が印加されるターゲッ
トとイオンを加速するためのＲＦバイアス印加されるチ
ャックを備えるイオン化ＰＶＤ装置を使用して形成す
る。イオン化ＰＶＤ工程によるシード層の形成の時、プ
ラズマ形成用の電力およびＲＦバイアスを調節してオー
プニングの底の形成される初期シード層をリスパッタリ
ングしてオープニングの側壁に再蒸着して、側壁ステッ
プカバレージ特性が優秀なシード層を形成できる。ま
た、オープニングの底のバリヤ膜を選択的に除去してコ
ンタクト抵抗を減少させ得る。
有するダマシン配線形成方法およびその構造体を提供す
る。 【解決手段】 本発明によると、半導体基板に絶縁膜を
形成した後、パターニングしてオープニングを形成す
る。オープニングが形成された結果物の全面にバリヤ膜
を形成する。少なくともバリヤ膜が形成されたオープニ
ングの側壁および絶縁膜の上部面にシード層を形成し、
シード層はプラズマ形成用の電力が印加されるターゲッ
トとイオンを加速するためのＲＦバイアス印加されるチ
ャックを備えるイオン化ＰＶＤ装置を使用して形成す
る。イオン化ＰＶＤ工程によるシード層の形成の時、プ
ラズマ形成用の電力およびＲＦバイアスを調節してオー
プニングの底の形成される初期シード層をリスパッタリ
ングしてオープニングの側壁に再蒸着して、側壁ステッ
プカバレージ特性が優秀なシード層を形成できる。ま
た、オープニングの底のバリヤ膜を選択的に除去してコ
ンタクト抵抗を減少させ得る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法およびそれによって製造された半導体装置に関し、さ
らには半導体装置のダマシン配線形成方法およびそれに
よって形成されたダマシン配線構造体に関する。
法およびそれによって製造された半導体装置に関し、さ
らには半導体装置のダマシン配線形成方法およびそれに
よって形成されたダマシン配線構造体に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化によって低
抵抗配線が要求されるに従って、銅を使用して金属配線
を形成する工程が主流になった。銅は既存の金属配線の
材料として使用したアルミまたはタングステンに比べて
比抵抗が低く、電子移動に対する抵抗性が大きい長所が
ある。しかし、銅を使用する場合、乾式エッチングによ
るパターニング工程を適用しにくいので、ダマシン工程
によって銅配線を形成する。
抵抗配線が要求されるに従って、銅を使用して金属配線
を形成する工程が主流になった。銅は既存の金属配線の
材料として使用したアルミまたはタングステンに比べて
比抵抗が低く、電子移動に対する抵抗性が大きい長所が
ある。しかし、銅を使用する場合、乾式エッチングによ
るパターニング工程を適用しにくいので、ダマシン工程
によって銅配線を形成する。
【０００３】ダマシン工程は絶縁膜の内部にビアホール
またはグルーブ等のようなオープニングを形成し、オー
プニングを充填する銅膜を形成した後、平坦化エッチン
グ工程を実施する。オープニングを充填する銅膜は主に
電気鍍金法（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）によって
形成する。電気鍍金法によって銅膜を形成するために
は、電流を流す導電層、すなわち、シード層を形成しな
ければならない。オープニングの内部をボイドなしに銅
膜で充填するためにはオープニングの側壁に連続的なシ
ード層を形成しなければならない。結果的に、銅シード
層の蒸着特性は銅配線の特性を決定する重要な要素にな
る。
またはグルーブ等のようなオープニングを形成し、オー
プニングを充填する銅膜を形成した後、平坦化エッチン
グ工程を実施する。オープニングを充填する銅膜は主に
電気鍍金法（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）によって
形成する。電気鍍金法によって銅膜を形成するために
は、電流を流す導電層、すなわち、シード層を形成しな
ければならない。オープニングの内部をボイドなしに銅
膜で充填するためにはオープニングの側壁に連続的なシ
ード層を形成しなければならない。結果的に、銅シード
層の蒸着特性は銅配線の特性を決定する重要な要素にな
る。
【０００４】通常、銅シード層はＰＶＤ（ｐｈｙｓｉｃ
ａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法によっ
て形成する。特に、半導体素子の集積化が高くなって、
パターンの寸法が減少し、アスペクト比が増加してより
優秀なステップカバレージ（ｓｔｅｐ ｃｏｖｅｒａｇ
ｅ）特性が要求されるに従って、プラズマの内部の粒子
をイオン化した後、蒸着するイオン化ＰＶＤ工程を使用
している。イオン化ＰＶＤ工程において、プラズマの内
部でイオン化された粒子はプラズマシースポテンシャル
（ｐｌａｓｍａ ｓｈｅａｔｈ ｐｏｔｅｎｔｉａｌ）
によって加速されて方向性を有し、半導体基板に蒸着さ
れる。また、イオンの方向性を増進して、シード層のス
テップカバレージ特性をさらに向上させるために、半導
体基板にバイアスを印加する方法を使用している。この
ようなイオン化ＰＶＤ工程は図１および図２に示す一般
的なイオン化装置を使用して実施する。
ａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法によっ
て形成する。特に、半導体素子の集積化が高くなって、
パターンの寸法が減少し、アスペクト比が増加してより
優秀なステップカバレージ（ｓｔｅｐ ｃｏｖｅｒａｇ
ｅ）特性が要求されるに従って、プラズマの内部の粒子
をイオン化した後、蒸着するイオン化ＰＶＤ工程を使用
している。イオン化ＰＶＤ工程において、プラズマの内
部でイオン化された粒子はプラズマシースポテンシャル
（ｐｌａｓｍａ ｓｈｅａｔｈ ｐｏｔｅｎｔｉａｌ）
によって加速されて方向性を有し、半導体基板に蒸着さ
れる。また、イオンの方向性を増進して、シード層のス
テップカバレージ特性をさらに向上させるために、半導
体基板にバイアスを印加する方法を使用している。この
ようなイオン化ＰＶＤ工程は図１および図２に示す一般
的なイオン化装置を使用して実施する。
【０００５】しかし、従来のイオン化ＰＶＤ工程によっ
て銅シード層を形成する場合、図３に示すように、オー
プニングの側壁で銅シード層のプロファイルがよくなく
なり、オーバハング現象が発生する問題点がある。
て銅シード層を形成する場合、図３に示すように、オー
プニングの側壁で銅シード層のプロファイルがよくなく
なり、オーバハング現象が発生する問題点がある。
【０００６】図３は従来の技術によって形成した銅ソー
ド層のプロファイルを示す断面図である。半導体基板５
０の上に形成された絶縁膜５２の内部にオープニング５
５を形成した後、イオン化ＰＶＤ工程によって銅シード
層５８を形成する。イオン化ＰＶＤ工程の時、プラズマ
の内部の銅イオンは半導体基板５０の方に加速されるの
で、直進性を有する。従って、加速されたイオンと垂直
した方向をなす水平面、すなわち、絶縁膜５２の上部面
５７ａおよびオープニング５５の底面５７ｃには優秀な
プロファイルの銅シード層５８が形成される。これに対
して、加速されたイオンと並行した方向をなす垂直面、
すなわち、オープニング５５の内側壁５７ｂには脆弱な
プロファイルの銅シード層５８が形成される。
ド層のプロファイルを示す断面図である。半導体基板５
０の上に形成された絶縁膜５２の内部にオープニング５
５を形成した後、イオン化ＰＶＤ工程によって銅シード
層５８を形成する。イオン化ＰＶＤ工程の時、プラズマ
の内部の銅イオンは半導体基板５０の方に加速されるの
で、直進性を有する。従って、加速されたイオンと垂直
した方向をなす水平面、すなわち、絶縁膜５２の上部面
５７ａおよびオープニング５５の底面５７ｃには優秀な
プロファイルの銅シード層５８が形成される。これに対
して、加速されたイオンと並行した方向をなす垂直面、
すなわち、オープニング５５の内側壁５７ｂには脆弱な
プロファイルの銅シード層５８が形成される。
【０００７】このように、オープニング５５の側壁５７
ｂに十分な厚さの銅シード層が形成されなくて、銅シー
ド層５８がアグロメレーション（ａｇｇｌｏｍｅｒａｔ
ｉｏｎ）される現象が発生する。また、オープニング５
５の開口部にはオーバハングが形成される。従って、電
気鍍金法によって銅膜を形成する後続工程でオープニン
グ５５の内部が充填されずボイドが発生する。
ｂに十分な厚さの銅シード層が形成されなくて、銅シー
ド層５８がアグロメレーション（ａｇｇｌｏｍｅｒａｔ
ｉｏｎ）される現象が発生する。また、オープニング５
５の開口部にはオーバハングが形成される。従って、電
気鍍金法によって銅膜を形成する後続工程でオープニン
グ５５の内部が充填されずボイドが発生する。
【０００８】
【発明が解決しようとする課題】本発明は、前述の問題
点を解決するために提案されたものであり、オープニン
グの側壁でステップカバレージが向上されたシード層を
形成して、ボイドなしに充填された銅膜を有するダマシ
ン配線の形成方法を提供することを目的とする。
点を解決するために提案されたものであり、オープニン
グの側壁でステップカバレージが向上されたシード層を
形成して、ボイドなしに充填された銅膜を有するダマシ
ン配線の形成方法を提供することを目的とする。
【０００９】本発明は、下部導電膜と銅配線の間の界面
に存在するバリヤ膜を選択的に除去して低コンタクト抵
抗を有するダマシン配線の形成方法を提供することを目
的とする。
に存在するバリヤ膜を選択的に除去して低コンタクト抵
抗を有するダマシン配線の形成方法を提供することを目
的とする。
【００１０】本発明は、ボイドなしに充填された銅膜を
有すると同時に低コンタクト抵抗を有するダマシン配線
構造体を提供することを目的とする。
有すると同時に低コンタクト抵抗を有するダマシン配線
構造体を提供することを目的とする。
【００１１】
【課題を解決するための手段】前述の目的を達成するた
めの本発明によるダマシン配線形成方法は、半導体基板
の上に絶縁膜を形成する。絶縁膜をパターニングして、
半導体基板の所定領域を露出させるオープニングを形成
する。オープニングの側壁および絶縁膜の上部面を覆う
シード層を形成する。シード層の上にオープニングを充
填する銅膜を形成した後、絶縁膜が露出される時まで平
坦化エッチングする。
めの本発明によるダマシン配線形成方法は、半導体基板
の上に絶縁膜を形成する。絶縁膜をパターニングして、
半導体基板の所定領域を露出させるオープニングを形成
する。オープニングの側壁および絶縁膜の上部面を覆う
シード層を形成する。シード層の上にオープニングを充
填する銅膜を形成した後、絶縁膜が露出される時まで平
坦化エッチングする。
【００１２】シード層はプラズマ形成用の電力が印加さ
れるカソードに該当するターゲットおよびターゲットと
向き合う位置に装着されてイオンを加速するためのＲＦ
バイアスが印加されるアノードに該当するチャックを備
えるイオン化ＰＶＤ装置を使用して形成することが望ま
しい。
れるカソードに該当するターゲットおよびターゲットと
向き合う位置に装着されてイオンを加速するためのＲＦ
バイアスが印加されるアノードに該当するチャックを備
えるイオン化ＰＶＤ装置を使用して形成することが望ま
しい。
【００１３】また、シード層はオープニングが形成され
た結果物の全面にシード層を蒸着し、オープニングの底
のシード層をリスパッタリングしてオープニングの側壁
に再蒸着させて形成することが望ましい。
た結果物の全面にシード層を蒸着し、オープニングの底
のシード層をリスパッタリングしてオープニングの側壁
に再蒸着させて形成することが望ましい。
【００１４】前述の目的を達成するための本発明による
ダマシン配線形成方法は、半導体基板に絶縁膜を形成す
る。絶縁膜をパターニングして半導体基板の所定領域を
露出させるオープニングを形成する。オープニングが形
成された結果物の全面にイオン化ＰＶＤ工程によってシ
ード層を形成する。シード層を形成する工程は、オープ
ニングの底のシード層をリスパッタリングしてオープニ
ングの側壁に再蒸着させてオープニングの底に残存する
シード層の厚さがオープニングの側壁のシード層の厚さ
に比べて相対的に薄くなるようにする第１段階およびオ
ープニングが形成された結果物の全面にシード層をさら
に形成する第２段階に実施する。シード層が形成された
結果物の全面にオープニングを充填する銅膜を形成した
後、絶縁膜が露出される時まで平坦化エッチングする。
ダマシン配線形成方法は、半導体基板に絶縁膜を形成す
る。絶縁膜をパターニングして半導体基板の所定領域を
露出させるオープニングを形成する。オープニングが形
成された結果物の全面にイオン化ＰＶＤ工程によってシ
ード層を形成する。シード層を形成する工程は、オープ
ニングの底のシード層をリスパッタリングしてオープニ
ングの側壁に再蒸着させてオープニングの底に残存する
シード層の厚さがオープニングの側壁のシード層の厚さ
に比べて相対的に薄くなるようにする第１段階およびオ
ープニングが形成された結果物の全面にシード層をさら
に形成する第２段階に実施する。シード層が形成された
結果物の全面にオープニングを充填する銅膜を形成した
後、絶縁膜が露出される時まで平坦化エッチングする。
【００１５】イオン化ＰＶＤ工程はプラズマ形成用の電
力が印加されるカソードに該当するターゲットおよびタ
ーゲットと向き合う位置に装着されてイオンを加速する
ためのＲＦバイアスが印加されるアノードに該当するチ
ャックを備える装置を使用して形成することが望まし
い。
力が印加されるカソードに該当するターゲットおよびタ
ーゲットと向き合う位置に装着されてイオンを加速する
ためのＲＦバイアスが印加されるアノードに該当するチ
ャックを備える装置を使用して形成することが望まし
い。
【００１６】また、シード層を形成する第２段階のプラ
ズマ形成用の電力は第１段階のプラズマ形成用の電力に
比べて相対的に大きく、第２段階のＲＦバイアスは第１
段階のＲＦバイアスに比べて相対的に小さい条件でイオ
ン化ＰＶＤ工程を実施することが望ましい。
ズマ形成用の電力は第１段階のプラズマ形成用の電力に
比べて相対的に大きく、第２段階のＲＦバイアスは第１
段階のＲＦバイアスに比べて相対的に小さい条件でイオ
ン化ＰＶＤ工程を実施することが望ましい。
【００１７】前述の目的を達成するための本発明による
ダマシン配線構造体は、半導体基板、半導体基板の上に
形成された絶縁膜、絶縁膜を突き抜けて半導体基板の所
定領域を露出させるオープニングおよび少なくともオー
プニングの側壁に形成されたシード層を含むことを特徴
とする。
ダマシン配線構造体は、半導体基板、半導体基板の上に
形成された絶縁膜、絶縁膜を突き抜けて半導体基板の所
定領域を露出させるオープニングおよび少なくともオー
プニングの側壁に形成されたシード層を含むことを特徴
とする。
【００１８】
【発明の実施の形態】以下、本発明の実施形態を添付し
た図面を参照して詳細に説明する。
た図面を参照して詳細に説明する。
【００１９】図４乃至図９は本発明の第１実施形態によ
るデュアルダマシン構造の銅配線形成方法を説明するた
めの断面図である。
るデュアルダマシン構造の銅配線形成方法を説明するた
めの断面図である。
【００２０】図４を参照すると、半導体基板１００の上
に第１絶縁膜１０２および第１金属配線１０６を形成す
る。第１金属配線１０６は第１絶縁膜１０２の内部に形
成され、第１金属配線１０６は通常の配線形成工程、例
えば、ダマシン工程によって形成される。第１金属配線
１０６は銅で形成し、第１絶縁膜１０２と第１金属配線
１０６の間にはバリヤ膜１０６を形成することが望まし
い。
に第１絶縁膜１０２および第１金属配線１０６を形成す
る。第１金属配線１０６は第１絶縁膜１０２の内部に形
成され、第１金属配線１０６は通常の配線形成工程、例
えば、ダマシン工程によって形成される。第１金属配線
１０６は銅で形成し、第１絶縁膜１０２と第１金属配線
１０６の間にはバリヤ膜１０６を形成することが望まし
い。
【００２１】図５を参照すると、第１金属配線１０６を
含む第１絶縁膜１０２の上に第２絶縁膜１０８を形成す
る。第２絶縁膜１０８を２段階の写真エッチング工程に
よってパターニングしてデュアルダマシン構造のオープ
ニング１１２を形成する。一例として、第２絶縁膜１０
８の上にグルーブ形成用のフォトレジストパターン（図
示しない）を形成する。グルーブ形成用のフォトレジス
トパターンをエッチングマスクで使用して第２絶縁膜１
０８の上部をエッチングしてグルーブ１１０を形成す
る。フォトレジストパターンを除去した後、グルーブが
形成された結果物の全面にビアホール用のフォトレジス
トパターン（図示しない）を形成する。ビアホール用の
フォトレジストパターンをエッチングマスクで使用して
第１金属配線１０６の所定領域が露出されるように第２
絶縁膜１０８をエッチングしてビアホール１１１を形成
する。すると、ビアホール１１１とグルーブ１１０から
なるデュアルダマシン構造のオープニング１１２が形成
される。
含む第１絶縁膜１０２の上に第２絶縁膜１０８を形成す
る。第２絶縁膜１０８を２段階の写真エッチング工程に
よってパターニングしてデュアルダマシン構造のオープ
ニング１１２を形成する。一例として、第２絶縁膜１０
８の上にグルーブ形成用のフォトレジストパターン（図
示しない）を形成する。グルーブ形成用のフォトレジス
トパターンをエッチングマスクで使用して第２絶縁膜１
０８の上部をエッチングしてグルーブ１１０を形成す
る。フォトレジストパターンを除去した後、グルーブが
形成された結果物の全面にビアホール用のフォトレジス
トパターン（図示しない）を形成する。ビアホール用の
フォトレジストパターンをエッチングマスクで使用して
第１金属配線１０６の所定領域が露出されるように第２
絶縁膜１０８をエッチングしてビアホール１１１を形成
する。すると、ビアホール１１１とグルーブ１１０から
なるデュアルダマシン構造のオープニング１１２が形成
される。
【００２２】オープニング１１２を形成した後、露出さ
れた第１金属配線１０６の表面に形成された酸化膜を除
去するための洗浄工程を実施することが望ましい。洗浄
工程は、アルゴンプラズマを使用するＲＦエッチングに
よって酸化膜を除去する方法または水素気体を使用して
酸化膜を還元する方法等を使用する。
れた第１金属配線１０６の表面に形成された酸化膜を除
去するための洗浄工程を実施することが望ましい。洗浄
工程は、アルゴンプラズマを使用するＲＦエッチングに
よって酸化膜を除去する方法または水素気体を使用して
酸化膜を還元する方法等を使用する。
【００２３】図６を参照すると、オープニング１１２が
形成された結果物の全面にバリヤ膜１１５を形成する。
バリヤ膜１１５は銅を使用して金属配線を形成する場
合、配線を囲む第２絶縁膜１０８で銅粒子が拡散するこ
とを防止する役割をする。バリヤ膜１１５は、Ｔｉ，Ｔ
ｉＮ，Ｗ，ＷＮ，ＴａまたはＴａＮのうち、いずれか１
つまたは選択された２つ以上を積層した膜で形成する。
形成された結果物の全面にバリヤ膜１１５を形成する。
バリヤ膜１１５は銅を使用して金属配線を形成する場
合、配線を囲む第２絶縁膜１０８で銅粒子が拡散するこ
とを防止する役割をする。バリヤ膜１１５は、Ｔｉ，Ｔ
ｉＮ，Ｗ，ＷＮ，ＴａまたはＴａＮのうち、いずれか１
つまたは選択された２つ以上を積層した膜で形成する。
【００２４】図７を参照すると、バリヤ膜１１５の上に
電気鍍金法によって銅膜を形成するための導電層のシー
ド層１１７を形成する。シード層１１７は銅、アルミお
よびその合金のうち、いずれか１つで形成し、イオン化
ＰＶＤ工程によって形成することが望ましい。イオン化
ＰＶＤ工程は図１および図２に示すＰＶＤ装置を使用し
て実施する。
電気鍍金法によって銅膜を形成するための導電層のシー
ド層１１７を形成する。シード層１１７は銅、アルミお
よびその合金のうち、いずれか１つで形成し、イオン化
ＰＶＤ工程によって形成することが望ましい。イオン化
ＰＶＤ工程は図１および図２に示すＰＶＤ装置を使用し
て実施する。
【００２５】図１は平坦型のターゲットを使用するＰＶ
Ｄ装置である。図１に示すように、工程チャンバ２７の
内部の上部にカソードに該当するターゲット１０を備え
る。ターゲット１０はプラズマ１７を形成するために電
力を印加する電力供給源２０と接続する。工程チャンバ
２７の内部の下部にはアノードに該当するチャック１２
を備える。チャック１２はターゲット１０と向き合う位
置にあり、チャック１２の上部面には半導体基板があ
る。チャック１２はイオンを半導体基板の方に加速する
ためにバイアスを印加するＲＦ電力供給源２５に接続す
る。また、チャンバ２７の内部にはプラズマ１７の内部
の粒子をイオン化するためのコイル１５を備え、図示し
ないが、コイル１５はＲＦ電力を印加する電力供給源と
接続する。
Ｄ装置である。図１に示すように、工程チャンバ２７の
内部の上部にカソードに該当するターゲット１０を備え
る。ターゲット１０はプラズマ１７を形成するために電
力を印加する電力供給源２０と接続する。工程チャンバ
２７の内部の下部にはアノードに該当するチャック１２
を備える。チャック１２はターゲット１０と向き合う位
置にあり、チャック１２の上部面には半導体基板があ
る。チャック１２はイオンを半導体基板の方に加速する
ためにバイアスを印加するＲＦ電力供給源２５に接続す
る。また、チャンバ２７の内部にはプラズマ１７の内部
の粒子をイオン化するためのコイル１５を備え、図示し
ないが、コイル１５はＲＦ電力を印加する電力供給源と
接続する。
【００２６】図２はシリンダ型のターゲットを使用する
ＰＶＤ装置である、図２に示すように、工程チャンバ４
５の内部の上部にシリンダ型のターゲット３０を備え
る。ターゲット３０はプラズマ３７を形成するために電
力を印加する電力供給源４０に接続する。工程チャンバ
４５の内部の下部にはターゲット３０と向き合う位置に
チャック３２を備える。チャック３２のイオンを加速す
るためのバイアスを印加するＲＦ電力供給源４２と接続
する。ターゲット３０に電力を印加すると、シリンダ型
のターゲット３０の内部にプラズマ３７が形成される。
従って、図１に示す平版型のターゲットを使用する装置
に比べて高密度のプラズマ３７が形成され、別途のＲＦ
電力を印加しなくても、プラズマ３７の内部の粒子をイ
オン化できる。
ＰＶＤ装置である、図２に示すように、工程チャンバ４
５の内部の上部にシリンダ型のターゲット３０を備え
る。ターゲット３０はプラズマ３７を形成するために電
力を印加する電力供給源４０に接続する。工程チャンバ
４５の内部の下部にはターゲット３０と向き合う位置に
チャック３２を備える。チャック３２のイオンを加速す
るためのバイアスを印加するＲＦ電力供給源４２と接続
する。ターゲット３０に電力を印加すると、シリンダ型
のターゲット３０の内部にプラズマ３７が形成される。
従って、図１に示す平版型のターゲットを使用する装置
に比べて高密度のプラズマ３７が形成され、別途のＲＦ
電力を印加しなくても、プラズマ３７の内部の粒子をイ
オン化できる。
【００２７】図２に示すＰＶＤ装置を使用して本発明の
シード層１１７を形成する工程を説明する。まず、工程
チャンバ４５の内部のチャック３２の上にバリヤ膜１１
５が形成された半導体基板１００をローディングする。
チャンバ４５の内部に工程気体、例えば、アルゴン気体
を供給し、ターゲット３０にプラズマ形成用の電力、例
えば、ＤＣ電力を印加する。印加されたＤＣ電力によっ
てアルゴンプラズマが形成され、プラズマ内部のアルゴ
ンイオンによってスパッタリングされてターゲット３０
から離脱された粒子がターゲット３０の内部に形成され
たプラズマ３７の内部の粒子と衝突され、イオン化され
る。また、チャック３２にはプラズマ３７の内部のイオ
ンを加速するためのＲＦバイアスを印加する。チャック
３２に印加されたＲＦバイアスはイオンの方向性および
エネルギーを増加させて、シード層１１７のステップカ
バレージ特性を改善することだけでなく、シード層１１
７に対するリスパッタリング現象を増加させる役割をす
る。
シード層１１７を形成する工程を説明する。まず、工程
チャンバ４５の内部のチャック３２の上にバリヤ膜１１
５が形成された半導体基板１００をローディングする。
チャンバ４５の内部に工程気体、例えば、アルゴン気体
を供給し、ターゲット３０にプラズマ形成用の電力、例
えば、ＤＣ電力を印加する。印加されたＤＣ電力によっ
てアルゴンプラズマが形成され、プラズマ内部のアルゴ
ンイオンによってスパッタリングされてターゲット３０
から離脱された粒子がターゲット３０の内部に形成され
たプラズマ３７の内部の粒子と衝突され、イオン化され
る。また、チャック３２にはプラズマ３７の内部のイオ
ンを加速するためのＲＦバイアスを印加する。チャック
３２に印加されたＲＦバイアスはイオンの方向性および
エネルギーを増加させて、シード層１１７のステップカ
バレージ特性を改善することだけでなく、シード層１１
７に対するリスパッタリング現象を増加させる役割をす
る。
【００２８】この時、イオン化ＰＶＤ工程の工程変数は
オープニング１１２の側壁に形成されるシード層１１７
のプロファイルを最適化する条件に調節する。すなわ
ち、ターゲット３０に印加されるプラズマ形成用の電力
およびチャック３２に印加されるＲＦバイアスを調節し
て、少なくともオープニング１１２の側壁および第２絶
縁膜１０８の上部面に十分な厚さを有する連続的なシー
ド層１１７を形成する。望ましくは、オープニング１１
２の底に蒸着される初期シード層をリスパッタリングし
てオープニング１１２の側壁に再蒸着させて、オープニ
ング１１２の側壁に形成されるシード層１１７のプロフ
ァイルを向上させる。すると、オープニング１１２の底
に存在するシード層１１７の厚さがオープニング１１２
の側壁に形成されたシード層１１７の厚さに比べて相対
的に薄いプロファイルを有するシード層１１７が形成さ
れる。
オープニング１１２の側壁に形成されるシード層１１７
のプロファイルを最適化する条件に調節する。すなわ
ち、ターゲット３０に印加されるプラズマ形成用の電力
およびチャック３２に印加されるＲＦバイアスを調節し
て、少なくともオープニング１１２の側壁および第２絶
縁膜１０８の上部面に十分な厚さを有する連続的なシー
ド層１１７を形成する。望ましくは、オープニング１１
２の底に蒸着される初期シード層をリスパッタリングし
てオープニング１１２の側壁に再蒸着させて、オープニ
ング１１２の側壁に形成されるシード層１１７のプロフ
ァイルを向上させる。すると、オープニング１１２の底
に存在するシード層１１７の厚さがオープニング１１２
の側壁に形成されたシード層１１７の厚さに比べて相対
的に薄いプロファイルを有するシード層１１７が形成さ
れる。
【００２９】ここで、プラズマ形成用の電力およびイオ
ンを加速するためのＲＦバイアスがシード層１１７の形
成に与える影響をより詳細に説明する。イオン化ＰＶＤ
工程によって膜を形成する時、加速されたイオンと垂直
な方向をなす半導体基板１００の水平面では蒸着および
エッチング現象が同時に発生する。これに対して、加速
されたイオンと並行した方向をなす側壁の蒸着速度は水
平面に比べて非常に低く、エッチング現象もほとんど発
生しない。従って、プラズマ形成用の電力を減少させて
蒸着速度を減少させ、ＲＦバイアスを増加させてエッチ
ング速度を増加させると、側壁の蒸着速度にはほとんど
影響を与えなく、水平面の蒸着速度を減少させ得る。特
に、大アスペクト比を有するオープニング１１２の底は
他の水平面に比べて蒸着速度が非常に遅い。従って、蒸
着速度を十分に減少させると、オープニング１１２の底
に形成されるシード層１１７はリスッパリングされるに
対して、その他の水平面にはシード層１１７が十分に蒸
着できる。この時、オープニング１１２の底でリスッパ
リングされた粒子はオープニング１１２の側壁に再蒸着
されるので、オープニング１１２の側壁に形成されるシ
ード層１１７のプロファイルが向上される。
ンを加速するためのＲＦバイアスがシード層１１７の形
成に与える影響をより詳細に説明する。イオン化ＰＶＤ
工程によって膜を形成する時、加速されたイオンと垂直
な方向をなす半導体基板１００の水平面では蒸着および
エッチング現象が同時に発生する。これに対して、加速
されたイオンと並行した方向をなす側壁の蒸着速度は水
平面に比べて非常に低く、エッチング現象もほとんど発
生しない。従って、プラズマ形成用の電力を減少させて
蒸着速度を減少させ、ＲＦバイアスを増加させてエッチ
ング速度を増加させると、側壁の蒸着速度にはほとんど
影響を与えなく、水平面の蒸着速度を減少させ得る。特
に、大アスペクト比を有するオープニング１１２の底は
他の水平面に比べて蒸着速度が非常に遅い。従って、蒸
着速度を十分に減少させると、オープニング１１２の底
に形成されるシード層１１７はリスッパリングされるに
対して、その他の水平面にはシード層１１７が十分に蒸
着できる。この時、オープニング１１２の底でリスッパ
リングされた粒子はオープニング１１２の側壁に再蒸着
されるので、オープニング１１２の側壁に形成されるシ
ード層１１７のプロファイルが向上される。
【００３０】図８を参照すると、シード層１１７が形成
された半導体基板１００の全面にオープニング１１２を
充填する銅膜１２０を形成する。銅膜１２０は電気鍍金
法によって形成することが望ましい。オープニング１１
２の側壁に十分な厚さの連続的なシード層１１７が形成
されているので、電気鍍金法によってオープニング１１
２の内部をボイドなしに銅膜１２０で充填できる。以
降、銅膜１２０を安定化させ、バリヤ膜１１５と銅膜１
２０の間の接着力を強化するためのアニーリング工程を
実施することが望ましい。アニーリング工程は２００℃
以上の温度で熱処理して実施する。
された半導体基板１００の全面にオープニング１１２を
充填する銅膜１２０を形成する。銅膜１２０は電気鍍金
法によって形成することが望ましい。オープニング１１
２の側壁に十分な厚さの連続的なシード層１１７が形成
されているので、電気鍍金法によってオープニング１１
２の内部をボイドなしに銅膜１２０で充填できる。以
降、銅膜１２０を安定化させ、バリヤ膜１１５と銅膜１
２０の間の接着力を強化するためのアニーリング工程を
実施することが望ましい。アニーリング工程は２００℃
以上の温度で熱処理して実施する。
【００３１】図９を参照すると、第２絶縁膜１０８が露
出される時までバリヤ膜１１５および銅膜１２０を平坦
化エッチングしてグルーブ１１０を充填する第２金属配
線１２０ａおよび第２金属配線１２０ａと第１金属配線
１０６を接続させるビア１２０ｂを形成する。平坦化エ
ッチングはＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉ
ｃａｌ ｐｏｌｉｓｈｉｎｇ）工程を使用する。
出される時までバリヤ膜１１５および銅膜１２０を平坦
化エッチングしてグルーブ１１０を充填する第２金属配
線１２０ａおよび第２金属配線１２０ａと第１金属配線
１０６を接続させるビア１２０ｂを形成する。平坦化エ
ッチングはＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉ
ｃａｌ ｐｏｌｉｓｈｉｎｇ）工程を使用する。
【００３２】図１０乃至図１２は本発明の第２実施形態
によるデュアルダマシン構造の銅配線の形成方法を説明
するための断面図である。
によるデュアルダマシン構造の銅配線の形成方法を説明
するための断面図である。
【００３３】図１０を参照すると、本発明の第１実施形
態と同一の方法によってオープニング１１２が形成され
た結果物の全面にバリヤ膜１１５を形成する。バリヤ膜
１１５の上にイオン化ＰＶＤ工程を使用してシード層１
３０を形成する。イオン化ＰＶＤ工程は第１実施形態で
説明したように、図１または図２に示すイオン化ＰＶＤ
装置を使用して実施する。
態と同一の方法によってオープニング１１２が形成され
た結果物の全面にバリヤ膜１１５を形成する。バリヤ膜
１１５の上にイオン化ＰＶＤ工程を使用してシード層１
３０を形成する。イオン化ＰＶＤ工程は第１実施形態で
説明したように、図１または図２に示すイオン化ＰＶＤ
装置を使用して実施する。
【００３４】この時、イオン化ＰＶＤ工程の工程変数は
オープニング１１２の側壁および第２絶縁膜１０８の上
部面だけにシード層１３０を形成する条件に調節する。
より詳細には、ビアホール１１１の底だけにシード層１
３０が形成されなく、ビアホール１１１の側壁、グルー
ブ１１０の底および側壁そして第２絶縁膜１３０の上部
面には連続的なシード層１３０が形成されるようにす
る。このために、プラズマ形成用の電力およびイオンを
加速するためのＲＦバイアスを調節してオープニング１
１２の底に形成されるシード層１３０全部がリスッパタ
リングされるようにする。すると、オープニング１１２
の底にはシード１３０が形成されなく、リスッパタリン
グされた粒子はオープニング１１２の側壁に再蒸着され
るので、オープニング１３０の側壁には十分な厚さのシ
ード層１３０が形成される。
オープニング１１２の側壁および第２絶縁膜１０８の上
部面だけにシード層１３０を形成する条件に調節する。
より詳細には、ビアホール１１１の底だけにシード層１
３０が形成されなく、ビアホール１１１の側壁、グルー
ブ１１０の底および側壁そして第２絶縁膜１３０の上部
面には連続的なシード層１３０が形成されるようにす
る。このために、プラズマ形成用の電力およびイオンを
加速するためのＲＦバイアスを調節してオープニング１
１２の底に形成されるシード層１３０全部がリスッパタ
リングされるようにする。すると、オープニング１１２
の底にはシード１３０が形成されなく、リスッパタリン
グされた粒子はオープニング１１２の側壁に再蒸着され
るので、オープニング１３０の側壁には十分な厚さのシ
ード層１３０が形成される。
【００３５】望ましくは、オープニング１１２の底のシ
ード層１３０をリスッパタリングする時、オープニング
１１２の底に形成されたバリヤ膜１１５も選択的に除去
して第１金属配線１０６の所定領域を露出させる。結果
的に、オープニング１１２の側壁および第２絶縁膜１０
８に上部面にバリヤ膜１１５およびシード層１３０が形
成され、オープニング１１２の底には第１金属配線１０
６が露出された構造が形成される。このように、第１金
属配線１０６の上に存在するバリヤ膜１１５を除去する
と、低コンタクト抵抗を有する配線を形成できる。ま
た、オープニング１１２の底のバリヤ膜１１５を除去し
ながら第１金属配線１０６の表面をさらにエッチングで
きるので、オープニング１１２を形成した後、金属配線
１０６の表面に形成された酸化膜を除去するための洗浄
工程を省略できる。
ード層１３０をリスッパタリングする時、オープニング
１１２の底に形成されたバリヤ膜１１５も選択的に除去
して第１金属配線１０６の所定領域を露出させる。結果
的に、オープニング１１２の側壁および第２絶縁膜１０
８に上部面にバリヤ膜１１５およびシード層１３０が形
成され、オープニング１１２の底には第１金属配線１０
６が露出された構造が形成される。このように、第１金
属配線１０６の上に存在するバリヤ膜１１５を除去する
と、低コンタクト抵抗を有する配線を形成できる。ま
た、オープニング１１２の底のバリヤ膜１１５を除去し
ながら第１金属配線１０６の表面をさらにエッチングで
きるので、オープニング１１２を形成した後、金属配線
１０６の表面に形成された酸化膜を除去するための洗浄
工程を省略できる。
【００３６】図１１を参照すると、シード層１３０が形
成された半導体基板１００の全面に電気鍍金法によって
銅膜１３３を形成する。オープニング１１２の側壁に十
分な厚さの連続的なシード層１３０が形成されているの
で、オープニング１１２の内部をボイドなしに銅膜１３
３で充填できる。望ましくは、銅膜１３３を安定化さ
せ、バリヤ膜１１５と銅膜１３３の間の接着力を強化す
るためのアニーリング工程を実施する。アニーリング工
程は２００℃以上の温度で熱処理して実施する。アニー
リング工程の間、バリヤ膜１１５を除去した第１金属配
線１０６と銅膜１３３の間でグレインが成長すると、コ
ンタクト抵抗はさらに減少できる。
成された半導体基板１００の全面に電気鍍金法によって
銅膜１３３を形成する。オープニング１１２の側壁に十
分な厚さの連続的なシード層１３０が形成されているの
で、オープニング１１２の内部をボイドなしに銅膜１３
３で充填できる。望ましくは、銅膜１３３を安定化さ
せ、バリヤ膜１１５と銅膜１３３の間の接着力を強化す
るためのアニーリング工程を実施する。アニーリング工
程は２００℃以上の温度で熱処理して実施する。アニー
リング工程の間、バリヤ膜１１５を除去した第１金属配
線１０６と銅膜１３３の間でグレインが成長すると、コ
ンタクト抵抗はさらに減少できる。
【００３７】図１２を参照すると、第２絶縁膜１０８が
露出される時までバリヤ膜１１５および銅膜１３３を平
坦化エッチングして第２金属配線１３３ａおよび第１金
属配線１０６と第２金属配線１３３ａを接続させるビア
１３３ｂを形成する。
露出される時までバリヤ膜１１５および銅膜１３３を平
坦化エッチングして第２金属配線１３３ａおよび第１金
属配線１０６と第２金属配線１３３ａを接続させるビア
１３３ｂを形成する。
【００３８】このように、第２実施形態によると、オー
プニング１１２の側壁に優秀なプロファイルを有するシ
ード層１３０を形成してオープニング１１２の内部をボ
イドなしに銅膜１３３で充填できることだけでなく、第
１金属配線１０６の上のバリヤ膜１１５を除去して第１
実施形態に比べてコンタクト抵抗を減少させ得る。
プニング１１２の側壁に優秀なプロファイルを有するシ
ード層１３０を形成してオープニング１１２の内部をボ
イドなしに銅膜１３３で充填できることだけでなく、第
１金属配線１０６の上のバリヤ膜１１５を除去して第１
実施形態に比べてコンタクト抵抗を減少させ得る。
【００３９】図１３乃至図１５は本発明の第３実施形態
によるデュアルダマシン構造の銅配線の形成方法を説明
するための断面図である。
によるデュアルダマシン構造の銅配線の形成方法を説明
するための断面図である。
【００４０】図１３を参照すると、本発明の第１実施形
態と同一の方法によってオープニング１１２が形成され
た結果物の全面にバリヤ膜１１５を形成する。バリヤ膜
１１５の上にイオン化ＰＶＤ工程によってシード層１４
０を形成する。イオン化ＰＶＤ工程は第１実施形態で説
明したように、図１または図２に示すイオン化ＰＶＤ装
置を使用して実施する。
態と同一の方法によってオープニング１１２が形成され
た結果物の全面にバリヤ膜１１５を形成する。バリヤ膜
１１５の上にイオン化ＰＶＤ工程によってシード層１４
０を形成する。イオン化ＰＶＤ工程は第１実施形態で説
明したように、図１または図２に示すイオン化ＰＶＤ装
置を使用して実施する。
【００４１】この時、イオン化ＰＶＤ工程はオープニン
グ１１２の底に形成されたバリヤ膜１１５を除去した
後、オープニング１１２が形成された結果物の全面にさ
らにシード層１４０を形成する条件に実施する。例え
ば、２段階のＰＶＤ工程によってシード層１４０を形成
する。まず、第１段階のイオン化ＰＶＤ工程はオープニ
ング１１２の底のシード層１４０をリスパッタリングし
ながら、オープニング１１２の底のバリヤ膜１１５を除
去する条件に実施する。すると、オープニング１１２の
底のバリヤ膜１１５が除去されると同時に、オープニン
グ１１２の側壁および第２絶縁膜１０８の上部面に残っ
ているバリヤ膜１１５の上にはシード層１４０が形成さ
れる。オープニング１１２の底のバリヤ膜１１５が除去
され、オープニング１１２の側壁にはアグロメレーショ
ン現象を防止できるほどの十分な厚さのシード層１４０
が形成されると、第２段階イオン化ＰＶＤ工程を実施す
る。第２段階工程では、リスパッタリング現象を減少さ
せてオープニング１１２が形成された結果物の全面にさ
らにシード層１４０が形成されるように第１段階工程に
比べて蒸着速度を増加させる。すなわち、第２段階工程
は第１段階の工程条件に比べて相対的に大プラズマ形成
用の電力および相対的に小さいか、同じであるＲＦバイ
アスを印加して実施する。すると、バリヤ膜１１５が除
去されたオープニング１１２の底にシード層１４０がさ
らに形成されて、シード層１４０と第１金属配線１０６
が接続された構造が形成される。
グ１１２の底に形成されたバリヤ膜１１５を除去した
後、オープニング１１２が形成された結果物の全面にさ
らにシード層１４０を形成する条件に実施する。例え
ば、２段階のＰＶＤ工程によってシード層１４０を形成
する。まず、第１段階のイオン化ＰＶＤ工程はオープニ
ング１１２の底のシード層１４０をリスパッタリングし
ながら、オープニング１１２の底のバリヤ膜１１５を除
去する条件に実施する。すると、オープニング１１２の
底のバリヤ膜１１５が除去されると同時に、オープニン
グ１１２の側壁および第２絶縁膜１０８の上部面に残っ
ているバリヤ膜１１５の上にはシード層１４０が形成さ
れる。オープニング１１２の底のバリヤ膜１１５が除去
され、オープニング１１２の側壁にはアグロメレーショ
ン現象を防止できるほどの十分な厚さのシード層１４０
が形成されると、第２段階イオン化ＰＶＤ工程を実施す
る。第２段階工程では、リスパッタリング現象を減少さ
せてオープニング１１２が形成された結果物の全面にさ
らにシード層１４０が形成されるように第１段階工程に
比べて蒸着速度を増加させる。すなわち、第２段階工程
は第１段階の工程条件に比べて相対的に大プラズマ形成
用の電力および相対的に小さいか、同じであるＲＦバイ
アスを印加して実施する。すると、バリヤ膜１１５が除
去されたオープニング１１２の底にシード層１４０がさ
らに形成されて、シード層１４０と第１金属配線１０６
が接続された構造が形成される。
【００４２】図１４を参照すると、シード層１４０が形
成された半導体基板１００の全面に電気鍍金法によって
銅膜１４３を形成する。オープニング１１２の側壁に十
分な厚さの連続的なシード層１１７が形成されているの
で、オープニング１１２の内部をボイドなしに銅膜１４
３で充填できる。第２実施形態のように、アニーリング
工程を実施する場合、第１金属配線１０６と銅膜１４３
の間でグレインが成長すると、コンタクト抵抗はさらに
減少できる。
成された半導体基板１００の全面に電気鍍金法によって
銅膜１４３を形成する。オープニング１１２の側壁に十
分な厚さの連続的なシード層１１７が形成されているの
で、オープニング１１２の内部をボイドなしに銅膜１４
３で充填できる。第２実施形態のように、アニーリング
工程を実施する場合、第１金属配線１０６と銅膜１４３
の間でグレインが成長すると、コンタクト抵抗はさらに
減少できる。
【００４３】図１５を参照すると、第２絶縁膜１０８が
露出される時まで、バリヤ１１５および銅膜１４３を平
坦化エッチングして第２金属配線１４３ａおよび第１金
属配線１０６と第２金属配線１４３ａを接続させるビア
１４３ｂを形成する。
露出される時まで、バリヤ１１５および銅膜１４３を平
坦化エッチングして第２金属配線１４３ａおよび第１金
属配線１０６と第２金属配線１４３ａを接続させるビア
１４３ｂを形成する。
【００４４】第３実施形態によると、第２実施形態で前
述したように、オープニング１１２の内部をボイドなし
に銅膜１４３で充填できることだけでなく、コンタクト
抵抗を減少させ得る。
述したように、オープニング１１２の内部をボイドなし
に銅膜１４３で充填できることだけでなく、コンタクト
抵抗を減少させ得る。
【００４５】一方、第１および第２実施形態によって銅
配線構造体を形成するためのシード層を、第３実施形態
のように２段階のイオン化ＰＶＤ工程によって形成する
こともできる。
配線構造体を形成するためのシード層を、第３実施形態
のように２段階のイオン化ＰＶＤ工程によって形成する
こともできる。
【００４６】まず、オープニングの側壁に優秀なプロフ
ァイルを有するシード層を形成する条件で第１段階のイ
オン化ＰＶＤ工程を実施する。すなわち、オープニング
が形成された結果物の全面にシード層を形成し、オープ
ニングの底に形成されるシード層をリスパッタリングし
てオープニングの側壁に再蒸着させる。すると、オープ
ニングの側壁に形成されたシード層の厚さがオープニン
グの底に形成されたシード層の厚さより相対的に厚くな
る。望ましくは、オープニングの底のシード層をリスパ
ッタリングする時、オープニングの底のバリヤ膜を選択
的に除去する。
ァイルを有するシード層を形成する条件で第１段階のイ
オン化ＰＶＤ工程を実施する。すなわち、オープニング
が形成された結果物の全面にシード層を形成し、オープ
ニングの底に形成されるシード層をリスパッタリングし
てオープニングの側壁に再蒸着させる。すると、オープ
ニングの側壁に形成されたシード層の厚さがオープニン
グの底に形成されたシード層の厚さより相対的に厚くな
る。望ましくは、オープニングの底のシード層をリスパ
ッタリングする時、オープニングの底のバリヤ膜を選択
的に除去する。
【００４７】しかし、前述のようにシード層のプロファ
イルを向上させるためのイオン化ＰＶＤ工程が低速の蒸
着速度で実施する。すなわち、従来に比べて、プラズマ
形成用の電力は減少し、イオンを加速するためのＲＦバ
イアスは増加するので、シード層のステップカバレージ
特性は増加するに対して、蒸着速度が下がる問題点があ
る。従って、オープニングの側壁に短絡を防止できるほ
どの厚さを有するシード層を形成した後、第１段階に比
べて高速の蒸着速度でシード層を形成する第２段階工程
を実施する。すなわち、第２段階工程は第１段階工程条
件に比べて相対的に大プラズマ形成用の電力および相対
的に小さいか、同じであるＲＦバイアスを印加して実施
する。
イルを向上させるためのイオン化ＰＶＤ工程が低速の蒸
着速度で実施する。すなわち、従来に比べて、プラズマ
形成用の電力は減少し、イオンを加速するためのＲＦバ
イアスは増加するので、シード層のステップカバレージ
特性は増加するに対して、蒸着速度が下がる問題点があ
る。従って、オープニングの側壁に短絡を防止できるほ
どの厚さを有するシード層を形成した後、第１段階に比
べて高速の蒸着速度でシード層を形成する第２段階工程
を実施する。すなわち、第２段階工程は第１段階工程条
件に比べて相対的に大プラズマ形成用の電力および相対
的に小さいか、同じであるＲＦバイアスを印加して実施
する。
【００４８】このように、シード層の側壁プロファイル
を向上させる段階およびさらにシード層を形成する段階
からなるイオン化ＰＶＤ工程を使用してシード層を形成
すると、オープニングの側壁に優秀なプロファイルを有
するシード層を形成できることだけでなく、低速の蒸着
速度によって生産性が低下する問題点を改善できる。
を向上させる段階およびさらにシード層を形成する段階
からなるイオン化ＰＶＤ工程を使用してシード層を形成
すると、オープニングの側壁に優秀なプロファイルを有
するシード層を形成できることだけでなく、低速の蒸着
速度によって生産性が低下する問題点を改善できる。
【００４９】以下、図１６および図１７を参照して、従
来技術と本発明の実施形態による実験結果を比較する。
来技術と本発明の実施形態による実験結果を比較する。
【００５０】図１６は従来技術によって形成されたシー
ド層を示す図である。
ド層を示す図である。
【００５１】図１７は本発明の実施形態によって形成さ
れたシード層を示す図である。
れたシード層を示す図である。
【００５２】従来技術と本発明によって形成されたシー
ド層のプロファイルを比較するための実験は次のような
工程に実施した。まず、半導体基板の上にＰＥＴＥＯＳ
（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｔｅｔｒａｅｔｈ
ｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）膜を４５００Åの厚
さに形成した後、ダマシン工程によって第１銅配線を形
成した。第１銅配線を含む絶縁膜の上に層間絶縁膜で１
８０００Åの厚さのＰＥＴＥＯＳ膜を形成した。層間絶
縁膜をパターニングして７０００Åの深さのグルーブお
よび１１０００Åの深さのビアホールを形成した。バリ
ヤ膜の上にイオン化工程によって１５００Åの銅シード
層を形成し、イオン化ＰＶＤ工程は図２示すようにＰＶ
Ｄ装置を使用して実施した。
ド層のプロファイルを比較するための実験は次のような
工程に実施した。まず、半導体基板の上にＰＥＴＥＯＳ
（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｔｅｔｒａｅｔｈ
ｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）膜を４５００Åの厚
さに形成した後、ダマシン工程によって第１銅配線を形
成した。第１銅配線を含む絶縁膜の上に層間絶縁膜で１
８０００Åの厚さのＰＥＴＥＯＳ膜を形成した。層間絶
縁膜をパターニングして７０００Åの深さのグルーブお
よび１１０００Åの深さのビアホールを形成した。バリ
ヤ膜の上にイオン化工程によって１５００Åの銅シード
層を形成し、イオン化ＰＶＤ工程は図２示すようにＰＶ
Ｄ装置を使用して実施した。
【００５３】従来技術による銅シード層を形成するため
のイオン化工程は、ターゲットには３０ｋｗのプラズマ
形成用のＤＣ電力を印加し、チャックにはバイアスを印
加しない条件に実施した。これに対して、本発明による
銅シード層は２段階のイオン化ＰＶＤ工程によって実施
した。すなわち、第１段階はターゲットに１５ｋｗのプ
ラズマ形成用のＤＣ電力を印加し、チャックには２５０
ｗのＲＦバイアスを印加する条件で５００Åの銅シード
層を形成した。第２段階は従来技術と同一の条件、すな
わち、ターゲットには３０ｋｗのプラズマ形成用のＤＣ
電力を印加し、チャックにはバイアスを印加しない条件
で１０００Åの銅シード層をさらに形成した。
のイオン化工程は、ターゲットには３０ｋｗのプラズマ
形成用のＤＣ電力を印加し、チャックにはバイアスを印
加しない条件に実施した。これに対して、本発明による
銅シード層は２段階のイオン化ＰＶＤ工程によって実施
した。すなわち、第１段階はターゲットに１５ｋｗのプ
ラズマ形成用のＤＣ電力を印加し、チャックには２５０
ｗのＲＦバイアスを印加する条件で５００Åの銅シード
層を形成した。第２段階は従来技術と同一の条件、すな
わち、ターゲットには３０ｋｗのプラズマ形成用のＤＣ
電力を印加し、チャックにはバイアスを印加しない条件
で１０００Åの銅シード層をさらに形成した。
【００５４】図１６を参照すると、従来技術によってシ
ード層を形成する場合、ビアホールの側壁で銅シードの
アグロメレーション現象が発生する。これはビアホール
の側壁で銅シード層が十分な厚さに蒸着されなかったた
めである。このようなアグロメレーション現象によって
不連続的なシード層が形成されて、電気鍍金法によって
銅膜を形成する工程でビアホールの内部にボイドが形成
される。
ード層を形成する場合、ビアホールの側壁で銅シードの
アグロメレーション現象が発生する。これはビアホール
の側壁で銅シード層が十分な厚さに蒸着されなかったた
めである。このようなアグロメレーション現象によって
不連続的なシード層が形成されて、電気鍍金法によって
銅膜を形成する工程でビアホールの内部にボイドが形成
される。
【００５５】図１７を参照すると、本発明によってシー
ド層を形成する場合、すなわち、従来技術に比べて低Ｄ
Ｃ電力および高基板バイアスを印加するイオン化ＰＶＤ
工程を適用した場合、ビアホールの側壁に連続的な銅膜
が形成される。従って、電気鍍金法によって銅膜を形成
すると、ビアホールの内部をボイドなしに充填できる。
また、ビアホールの底のバリヤ膜が除去されて第１銅配
線が露出される。
ド層を形成する場合、すなわち、従来技術に比べて低Ｄ
Ｃ電力および高基板バイアスを印加するイオン化ＰＶＤ
工程を適用した場合、ビアホールの側壁に連続的な銅膜
が形成される。従って、電気鍍金法によって銅膜を形成
すると、ビアホールの内部をボイドなしに充填できる。
また、ビアホールの底のバリヤ膜が除去されて第１銅配
線が露出される。
【００５６】以上、本発明によるシード層の形成方法に
よってビアホールの側壁に連続的なシード層を形成でき
る。すなわち、シード層を形成するイオン化ＰＶＤ工程
の時、プラズマ形成用のＤＣ電力および基板バイアスを
調節することによって、オープニングの側壁にステップ
カバレージ特性が優秀なシード層を形成できる。
よってビアホールの側壁に連続的なシード層を形成でき
る。すなわち、シード層を形成するイオン化ＰＶＤ工程
の時、プラズマ形成用のＤＣ電力および基板バイアスを
調節することによって、オープニングの側壁にステップ
カバレージ特性が優秀なシード層を形成できる。
【００５７】
【発明の効果】本発明によると、イオン化ＰＶＤ工程に
よってオープニングの側壁に優秀なプロファイルを有す
るシード層を形成できるので、オープニングの内部をボ
イドなしに銅膜で充填できる。
よってオープニングの側壁に優秀なプロファイルを有す
るシード層を形成できるので、オープニングの内部をボ
イドなしに銅膜で充填できる。
【００５８】また、シード層を形成する工程のうち、ビ
アホールの底のバリヤ膜を選択的に除去できるので、下
部金属配線とビアの間のコンタクト抵抗を減少させて素
子の電気的な特性を向上させ得る。
アホールの底のバリヤ膜を選択的に除去できるので、下
部金属配線とビアの間のコンタクト抵抗を減少させて素
子の電気的な特性を向上させ得る。
【図１】一般的なイオン化ＰＶＤ装置を示す概略図であ
る。
る。
【図２】一般的なイオン化ＰＶＤ装置を示す概略図であ
る。
る。
【図３】従来技術によって形成されたシード層のプロフ
ァイルを示す断面図である。
ァイルを示す断面図である。
【図４】本発明の第１実施形態によるダマシン配線形成
方法を説明するための断面図である。
方法を説明するための断面図である。
【図５】本発明の第１実施形態によるダマシン配線形成
方法を説明するための断面図である。
方法を説明するための断面図である。
【図６】本発明の第１実施形態によるダマシン配線形成
方法を説明するための断面図である。
方法を説明するための断面図である。
【図７】本発明の第１実施形態によるダマシン配線形成
方法を説明するための断面図である。
方法を説明するための断面図である。
【図８】本発明の第１実施形態によるダマシン配線形成
方法を説明するための断面図である。
方法を説明するための断面図である。
【図９】本発明の第１実施形態によるダマシン配線形成
方法を説明するための断面図である。
方法を説明するための断面図である。
【図１０】本発明の第２実施形態によるダマシン配線形
成方法を説明するための断面図である。
成方法を説明するための断面図である。
【図１１】本発明の第２実施形態によるダマシン配線形
成方法を説明するための断面図である。
成方法を説明するための断面図である。
【図１２】本発明の第２実施形態によるダマシン配線形
成方法を説明するための断面図である。
成方法を説明するための断面図である。
【図１３】本発明の第３実施形態によるダマシン配線形
成方法を説明するための断面図である。
成方法を説明するための断面図である。
【図１４】本発明の第３実施形態によるダマシン配線形
成方法を説明するための断面図である。
成方法を説明するための断面図である。
【図１５】本発明の第３実施形態によるダマシン配線形
成方法を説明するための断面図である。
成方法を説明するための断面図である。
【図１６】従来技術によって形成された銅シード層を示
す図である。
す図である。
【図１７】本発明の実施形態によって形成された銅シー
ド層を示す図である。
ド層を示す図である。
１０，３０ ターゲット １２，３２ チャック １５ コイル １７，３７ プラズマ ２０，４０ プラズマ形成用の電力供給源 ２５，４２ ＲＦ電力供給源 ２７，４５ 工程チャンバ ５０，１００ 半導体基板 ５２，１０２，１０８ 絶縁膜 １０６ 第１金属配線 ５５，１１２ オープニング １１５ バリヤ膜 ５８，１１７，１３０，１４０ シード層 １２０，１３３，１４３ 銅膜 １２０ａ，１３３ａ，１４３ａ 第２金属配線 １２０ｂ，１３３ｂ，１４３ｂ ビア
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 鉉 徳 大韓民国ソウル特別市江南区開浦洞653番 地 現代アパート104棟603号 Ｆターム(参考） 5F033 HH08 HH09 HH11 HH12 HH18 HH19 HH21 HH32 HH33 HH34 JJ08 JJ09 JJ11 JJ12 JJ18 JJ19 JJ21 JJ32 JJ33 JJ34 KK11 MM12 MM13 NN05 NN06 NN07 PP15 PP21 PP23 PP27 PP33 QQ14 QQ48 XX02
Claims (21)
- 【請求項１】 半導体基板の上に絶縁膜を形成する段階
と、 前記絶縁膜をパターニングして前記半導体基板の所定領
域を露出させるオープニングを形成する段階と、 前記オープニングの側壁および前記絶縁膜の上部面を覆
うシード層を形成する段階とを含むことを特徴とするダ
マシン配線形成方法。 - 【請求項２】 前記シード層はプラズマ形成用の電力が
印加されるカソードに該当するターゲットおよび前記タ
ーゲットと向き合う位置に蒸着されてイオンを加速する
ためのＲＦバイアスが印加されるアノードに該当するチ
ャックを備えるイオン化ＰＶＤ装置を使用して形成する
ことを特徴とする請求項１に記載のダマシン配線形成方
法。 - 【請求項３】 前記シード層は前記オープニングが形成
された結果物の全面に前記シード層を蒸着しながら前記
オープニングの底のシード層をリスパッタリングして前
記オープニングの側壁に再蒸着させて形成することを特
徴とする請求項２に記載のダマシン配線形成方法。 - 【請求項４】 前記シード層は銅、アルミおよびそれら
の合金のうち、いずれか１つで形成することを特徴とす
る請求項１に記載のダマシン配線形成方法。 - 【請求項５】 前記シード層を形成した後、 前記シード層の上に前記オープニングを充填する銅膜を
形成する段階と、 前記絶縁膜が露出される時まで、前記銅膜および前記シ
ード層を平坦化エッチングする段階とを含むことを特徴
とする請求項１に記載のダマシン配線形成方法。 - 【請求項６】 前記銅膜は電気鍍金法によって形成する
ことを特徴とする請求項５に記載のダマシン配線形成方
法。 - 【請求項７】 前記シード層を形成する前に前記オープ
ニングが形成された結果物の全面にバリヤ膜を形成する
段階を含むことを特徴とする請求項１に記載のダマシン
配線形成方法。 - 【請求項８】 前記シード層を形成する時、前記オープ
ニングの底の上のバリヤ膜を選択的に除去することを特
徴とする請求項７に記載のダマシン配線形成方法。 - 【請求項９】 前記バリヤ膜はＴｉ，ＴｉＮ，Ｗ，Ｗ
Ｎ，ＴａまたはＴａＮのうち、いずれか１つで形成する
ことを特徴とする請求項７に記載のダマシン配線形成方
法。 - 【請求項１０】 前記オープニングは前記半導体基板の
所定領域を露出させるビアホールとグルーブからなるこ
とを特徴とする請求項１に記載のダマシン配線形成方
法。 - 【請求項１１】 半導体基板の上に絶縁膜を形成する段
階と、 前記絶縁膜をパターニングして前記半導体基板の所定領
域を露出させるオープニングを形成する段階と、 前記オープニングが形成された結果物の全面にイオン化
ＰＶＤ工程によってシード層を形成する段階とを含み、 前記シード層を形成する段階は、 前記オープニングの底のシード層をリスパッタリングし
て前記オープニングの側壁に再蒸着して前記オープニン
グの底に残存するシード層の厚さが前記オープニングの
側壁のシード層の厚さに比べて相対的に薄くなるように
する第１段階と、 前記オープニングが形成された結果物の全面にシード層
をさらに形成する第２段階とを含むことを特徴とするダ
マシン配線形成方法。 - 【請求項１２】 前記イオン化ＰＶＤ工程はプラズマ形
成用の電力が印加されるカソードに該当するターゲット
および前記ターゲットと向き合う位置に蒸着されてイオ
ンを加速するためのＲＦバイアスが印加されるアノード
に該当するチャックを備える装置を使用することを特徴
とする請求項１１に記載のダマシン配線形成方法。 - 【請求項１３】 前記シード層を形成する第２段階のプ
ラズマ形成用の電力は前記第１段階のプラズマ形成用の
電力に比べて相対的に大きく、前記第２段階のＲＦバイ
アスは前記第１段階のＲＦバイアスに比べて相対的に小
さいか、同じであることを特徴とする請求項１２に記載
のダマシン配線形成方法。 - 【請求項１４】 前記オープニングの底のカソード層を
リスパッタリングする工程は前記オープニングの底が露
出される時まで実施することを特徴とする請求項１１に
記載のダマシン配線形成方法。 - 【請求項１５】 前記シード層を形成した後、 前記シード層の上に前記オープニングを充填する銅膜を
形成する段階と、 前記絶縁膜が露出される時まで、前記銅膜および前記シ
ード層を平坦化エッチングする段階とを含むことを特徴
とする請求項１１に記載のダマシン配線形成方法。 - 【請求項１６】 半導体基板と、 前記半導体基板の上に形成された絶縁膜と、 前記絶縁膜を突き抜けて前記半導体基板の所定領域を露
出させるオープニングと、 少なくとも前記オープニングの側壁に形成されたシード
層とを含むことを特徴とするダマシン配線構造体。 - 【請求項１７】 前記シード層は前記オープニングの側
壁および底に形成され、前記オープニングの側壁のシー
ド層の厚さが前記オープニングの底のシード層の厚さに
比べて相対的に厚いことを特徴とする請求項１６に記載
のダマシン配線構造体。 - 【請求項１８】 前記シード層が形成されたオープニン
グの内部を充填する銅膜を含むことを特徴とする請求項
１６に記載のダマシン配線構造体。 - 【請求項１９】 前記オープニングの側壁と前記シード
層の間に形成されたバリヤ膜を含むことを特徴とする請
求項１６に記載のダマシン配線構造体。 - 【請求項２０】 前記オープニングの底のバリヤ膜が選
択的に除去されることを特徴とする請求項１９に記載の
ダマシン配線構造体。 - 【請求項２１】 前記オープニングは前記半導体基板の
所定領域を露出させるビアホールとグルーブからなるこ
とを特徴とする請求項１６に記載のダマシン配線構造
体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000059302A KR100365643B1 (ko) | 2000-10-09 | 2000-10-09 | 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체 |
| KR00P59302 | 2000-10-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002118109A true JP2002118109A (ja) | 2002-04-19 |
Family
ID=19692579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001270817A Withdrawn JP2002118109A (ja) | 2000-10-09 | 2001-09-06 | 半導体装置のダマシン配線形成方法およびそれによって形成されたダマシン配線構造体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020041028A1 (ja) |
| JP (1) | JP2002118109A (ja) |
| KR (1) | KR100365643B1 (ja) |
| TW (1) | TW518718B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006148074A (ja) * | 2004-10-19 | 2006-06-08 | Tokyo Electron Ltd | 成膜方法及びプラズマ成膜装置 |
| JP2006148075A (ja) * | 2004-10-19 | 2006-06-08 | Tokyo Electron Ltd | 成膜方法及びプラズマ成膜装置 |
| WO2007088792A1 (ja) * | 2006-01-31 | 2007-08-09 | Tokyo Electron Limited | シード膜の成膜方法、プラズマ成膜装置及び記憶媒体 |
| JP2007531271A (ja) * | 2004-03-26 | 2007-11-01 | 東京エレクトロン株式会社 | イオン化物理蒸着方法 |
| JP2010283360A (ja) * | 2001-11-14 | 2010-12-16 | Applied Materials Inc | 配線を形成する方法及びプラズマスパッタリアクタ |
| US8169054B2 (en) | 2006-04-21 | 2012-05-01 | Sanyo Semiconductor Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8222142B2 (en) | 2009-10-05 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing semiconductor device |
| JP2013538295A (ja) * | 2010-09-17 | 2013-10-10 | アプライド マテリアルズ インコーポレイテッド | 高アスペクト比特徴部に金属を堆積させる方法 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489231B1 (en) * | 2001-07-17 | 2002-12-03 | Lsi Logic Corporation | Method for forming barrier and seed layer |
| US7186648B1 (en) | 2001-03-13 | 2007-03-06 | Novellus Systems, Inc. | Barrier first method for single damascene trench applications |
| US6642146B1 (en) * | 2001-03-13 | 2003-11-04 | Novellus Systems, Inc. | Method of depositing copper seed on semiconductor substrates |
| US6764940B1 (en) | 2001-03-13 | 2004-07-20 | Novellus Systems, Inc. | Method for depositing a diffusion barrier for copper interconnect applications |
| US8043484B1 (en) | 2001-03-13 | 2011-10-25 | Novellus Systems, Inc. | Methods and apparatus for resputtering process that improves barrier coverage |
| US7781327B1 (en) | 2001-03-13 | 2010-08-24 | Novellus Systems, Inc. | Resputtering process for eliminating dielectric damage |
| US6693356B2 (en) * | 2002-03-27 | 2004-02-17 | Texas Instruments Incorporated | Copper transition layer for improving copper interconnection reliability |
| KR100462759B1 (ko) * | 2002-05-06 | 2004-12-20 | 동부전자 주식회사 | 확산 장벽층을 갖는 금속 배선 및 그 제조 방법 |
| US6887786B2 (en) | 2002-05-14 | 2005-05-03 | Applied Materials, Inc. | Method and apparatus for forming a barrier layer on a substrate |
| US20030216035A1 (en) * | 2002-05-14 | 2003-11-20 | Applied Materials, Inc. | Method and apparatus for sputter deposition |
| US20040087163A1 (en) * | 2002-10-30 | 2004-05-06 | Robert Steimle | Method for forming magnetic clad bit line |
| DE10261466B4 (de) * | 2002-12-31 | 2007-01-04 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer leitenden Barrierenschicht mit verbesserten Haft- und Widerstandseigenschaften |
| US20040140196A1 (en) * | 2003-01-17 | 2004-07-22 | Applied Materials, Inc. | Shaping features in sputter deposition |
| US8298933B2 (en) | 2003-04-11 | 2012-10-30 | Novellus Systems, Inc. | Conformal films on semiconductor substrates |
| US7842605B1 (en) | 2003-04-11 | 2010-11-30 | Novellus Systems, Inc. | Atomic layer profiling of diffusion barrier and metal seed layers |
| US9771648B2 (en) * | 2004-08-13 | 2017-09-26 | Zond, Inc. | Method of ionized physical vapor deposition sputter coating high aspect-ratio structures |
| US20050103620A1 (en) * | 2003-11-19 | 2005-05-19 | Zond, Inc. | Plasma source with segmented magnetron cathode |
| US7265038B2 (en) * | 2003-11-25 | 2007-09-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a multi-layer seed layer for improved Cu ECP |
| KR100731083B1 (ko) * | 2005-07-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자 |
| KR100678640B1 (ko) * | 2005-11-12 | 2007-02-05 | 삼성전자주식회사 | Ｍｉｍ 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법 |
| US7994047B1 (en) * | 2005-11-22 | 2011-08-09 | Spansion Llc | Integrated circuit contact system |
| US20070202689A1 (en) * | 2006-02-27 | 2007-08-30 | Samsung Electronics Co., Ltd. | Methods of forming copper vias with argon sputtering etching in dual damascene processes |
| US7855147B1 (en) | 2006-06-22 | 2010-12-21 | Novellus Systems, Inc. | Methods and apparatus for engineering an interface between a diffusion barrier layer and a seed layer |
| US7645696B1 (en) | 2006-06-22 | 2010-01-12 | Novellus Systems, Inc. | Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer |
| US7510634B1 (en) | 2006-11-10 | 2009-03-31 | Novellus Systems, Inc. | Apparatus and methods for deposition and/or etch selectivity |
| US7682966B1 (en) | 2007-02-01 | 2010-03-23 | Novellus Systems, Inc. | Multistep method of depositing metal seed layers |
| DE102007020266B3 (de) * | 2007-04-30 | 2008-11-13 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterstruktur mit einem elektrisch leitfähigen Strukturelement und Verfahren zu ihrer Herstellung |
| US7922880B1 (en) | 2007-05-24 | 2011-04-12 | Novellus Systems, Inc. | Method and apparatus for increasing local plasma density in magnetically confined plasma |
| US7897516B1 (en) | 2007-05-24 | 2011-03-01 | Novellus Systems, Inc. | Use of ultra-high magnetic fields in resputter and plasma etching |
| US7659197B1 (en) | 2007-09-21 | 2010-02-09 | Novellus Systems, Inc. | Selective resputtering of metal seed layers |
| US8017523B1 (en) | 2008-05-16 | 2011-09-13 | Novellus Systems, Inc. | Deposition of doped copper seed layers having improved reliability |
| US8399353B2 (en) * | 2011-01-27 | 2013-03-19 | Tokyo Electron Limited | Methods of forming copper wiring and copper film, and film forming system |
| US9659874B2 (en) * | 2015-10-14 | 2017-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming deep trench and deep trench isolation structure |
| US11069570B2 (en) * | 2018-10-31 | 2021-07-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming an interconnect structure |
| CN110797301B (zh) * | 2019-11-06 | 2022-12-20 | 武汉新芯集成电路制造有限公司 | 一种键合孔的形成方法 |
| CN113284997B (zh) * | 2021-05-13 | 2022-07-29 | 厦门士兰明镓化合物半导体有限公司 | 倒装led芯片及其制备方法 |
| US20230072614A1 (en) * | 2021-09-03 | 2023-03-09 | Applied Materials, Inc. | Method Of Forming A Metal Liner For Interconnect Structures |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6238533B1 (en) * | 1995-08-07 | 2001-05-29 | Applied Materials, Inc. | Integrated PVD system for aluminum hole filling using ionized metal adhesion layer |
| US5969422A (en) * | 1997-05-15 | 1999-10-19 | Advanced Micro Devices, Inc. | Plated copper interconnect structure |
| JP3217319B2 (ja) * | 1998-12-11 | 2001-10-09 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| KR100559030B1 (ko) * | 1998-12-30 | 2006-06-16 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 금속 배선 형성 방법 |
| JP3974284B2 (ja) * | 1999-03-18 | 2007-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
-
2000
- 2000-10-09 KR KR1020000059302A patent/KR100365643B1/ko not_active IP Right Cessation
-
2001
- 2001-02-15 US US09/783,043 patent/US20020041028A1/en not_active Abandoned
- 2001-09-06 JP JP2001270817A patent/JP2002118109A/ja not_active Withdrawn
- 2001-09-20 TW TW090123212A patent/TW518718B/zh not_active IP Right Cessation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283360A (ja) * | 2001-11-14 | 2010-12-16 | Applied Materials Inc | 配線を形成する方法及びプラズマスパッタリアクタ |
| JP2015201662A (ja) * | 2001-11-14 | 2015-11-12 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | スパッタリング及び再スパッタリングのための自己イオン化したプラズマ及び誘導結合したプラズマ |
| JP2007531271A (ja) * | 2004-03-26 | 2007-11-01 | 東京エレクトロン株式会社 | イオン化物理蒸着方法 |
| JP2006148074A (ja) * | 2004-10-19 | 2006-06-08 | Tokyo Electron Ltd | 成膜方法及びプラズマ成膜装置 |
| JP2006148075A (ja) * | 2004-10-19 | 2006-06-08 | Tokyo Electron Ltd | 成膜方法及びプラズマ成膜装置 |
| WO2007088792A1 (ja) * | 2006-01-31 | 2007-08-09 | Tokyo Electron Limited | シード膜の成膜方法、プラズマ成膜装置及び記憶媒体 |
| KR100987835B1 (ko) | 2006-01-31 | 2010-10-13 | 도쿄엘렉트론가부시키가이샤 | 시드막의 성막 방법, 플라즈마 성막 장치 및 기억 매체 |
| US8169054B2 (en) | 2006-04-21 | 2012-05-01 | Sanyo Semiconductor Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8222142B2 (en) | 2009-10-05 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing semiconductor device |
| US8642472B2 (en) | 2009-10-05 | 2014-02-04 | Renesas Electronics Corporation | Method for manufacturing a semiconductor device |
| JP2013538295A (ja) * | 2010-09-17 | 2013-10-10 | アプライド マテリアルズ インコーポレイテッド | 高アスペクト比特徴部に金属を堆積させる方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100365643B1 (ko) | 2002-12-26 |
| KR20020028360A (ko) | 2002-04-17 |
| US20020041028A1 (en) | 2002-04-11 |
| TW518718B (en) | 2003-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002118109A (ja) | 半導体装置のダマシン配線形成方法およびそれによって形成されたダマシン配線構造体 | |
| US6642146B1 (en) | Method of depositing copper seed on semiconductor substrates | |
| US6228754B1 (en) | Method for forming semiconductor seed layers by inert gas sputter etching | |
| KR100748144B1 (ko) | 집적회로에서의 금속화구조 형성방법 | |
| US6045666A (en) | Aluminum hole filling method using ionized metal adhesion layer | |
| US7645696B1 (en) | Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer | |
| US6217721B1 (en) | Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer | |
| US7396755B2 (en) | Process and integration scheme for a high sidewall coverage ultra-thin metal seed layer | |
| US6953742B2 (en) | Tantalum barrier layer for copper metallization | |
| US6015749A (en) | Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure | |
| US7704886B2 (en) | Multi-step Cu seed layer formation for improving sidewall coverage | |
| US7781327B1 (en) | Resputtering process for eliminating dielectric damage | |
| US8017523B1 (en) | Deposition of doped copper seed layers having improved reliability | |
| TWI257645B (en) | Barrier metal re-distribution process for resistivity reduction | |
| US7842605B1 (en) | Atomic layer profiling of diffusion barrier and metal seed layers | |
| JP2001068433A (ja) | 連続的で塊状化していない種層の障壁層への接着 | |
| KR100501460B1 (ko) | 이온화된금속으로부터증착된접착층을사용한반도체구조물내의홀충전방법 | |
| US8252690B2 (en) | In situ Cu seed layer formation for improving sidewall coverage | |
| JP4339152B2 (ja) | 配線構造の形成方法 | |
| US6080669A (en) | Semiconductor interconnect interface processing by high pressure deposition | |
| US6106677A (en) | Method of creating low resistance contacts in high aspect ratio openings by resputtering | |
| US20030203615A1 (en) | Method for depositing barrier layers in an opening | |
| US20040127014A1 (en) | Method of improving a barrier layer in a via or contact opening | |
| US20090127097A1 (en) | Forming Seed Layer in Nano-Trench Structure Using Net Deposition and Net Etch | |
| US6245668B1 (en) | Sputtered tungsten diffusion barrier for improved interconnect robustness |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |