KR100748144B1 - 집적회로에서의 금속화구조 형성방법 - Google Patents

집적회로에서의 금속화구조 형성방법 Download PDF

Info

Publication number
KR100748144B1
KR100748144B1 KR1020000077624A KR20000077624A KR100748144B1 KR 100748144 B1 KR100748144 B1 KR 100748144B1 KR 1020000077624 A KR1020000077624 A KR 1020000077624A KR 20000077624 A KR20000077624 A KR 20000077624A KR 100748144 B1 KR100748144 B1 KR 100748144B1
Authority
KR
South Korea
Prior art keywords
layer
cavity
bulk metal
metal layer
depositing
Prior art date
Application number
KR1020000077624A
Other languages
English (en)
Other versions
KR20010067391A (ko
Inventor
골리엘.라우
Original Assignee
사이프레스 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사이프레스 세미컨덕터 코포레이션 filed Critical 사이프레스 세미컨덕터 코포레이션
Publication of KR20010067391A publication Critical patent/KR20010067391A/ko
Application granted granted Critical
Publication of KR100748144B1 publication Critical patent/KR100748144B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/354—Introduction of auxiliary energy into the plasma
    • C23C14/358—Inductive energy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Abstract

금속화구조를 제조하는 방법이 나타내져 있다. 그 방법은 바람직하게는 절연층 내에 한정된 공동 내부에 습식층을 이온 금속플라즈마 퇴적하는 공정을 포함한다. 습식층은 바람직하게는 티타늄을 포함한다. 그 방법은 바람직하게는 공동의 내부에 그리고 습식층의 위에 벌크 금속층을 스퍼터 퇴적하는 공정을 포함한다. 벌크 금속층의 스퍼터 퇴적공정은 바람직하게는 적어도 공동이 실질적으로 채워질 때까지 단일의 퇴적 챔버내에서 수행된다.

Description

집적회로에서의 금속화구조 형성방법{Method for forming a metallization structure in an integrated circuit}
도 1은, 본 발명의 일실시예에 따른 금속화구조 제조방법의 플로우 다이어그램,
도 2는, 본 발명의 일실시예에서 습식층을 이온 금속플라즈마 퇴적하는데 적합한 습식층 퇴적챔버의 개략도,
도 3은, 본 발명의 일실시예에서 벌크 금속층을 스퍼터 퇴적하는데 적합한 벌크 금속층 퇴적챔버의 개략도,
도 4는, 본 발명의 일실시예에 따른 그 내부에 공동을 갖는 절연층이 마이크로일렉트로닉 토포그래피의 저부 위에 배치된, 마이크로일렉트로닉 토포그래피의 부분 횡단면도,
도 5는, 도 4의 다음 프로세싱 스텝에 따라 그 내부에서 프리-클리닝(pre-cleaning) 프로세스가 절연층의 상부를 스퍼터하고, 공동의 상부 사이드월을 테이퍼 형상으로 한, 마이크로일렉트로닉 토포그래피의 부분 횡단면도,
도 6은, 도 5의 다음 프로세싱 스텝에 따라 그 내부에서 습식층이 공동의 내부에 그리고 절연층의 위에 이온 금속 퇴적되는, 마이크로일렉트로닉 토포그래피의 부분 횡단면도,
도 7은, 도 6의 다음 프로세싱 스텝에 따라 그 내부에서 벌크 금속층의 제1 부분이 공동의 내부에 그리고 습식층의 위에 콜드 스퍼터 퇴적되는, 마이크로일렉트로닉 토포그래피의 부분 횡단면도,
도 8은, 도 7의 다음 프로세싱 스텝에 따라 그 내부에서 벌크 금속층의 제2 부분이 공동 내부에 그리고 벌크 금속층의 제1 부분 위에 핫 스퍼터 퇴적되어, 핫 스퍼터 퇴적공정이 완성된 후에는 벌크 금속층의 상부표면이 실질적으로 평탄해지는, 마이크로일렉트로닉 토포그래피의 부분 횡단면도,
도 9는, 도 8의 다음 프로세싱 스텝에 따라 그 내부에서 절연층이 벌크 금속층의 상부에 형성되는, 마이크로일렉트로닉 토포그래피의 부분 횡단면도이다.
본 발명은 집적회로 제조에 관한 것으로서, 특히 금속화구조의 형성방법에 관한 것이다.
아래에 기술하는 정보는 배경기술란에 기재되어 있다는 이유로 선행기술로 인정되는 것은 아니다.
집적회로는 단일기판의 내부와 그 위에 배열된 많은 능동 및 수동소자를 포함한다. 소망하는 회로기능을 실행하기 위해서, 선택소자나 집적회로의 구성요소는 연결되어 있어야 한다. 금속화구조는 흔히 집적회로 구성요소를 연결하는데 사용된다. 금속화구조는 일반적으로 수평방향으로 연장되어 있는 연결선 및 수직방 향으로 연장되어 있는 콘택트 또는 플러그의 2개의 카테고리로 세분화된다. 연결선은 하부에 위치하는 소자에 평행한 넓게 연장되어 있는 도전물질로 되어 있는 비교적 가는 선이다. 그 명칭이 의미하는 것과 같이, 콘택트는 실제로 집적회로 소자를 접촉시키는 금속화구조이다. 플러그는 대부분 금속화 레벨(metallization level)의 사이에 수직방향으로 연장된다.
각각의 연결레벨 내에서, 금속화구조는 하부에 위치하거나 상부에 위치하는 레벨위의 다른 구조들 및 동일한 금속화 레벨내의 구조들로부터 절연물질에 의해 구별되어 있다. 상기 절연물질은 분리되어 있는 금속화 구조들 간에 원하지 않는 커뮤니케이션이 생기는 것을 방지한다. 대부분의 경우 많은 금속화 물질을 에칭하는데 있어서의 어려움 때문에, 금속화구조는 흔히 금속화구조를 분리할 절연물질을 먼저 퇴적하고, 그 다음 금속화구조를 위하여 절연물질내에 공동(cavity)(즉, 금속화 공동)을 만듦으로써 형성된다. 연결구조를 위해 만들어진 금속화 공동은 전형적으로 트렌치(trench)라고 불리우며, 플러그를 위해 만들어진 금속화 공동은 전형적으로 바이어스(vias)라고 불리운다. 일단 공동이 형성되면, 금속화구조를 형성하기 위해 공동에 금속이 퇴적될 수 있다. 필요하다면, 흔히 화학적-기계적 연마(CMP)를 수반하는 프로세스를 통해서, 퇴적된 금속을 평탄화할 수 있다.
그 명칭에도 불구하고, 금속화구조가 실제로 금속으로 되어 있어야 할 필요는 없으며, 전기신호를 전달할 만큼 충분한 도전성을 가진 물질(예를 들면, 도핑된 폴리실리콘, 금속 실리사이드, 내열 금속질화물)로부터 대신 제조될 수 있다. 그러나 국부 연결 레벨 위의 금속화구조에 대해선, 금속이 주요한 금속화 물질이긴 하지만, 가장 일반적인 금속화물질 중의 하나는 알루미늄이다. 알루미늄은 특히, 비교적 낮은 저항과, 양호한 전류-운반 밀도때문에 금속화물질로서 바람직하다.
알루미늄은 보통 물리 기상 성장법(PVD)을 이용하여 퇴적된다. PVD 프로세싱은 스퍼터 퇴적이나 스퍼터링으로도 알려져 있다. 일반적으로 스퍼터 퇴적은, 예를 들면 퇴적될 물질로 이루어진 타겟으로부터 그 물질을 스퍼터링함으로써 물질이 퇴적되는 퇴적 프로세스로 생각될 수 있다. 기판 위에 금속을 스퍼터링하는 전형적인 방법은 퇴적 챔버내에 불활성 가스를 도입하는 공정과, 기판과 타겟의 사이에 전위를 인가함으로써 상기 불활성가스를 이온화하는 플라즈마를 형성하는 공정을 포함한다. 그 다음 이온화된 불활성 가스 원자는 타겟을 향해서 끌려가게 되고, 타겟의 원자가 스퍼터될 정도의 힘으로 타겟과 충돌한다. 상기 스퍼터된 원자는 그 다음 기판위에 퇴적된다.
스퍼터링은 도체, 부도체, 그리고 고융점 화합물을 포함하는, 다양한 물질을 퇴적하는데 이용될 수 있다. 스퍼터링은 타겟에서 퇴적되는 금속으로 물질구성의 정확한 전달 및 양호한 스텝 커버리지를 제공할 수 있기 때문에 유용하다. 이 마지막 특징은 합금을 퇴적할 때 특히 유용하다.
알루미늄을 포함하는 금속화구조를 형성하는 하나의 프로세스는, 금속화구조가 포함될 공동안으로 먼저 티타늄 습식층(titanium wetting layer)을 스퍼터 퇴적하는 공정을 포함한다. 티타늄 습식층은 공동의 사이드월과 베이스를 정렬시킨다. 그 다음 알루미늄 벌크 금속층은 공동을 채우기 위해 습식층위에 스퍼터 퇴적된다. 티타늄 습식층은 알루미늄층의 응집화를 최소화하거나 방지할 수 있도록 하고, 공동의 바닥 및 사이드월을 따라 연속적인 금속커버리지를 제공한다. 일반적으로 효과적인 습식층은 후속하는 벌크 금속층이 더욱 스무드하게 퇴적될 수 있게 하여, 높은 품질을 갖게 된다.
습식층은 흔히 스탠더드 스퍼터링 프로세스에 의해 퇴적되고, 이는 스퍼터된 원자에 대해 방향성을 갖는 중요한 각도를 부여하지 않는 스퍼터링 프로세스 그룹으로 생각될 수 있다. 따라서 스탠더드 스퍼터링 프로세스는 스퍼터된 원자가 거의 수평에서 수직에 이르는 다양한 각도로 퇴적표면에 접촉할 수 있도록 해준다. 그러나, 스탠더드 스퍼터링 프로세스는 작고(즉, 좁은 절대폭), 높은 애스펙트비(즉, 공동의 폭으로 나눈 공동의 깊이)의 공동내에 알맞게 습식층을 퇴적할 수 없다. 스탠더드 스퍼터링 프로세스가 효율적인 습식층을 퇴적하는 능력은 퇴적이 일어나는 공동의 폭과 애스펙트비에 의해 크게 영향을 받는다. 일반적으로 말하면, 공동의 개구가 작을수록, 충돌각도가 큰 원자가 실제로 공동에 들어갈 가능성은 더 작아진다. 애스펙트비가 증가할수록, 그리고 공동의 개구가 좁아질수록, 스탠더드 스퍼터링 프로세스에서 퇴적되는 많은 양의 충돌각도가 큰 원자(예를 들면, 수직으로부터 훨씬 벗어난 충돌각도를 갖는 원자)는, 이들 프로세스가 흔히 효율적인 습식층을 퇴적하는데 있어서 갖는 어려움을 증가시킬 뿐이다.
이 문제를 해결하기 위한 시도로서, 많은 프로세스가 습식층을 퇴적할 때 조준된(collimated) 스퍼터링 프로세스를 실행해 왔다. 일반적으로 말하면, 조준된 스퍼터링 프로세스는 작은 충돌각도의 원자(예를 들면, 수직에 보다 가까운 충돌 각도를 갖는 원자)는 통과하도록 하면서, 큰 충돌각도의 원자를 막기 위하여 타겟 과 기판 사이에 배치된 컬리메이터(collimator)를 이용한다. 결과적으로, 조준된 스퍼터링 프로세스는 스탠더드 스퍼터링 프로세스에서 가능한 것보다 더 높은 애스팩트비의 공동에서, 적절한 습식층을 퇴적하는데 사용될 수 있다.
그러나, 조준된 스퍼터링 프로세스는 높은 충돌각도의 원자만을 필터링할 수 있다는 한계가 있고, 따라서 이는 컬리메이터를 통과하는 스퍼터된 원자에 중요한 방향성을 주지는 않게 된다. 조준된 스퍼터링 프로세스는, 스탠더드 스퍼터링 프로세스에 대해 향상된 성과를 제공하기는 하지만, 비교적 큰 애스팩트비를 가지는 좁은 공동에서는 적절한 습식층을 퇴적할 수 없을 수도 있다. 애스팩트비가 계속 증가하고 공동 개구가 계속 좁아짐에 따라, 스탠더드 스퍼터링 또는 조준된 스퍼터링을 이용하여 알맞은 습식층을 형성할 수는 없게 된다. 불행히도, 적합한 습식층이 형성될 수 없는 경우에, 공동내에 퇴적되는 벌크 금속층(예를 들면, 알루미늄으로 이루어진 것)은 소망하는 품질을 갖지 못하게 된다. 결과적으로, 그러한 금속화구조의 전기신호 전달능력은 손상을 입게 되거나 심지어는 파괴된다.
따라서, 개선된 금속화 구조 및 그러한 구조를 형성하는 방법을 개발하는 것이 바람직하다. 바람직한 구조 및 방법은 높은 애스팩트비를 갖는 공동에서도 효과적인 습식층을 구현하는 것이어야 한다.
상술한 문제점은 대부분 개선된 금속화구조 및 그러한 구조를 제조하는 방법에 의해 해결될 수 있다. 그 방법은 바람직하게는 절연층내에 있는 공동내에 습식 층을 이온 금속플라즈마 퇴적하는 공정을 포함한다. 습식층은 바람직하게는 티타늄을 포함한다. 상기 방법은 바람직하게는 습식층 위에 그리고 공동내부에 벌크 금속층을 스퍼터 퇴적하는 공정을 포함한다. 벌크 금속층의 스퍼터 퇴적공정은 바람직하게는 적어도 공동이 실질적으로 채워질 때까지 단일의 퇴적 챔버내에서 수행된다. 상기 방법은 바람직하게는 높은 애스팩트비를 갖는 좁은 공동에서도 알맞은 습식층의 퇴적을 가능하게 한다.
대략적으로 말해서, 이온 금속플라즈마 퇴적 프로세스는 타겟으로부터 스퍼터된 금속원자가 이온화되고, 그 다음 퇴적표면에 실질적으로 수직한 방향으로 퇴적표면을 향하도록 하는 스퍼터링 프로세스를 포함한다. 바람직하게는, 상기 방법은 타겟에서 절연층이 그 위에 위치하고 있는 페디스털(pedestal)을 향하여 금속원자를 스퍼터링함으로써, 절연층내에 있는 공동내부에 티타늄을 가지는 습식층을 이온 금속플라즈마 퇴적하는 공정을 포함한다. 금속원자는 그 다음 챔버내부에 생성된 플라즈마(예를 들면, 이온화 요소)를 통하여 금속이온이 지나도록 함으로써, 상기 페디스털에 도달하기 전에 이온화된다. 금속원자는 절연층에 실질적으로 수직한 방향(즉, 공동의 베이스에 수직한 방향)으로 절연층을 향하도록 된다. 금속이온을 높은 방향성을 가지는 방식으로 퇴적하는 이러한 능력은, 바람직하게는 본 프로세스가 작고, 높은 애스펙트비의 금속화 공동(예를 들면, 콘택트, 바이어스 또는 트렌치) 내에서도 뛰어난 스텝 커버리지를 갖는 습식층을 퇴적할 수 있도록 해준다.
본 프로세스는 바람직하게는 지나치게 복잡한 다중-챔버 벌크 금속층의 퇴적프로세스를 필요로 함이 없이, 종래의 프로세스에서보다 더 작고, 높은 애스펙트비의 공동내에서 양질의 금속화구조를 형성할 수 있게 해준다. 종래의 금속화구조 형성 프로세스가 작고, 높은 애스펙트비의 공동에 대해 가지는 어려움에 대응하여, 몇몇 제조업체는 벌크 금속층을 형성하기 위해 지나치게 복잡한 방법을 사용하는데 의존해 왔다. 이들 방법 중 일부는 벌크 금속층을 퇴적하기 위한 다중 챔버를 필요로 하는데, 이는 실질적으로 금속화 프로세스의 전체 비용을 증가시키게 된다. 그러나 본 프로세스는 종래 방법으로 가능했던 것보다 더 작고, 높은 애스펙트비의 공동 내에서 더 효과적인 습식층을 형성할 수 있기 때문에, 벌크 금속층을 퇴적하기 위해 그렇게 지나치게 복잡한 방법은 필요하지 않게 된다. 즉, 본 프로세스는 벌크 금속층이 단일 챔버내에서 스퍼터 퇴적될 때 조차도, 종래의 스퍼터 퇴적공정에 의해서는 알맞게 채워질 수 없는 작고, 높은 애스펙트비의 공동 내부에 양질의 금속화구조를 형성할 수 있게 해준다. 이 이점은 여기서 형성된 효과적인 습식층이 일단 존재하면, 본 방법의 벌크 금속 퇴적 프로세스는 습식층을 퇴적하기 위해 사용되었던 이온 금속플라즈마 퇴적 프로세스에서와 같은 정도의 방향성을 갖지 않아도 되기 때문에 생길 수 있다. 결과적으로 본 프로세스는 지나치게 복잡한 벌크 금속층 퇴적프로세스 및 장비를 사용할 필요없이, 또한 하나 이상의 퇴적 챔버내에서 벌크 금속층을 형성할 때 생길수 있는 전체 처리시간 및 비용면에서의 증가를 감수함이 없이, 소망하는 프로세스 목적을 달성할 수 있도록 해준다.
더욱이, 본 방법은 단순화된 챔버 구성을 고려할 수 있도록 해준다. 여기서 설명한 바와 같이 티타늄을 갖는 습식층을 퇴적하는 방법은, 다양한 프로세싱 목적 을 갖는 여러 분리된 금속화 공정에 각각 효과적으로 사용될 수 있다. 결과적으로 여기서 설명한 바와 같이 습식층 퇴적프로세스를 실시하기 위해 구성된 챔버는 여러 다른 프로세싱 플로우에서 사용될 수 있으며, 따라서 잠재적으로 티타늄을 포함하는 금속층의 스퍼터 퇴적을 위해 여러 타입의 챔버를 가질 필요성을 없애 준다. 이것은 멀티-챔버 클러스터 시스템을 가장 효과적으로 구성하려고 할 때 특히 중요하다.
또한, 여기에 나타낸 이온 금속플라즈마 퇴적을 위해 선택된 특정 프로세스 파라미터는, 작고 높은 애스펙트비의 공동내에서 양질의 습식층을 형성하는데에 특히 중요하게 조력한다. 이온화된 금속플라즈마 퇴적프로세스의 결과에 영향을 미칠수 있는 여러 파라미터가 있다. 각각의 파라미터 및 특히 퇴적시에 인가되는 다양한 전력은 소망하는 결과를 얻기 위해 적절히 균형을 이뤄야 한다. 다른 파라미터를 적절히 조정하지 않고 파라미터 중 하나를 변화시키는 것은 예기치 않게 손상을 입히거나, 프로세스의 목적(예를 들면, 바이어를 높은 수율로 채울 수 있게 하는 것)을 달성하는 것을 방해할 수 있다. 결과적으로, 여기에 제공되는 바와 같은 이온 금속플라즈마 퇴적프로세스를 위한 적절한 파라미터의 선택은 평범한 최적화로 생각되어져서는 안된다.
이에 따라, 본 이온금속 플라즈마 퇴적프로세스의 프로세스 파라미터는 바람직하게는 작고, 높은 애스펙트비의 공동에서 최적의 질을 갖는 습식층을 제조할 수 있도록 선택된다. 이 목적을 달성하기 위하여, 습식층 퇴적프로세스의 전력 파라미터는 바람직하게는 (1) 양호한 사이드월 커버리지를 위해 충분한 스퍼터된 금속 중성자를 유지하고, (2) 공동 사이드월의 테이퍼부에 금속이 적층되는 것(그리하여 사이드월의 저부를 섀도잉(shadowing) 하는 것)을 방지할 수 있도록 충분한 충돌에너지를 가진 충분한 금속이온을 생성하고, (3) 사이드월 저부의 커버리지를 향상할 수 있도록 공동의 바닥을 다시 스퍼터할 수 있도록 선택된다.
소망하는 두께의 습식층이 형성된 후에, 마이크로일렉트로닉 토포그래피는 습식층 퇴적챔버에서 벌크 금속층 퇴적챔버내로 이송될 수 있다. 챔버간의 마이크로일렉트로닉 토포그래피의 이송은 바람직하게는 고진공(high vacuum)하에서 행해진다. 더욱 바람직하게는, 마이크로일렉트로닉 토포그래피는 습식층의 퇴적이 완성된 직후, 벌크금속 퇴적챔버로 이송된다. 어느 경우에 있어서도, 벌크 금속층 퇴적은 바람직하게는 습식층의 퇴적 공정후에 마이크로일렉트로닉 토포그래피에 수행되는 제1의 금속 퇴적프로세스이다. 즉, 다른 프로세싱 스텝이 습식층을 퇴적하는 공정과 벌크 금속층을 퇴적하는 공정 사이에 수행될 수 있지만(예를 들면, 클리닝 프로세스), 바람직하게는 금속층이 퇴적되는 공정에 개입하는 프로세스가 없다.
벌크 금속층을 스퍼터 퇴적하는 공정은 바람직하게는 실질적으로 모든 벌크 금속층에 대해, 단일의 챔버내에서 스퍼터 퇴적하는 공정을 포함한다. 즉, 실질적으로 인접하는 금속화구조(예를 들면, 연결선, 이중 데머신구조(dual-Damascene scheme)에서의 하부 플러그)를 형성하는데 이용되는 모든 벌크 금속층은, 바람직하게는 단일의 챔버내에서 스퍼터 퇴적된다. 바람직하게는, 벌크 금속층은 절연층내의 공동내부에서의 벌크 금속층의 제1 부분을 콜드(cold) 스퍼터 퇴적하고, 이어서 공동내부에서의 벌크 금속층의 제2 부분을 핫(hot) 스퍼터 퇴적함으로써 퇴적된다. 일반적으로 말하면, 콜드 스퍼터 퇴적 프로세스는 퇴적시에, 퇴적된 물질이 중요하게 리플로우할 수 없는 온도에서 물질을 퇴적하고, 핫 스퍼터 퇴적 프로세스는 퇴적시에 퇴적된 물질이 중요하게 리플로우할 수 있는 온도에서 물질을 퇴적한다. 핫 스퍼터 퇴적된 물질의 리플로우는 모세관력(capillary force)에 의해 유도될 수 있는 표면산란 및 고상(solid phase)으로부터 생길수 있다. 리플로우는 뒤따라 퇴적된 원자의 충돌에 의해 전해진 열에너지에 의해 촉진될 수 있다. "중요한 리플로우(Significant reflow)" 는 상승된 온도에서 발생하는 금속의 벌크 재분배의 형태만을 포함할 수 있다. 여기에 설명한 바와 같이, 퇴적된 습식층은 특히 알루미늄을 포함하는 벌크 금속층의 습식층으로서 사용하는데 적당하고, 적어도 부분적으로는 핫 스퍼터링 프로세스에 의해 퇴적될 수 있다.
바람직한 실시예에서, 벌크 금속층의 제1 부분은 공동의 내부 및 외부의 습식층보다 위에, 보다 바람직하게는 직접 그 위에 퇴적될 수 있다. 선택적으로 공동은 이용하지 않을 수 있다. 공동 없이, 벌크 금속층은 습식층 위에 퇴적될 수 있고, 그 후에 양 층은 바람직하게는 예를 들면 포토리소그래피를 이용하여 패턴형성된다. 금속화구조가 형성되는 방법에 관계없이(CMP법이 뒤따르는 트렌치 채움 또는 포토리소그래피가 뒤따르는 블랭킷(blanket)), 벌크 금속층의 제1 부분은 바람직하게는 콜드 스퍼터 퇴적에 의해 퇴적되어, 퇴적된 직후 벌크 금속층의 제1 부분은 중요하게 리플로우하도록 되어 있지는 않다. 즉, 그것은 차후에 리플로우하도록 만들어질 수 있지만, 바람직하게는 퇴적된 직후 리플로우할 수 있도록 만들어지지 않는다. 공동이 이용되면, 벌크 금속층의 제1 부분은 퇴적된후 공동을 채우 지 않는다.
벌크 금속층의 제2 부분은 벌크 금속층의 제1 부분보다 위에, 더욱 바람직하게는 직접 그 위에 퇴적될 수 있다. 공동이 이용되면, 벌크 금속층은 공동의 내부와 외부 양쪽에 퇴적된다. 벌크 금속층의 제2 부분은 바람직하게는 핫 스퍼터 퇴적에 의해 퇴적되어, 퇴적된 직후 벌크 금속층의 제1 부분이 중요하게 리플로우하도록 만들어진다. 즉, 그것은 바람직하게는 퇴적된 직후 리플로우할 수 있는 충분히 높은 온도에서 퇴적된다. 벌크 금속층의 제2 부분은 바람직하게는 실질적으로 공동을 채우도록 퇴적된다. 바람직하게 벌크 금속층의 제2 부분은 적어도 벌크 금속층의 리플로우잉이 멈춘 후에 퇴적되고, 벌크 금속층의 상부 표면은 바람직하게는 실질적으로 평탄하다.
금속화구조를 설명한다. 금속화구조는 바람직하게는 공동내에 배치된 습식층을 포함한다. 습식층은 바람직하게는 뛰어난 공동의 사이드월 및 베이스 커버리지를 제공한다. 습식층의 사이드월 커버리지는 공동에 인접한 표면 위의 습식층(바람직하게는 공동이 있는 절연층)의 두께에 대한 공동의 사이드월을 따른 습식층의 두께 비로 생각될 수 있다. 마찬가지로, 습식층의 베이스 커버리지는 공동에 인접한 표면 위의 습식층(바람직하게는 공동이 있는 절연층)의 두께에 대한 공동의 베이스 위의 습식층의 두께비로 생각될 수 있다. 실시예에서, 습식층은 적어도 10%, 더욱 바람직하게는 적어도 25%의 사이드월 커버리지를 가질 수 있다. 습식층은 또한 적어도 50%, 더욱 바람직하게는 60%의 베이스 커버리지를 가질 수 있다. 커버리지의 퍼센티지는 바람직하게는 평균두께에 근거하고 있다.
습식층은 또한 바람직하게는 절연층내부에 배치된 공동의 베이스 위에 실질적으로 균일한 두께를 가진다. 즉, 습식층의 두께는 바람직하게는 공동의 베이스를 따라 현저하게 변화하지는 않는다. 실시예에서 습식층의 두께는 공동의 베이스를 따라 10% 미만으로 변화할 수 있다.
공동은 바람직하게는 적어도 2:1, 그리고 더욱 바람직하게는 적어도 3:1의 애스펙트비를 가진다. 어떤 경우, 필링(filling) 조건이 알맞게 주어지면, 애스펙트비가 4:1, 더욱 크게는 애스펙트비가 5:1인 공동이 채워질 수 있다. 공동은 바람직하게는 최대 0.40미크론의 폭, 더욱 바람직하게는 최대 0.25미크론의 폭을 갖는다. 알루미늄을 함유하는 벌크 금속층은 바람직하게는 습식층위에 형성되고, 실질적으로 공동을 채운다. 바람직하게는, 벌크 금속층은 실질적으로 보이드(void)가 없다.
본 발명의 다른 목적 및 이점은 첨부된 도면을 참조한 다음의 상세한 설명에 의해 명백해질 것이다.
본 발명은 다양한 변경이 가능하고 대안적인 형태로 이용할 수 있지만, 여기서는 그 구체적인 실시예가 예시적으로 도면에 나타내져 있고, 상세히 설명될 것이다. 그러나 도면 및 상세한 설명은 그 특정된 형태로 본 발명을 한정하는 것은 아니며, 오히려 본 발명의 취지는 첨부된 청구범위에 의해 규정되는 본 발명의 정신 및 범위 내에서의 모든 변경, 균등물 및 대안을 포함하는 것으로 이해되어야 한다.
(바람직한 실시예의 상세한 설명)
도 1은 바람직한 실시예에 따른 금속화구조의 제조방법에 대한 플로우챠트를 타낸다. 금속화구조 제조방법(100)은 본 방법의 바람직한 실시예를 예시한다. 방법(100)에 나타낸 스텝의 이전 및 이후에 수행되는 다른 번호의 프로세싱 스텝이 있을 수 있지만, 방법(100)은 바람직하게는 프리-클리닝(pre-cleaning) 공정을 수행하는 예비적인 스텝(110)을 포함한다.
한편, 도 4에는 실시예에서 이용하기 적합한 마이크로일렉트로닉 토포그래피의 횡단면도가 스텝(110)을 수행하기 전에 만들어지는 것으로 나타내져 있다. 마이크로일렉트로닉 토포그래피(200)는 마이크로일렉트로닉 토포그래피의 저부(201)위에 배치된 절연층(202)과 함께 나타내져 있다. 마이크로일렉트로닉 토포그래피 저부(201)는 기판과 마이크로일렉트로닉 제조물(예를 들면, 반도체 소자)이 제조될 수 있는 기판의 위에 형성된 모든 층 및 물질을 포함할 수 있다. 바람직하게는, 마이크로일렉트로닉 토포그래피는 반도체기판, 보다 바람직하게는 약간 도핑된 단결정 실리콘기판을 포함한다. MOS트랜지스터와 같은 능동소자는 반도체기판의 내부 및 위에 배치될 수 있다. 능동소자는 아이솔레이션 구조를 이용하여 서로 절연될 수 있다. 대체적인 실시예에서, 마이크로일렉트로닉 토포그래피 저부(201)는 비반도체(non-semiconducting) 물질로 이루어진 기판을 포함할 수 있다. 그러한 비반도체 물질은 금속 및 세라믹을 포함할 수 있다.
절연층(202)은 바람직하게는 마이크로일렉트로닉 토포그래피 저부(201) 위에 배치된다. 절연층(202)은 바람직하게는 집적회로 구성에서 금속화구조를 절연하는데 적합한 물질로 이루어진다. 절연층(202)은 다음에 퇴적되어 후에 패턴형성될 수 있는 금속층을 수용하기 위한 토포그래피로서 이용될 수 있다. 선택적으로, 절 연층(202)은 바이어 또는 "공동(cavity)"을 형성하기 위해 국한된 영역으로 부분적으로 또는 완전히 이동될 수 있다. 절연층(202)은 데머신 또는 이중-데머신과 같은 프로세스에서 그 안에 금속이 금속화구조를 형성하기 위해 스퍼터 퇴적될 수 있는(그리고, 평탄화될 수 있는) 금속화 공동을 형성하기 위해 만들어질 수 있는 물질로 이루어진 것으로 나타내져 있다. 적합한 물질은 (플루오르화 실리콘 옥사이드를 포함하는) 실리콘 다이옥사이드, 실리콘 옥시니트라이드, 여러 저절연 상수(low dielectric constant) 물질을 포함할 수 있다. 도시하지 않은 여러 물질층은 절연층(202)과 마이크로일렉트로닉 토포그래피 저부(201)의 기판 사이에 존재할 수 있다.
공동(204)은 바람직하게는 절연층(202)에 한정된다. 절연층(202)은 바람직하게는 공동의 둘레에 배치된 공동 사이드월(208)을 포함한다. 공동 사이드월(208)은 바람직하게는 실질적으로 수직하게 되어 있다. 공동(204)은 절연층(202)의 상부 표면에서 마이크로일렉트로닉 토포그래피 저부(201)의 상부 표면(즉, 공동 베이스(206))으로 연장될 수 있다. 실시예에서, 공동(204)은 절연층내에 한정되어 마이크로일렉트로닉 토포그래피 저부(201)의 도전 영역으로 연장하는 바이어(via)로서 구성될 수 있다. 도전영역은, 예를 들면 하부에 있는 연결선 또는 반도체 기판의 소스/드레인 영역과 같은 소자의 도전영역일 수 있다. 공동(204)은 바람직하게는 적어도 2:1, 더욱 바람직하게는 적어도 3:1의 애스펙트비를 갖는다. 공동(204)은 바람직하게는 최대 0.40미크론의 폭, 더욱 바람직하게는 최대 0.25미크론의 폭을 갖는다.
도 5는 프리-클리닝 프로세스(110)를 수행한 후의 마이크로 토포그래피(200)의 횡단면도를 나타낸다. 프리-클리닝 프로세스(110)는 바람직하게는 공동(204)의 내부에 금속층을 퇴적하기 전에 수행된다. 프리-클리닝 프로세스(110)를 수행하는 공정은 바람직하게는 절연층(202)의 상부를 스퍼터하여, 절연층의 상부 표면위에 형성된 불순물을 제거하는 공정을 포함한다. 절연층(202)의 상부를 스퍼터하는 공정은 이온화된 아르곤 원자가 절연층(202)의 상부를 스퍼터할 수 있을 정도의 충분한 에너지를 가지고 절연층(202)의 상부표면에 충돌하도록 유도함으로써 행해진다. 프리-클리닝 프로세스 동안에 절연층을 스퍼터하는 공정은 바람직하게는 공동 사이드월(208)의 상부를 스퍼터하여, 공동 사이드월 부분(210)이 테이퍼 형상으로 되도록 한다. 공동 사이드월의 상부(210)를 테이퍼 형상으로 하거나 또는 "둥글림(rounding off)"으로써, 다음에 핫 퇴적되는 알루미늄이 공동(204)내로 리플로우하는 능력이 증가할 수 있다. 이 이점은 공동 사이드월 상부의 테이퍼부(210)가 알루미늄에 공동내부(204)로의 경사진 진입점을 제공하기 때문에 생길수 있으며, 이는 공동내부로의 알루미늄의 리플로우잉를 촉진하는 것으로 생각되어진다. 프리-클리닝 프로세스(110)는 바람직하게는 절연층(202)의 상부에서 절연 물질을 200~250Å 스퍼터해 버린다. 스퍼터링 양은 바람직하게는 공동 사이드월(208)의 상부(210)를 테이퍼 형상으로 만들되, 상부(210)가 지나치게 뾰족해지지(예를 들면, 그 부분에서 공동 사이드월 저부의 원하지 않는 금속 섀도잉이 생기지 않을 정도)않을 정도로 조절된다.
실시예에서, 프리-클리닝 프로세스(110)는 스퍼터 에치챔버(sputter etch chamber)내에서 수행될 수 있다. 스퍼터링 가스, 바람직하게는 아르곤과 같은 불활성 가스가 챔버내로 도입될 수 있다. 플라즈마 전력이 바람직하게는 스퍼터링 가스 이온을 이온화하기에 충분할 정도로 챔버의 이온화 요소에 인가된다. (생성되는 이온의 양은 이 전력량에 의해 조절될 수 있다.) 바이어스 전력은 마이크로일렉트로닉 토포그래피가 토포그래피의 스퍼터링을 위해 토포그래피를 향해 이온을 끌기에 충분하도록 그 위에 위치되어 있는 페디스털에 인가될 수 있다. (바이어스 전력은 이들 이온이 토포그래피에 접촉하는 강도를 조절할 수 있다.) 이들 파라미터를 적절하게 구성함으로써, 절연층(202)의 바람직한 에치율이 얻어질 수 있다.
도 1에 나타낸 바와 같이, 마이크로일렉트로닉 토포그래피(200)는 바람직하게는 프리-클리닝 프로세스가 끝난 후에 습식층 퇴적챔버(스텝 120)로 옮겨진다. 실시예에서 프리-클리닝 챔버와 습식층 퇴적챔버 사이 및 일반적으로 두 챔버 사이에서의 마이크로일렉트로닉 토포그래피의 이송은, 바람직하게는 고진공(예를 들면, 10-9torr)하에서 행해진다. 그 다음 습식층은 공동내에서 이온 금속플라즈마로 퇴적될 수 있다(스텝 130).
도 6은 공동내에 습식층인 이온 금속플라즈마 퇴적 후의 마이크로일렉트로닉 토포그래피의 횡단면도를 나타낸다. 습식층(212)은 바람직하게는 공동(204)의 사이드월(208) 및 공동(204) 외부의 절연층(202)의 상부표면에 퇴적된다. 게다가, 습식층(212)은 바람직하게는 공동 사이드월의 테이퍼부(210)에 퇴적된다. 더욱이 습식층(212)은 공동(공동 베이스(206))에 의해 노출된 마이크로일렉트로닉 토포그 래피 저부(201)의 상부 표면위에 퇴적될 수 있다. 대체적으로, 공동 사이드월(208 및/또는 210), 공동 베이스(206), 및/또는 절연층(202)의 상부 표면 위에 이미 어떤 층이 있는 경우에는, 대신 그 층 위에 습식층(212)이 퇴적될 수 있다. 공동 사이드월의 테이퍼부를 포함하여, 공동 사이드월 및 베이스 위의 습식층(212)의 커버리지는 바람직하게는 실질적으로 평탄하다. 달리 말하면, 습식층(212)은 바람직하게는 공동(204)의 베이스 위에 실질적으로 균일한 두께를 가진다. 즉, 습식층(212)의 두께는 바람직하게는 공동의 베이스를 따라 그다지 많이 변화하지 않는다. 실시예에서, 습식층(212)의 두께는 공동(204)의 베이스를 따라 10% 미만으로 변할 수 있다. 앞서 설명한 바와 같이, 습식층(212)은 바람직하게는 뛰어난 공동(204)의 사이드월 및 베이스 커버리지를 제공한다. 실시예에서, 습식층(212)은 적어도 10%, 그리고 더욱 바람직하게는 적어도 25%의 사이드월 커버리지를 가질 수 있다. 습식층은 또한 적어도 50%, 더욱 바람직하게는 적어도 60%의 베이스 커버리지를 가질 수 있다.
습식층(212)은 바람직하게는 주로 티타늄으로 이루어진다. (여기에 설명한 바와 같이, "주로(primary)"가 "주로 구성된(primarily composed)", "주로 포함한다(primarily includes)", 또는 "주로 구성한다(primarily comprises)"의 성분용어로 사용될 때는, 그 표현이 인용하고 있는 것이 무엇이든 언급된 물질이 몰 기준의 가장 큰 단일 성분을 가리키는 것을 의도한다.) 보다 바람직하게, 습식층(212)은 비교적 순수한 티타늄(즉, 습식층은 본질적으로 티타늄으로 이루어진다) 또는 티타늄 퍼센티지가 높은 티타늄 합금으로 이루어져 있다. 습식층(212)은 바람직하게는 500Å 또는 그 미만으로 비교적 얇다.
도 2는 습식층(212)을 퇴적하기 위한 이온금속 플라즈마 퇴적(130)이 수행되는 습식층 퇴적챔버의 개략도를 나타낸다. 습식층 퇴적챔버(300)는 타겟(302), 페디스털(306), 그리고 이온화 요소(310)를 포함할 수 있다. 마이크로일렉트로닉 토포그래피(200)는 챔버(300)를 이용한 습식층의 퇴적시에 페디스털(306)에 놓여질 수 있다. 습식층 퇴적챔버(300)는 바람직하게는 이온 금속플라즈마 퇴적 프로세스를 수행하도록 구성된다. 퇴적챔버(300)는 응용기구(Appiled Materials)(Santa Clara, CA)에서 얻을 수 있는, Endura PVD 5500와 같은 멀티-챔버 시스템에서의 챔버로서 획득 되고/되거나 구성될 수 있다.
타겟(302)은 바람직하게는 챔버의 윗벽(308)에 고정적으로 연결된 타겟 어셈블리(304)에 부착된다. 타겟(302)은 바람직하게는 퇴적되는 습식층으로서 요구되는 성분을 갖는 금속으로 구성되어 있다. 바람직하게, 타겟(302)은 주로 티타늄으로 이루어져 있다. 보다 바람직하게, 타겟(302)은 비교적 순수한 티타늄이나 높은 티타늄 퍼센티지의 티타늄 합금으로 이루어져 있다. 타겟 어셈블리(304)는 바람직하게는 타겟과 관계있는 구조적, 전기적 어셈블리를 다수 포함한다. 타겟 어셈블리(304)는 또한 자화 요소 및 그러한 자화 요소를 작동시키기 위한 메커니즘을 포함할 수 있다. 타겟 전원(316)은 타겟(302)에 전력을 인가하기 위해 타겟 어셈블리(304)에 조작가능하게 연결될 수 있다. 타겟 전원(316)은 바람직하게는 프로세싱 동안 타겟의 금속을 스퍼터하기 위해 스퍼터링 가스원자를 이온화하고 타겟을 향하여 끌어당기기 위해 DC전원을 공급하도록 구성된다.
이온화 요소(310)는 바람직하게는 타겟(302)과 페디스털(306) 사이에 배치되고, 바람직하게는 금속이온이 페디스털(306)에 도달하기 전에 타겟(302)으로부터 스퍼터된 금속원자의 적어도 일부를 이온화하도록 구성된다. 더욱 바람직하게, 이온화 요소(310)는 습식층 퇴적챔버(300)의 주위에 배열되고, 챔버의 사이드월(310)에 또는 그 가까이에 탑재된 유도코일을 포함한다. 유도코일은 챔버의 둘레를 몇 번 감을 수 있다. 유도코일 전원(318)은 코일에 전력을 공급하도록 유도코일에 조작가능하게 연결될 수 있다. 유도코일 전원(318)은 프로세싱 동안 RF전력을 유도코일에 공급할 수 있다. 유도코일 전원(318)은 매칭 네트워크를 포함할 수 있다.
페디스털(306)은 바람직하게는 챔버(300)의 바닥 가까이에 위치되고, 프로세싱 동안에 마이크로일렉트로닉 토포그래피(200)를 지지하거나 유지하도록 적응될 수 있다. 페디스털(306)은 바람직하게는 마이크로일렉트로닉 토포그래피(200)의 뒷면에 가스를 인가하기 위한 뒷면 가스공급기(324)와 가스로 연결되도록 구성되어 있다. 뒷면 가스 공급기(324)는 바람직하게는 열적으로 도전성인 가스, 보다 바람직하게는 마이크로일렉트로닉 토포그래피(200)의 뒷면에 아르곤과 같은 불활성 가스를 공급하도록 구성된다. 페디스털(306)은 정전기의 또는 기계적인 척으로 구성될 수 있다. 페디스털 바이어스 전원(322)은 페디스털(306)에 바이어스 전력을 인가하도록 페디스털(306)에 조작가능하게 연결될 수 있다. 페디스털 바이어스 전원(322)은 바람직하게는 타겟(302)으로부터 스퍼터되는 이온화된 금속원자를 페디스털(306)을 향해, 그리하여 대략 수직한 각도로 마이크로일렉트로닉 토포그래피(200)의 표면을 향해 끌수 있도록 바이어스 전력을 페디스털(306)에 공 급하도록 구성된다. 바이어스 전력은 바람직하게는 교류(AC)이다.
습식층 퇴적챔버(300)는 가스를 챔버내로 도입되도록 하는 가스 입구(312)를 포함할 수 있다. 가스 공급기는 가스를 챔버내로 도입하기 위한 가스 입구(312)에 연결될 수 있다. 바람직하게는, 스퍼터링 가스 공급기(314)는 스퍼터링 가스를 챔버(300)내로 도입하기 위한 가스입구(312)에 연결된다. 스퍼터링 가스는 바람직하게는 아르곤과 같은 불활성 가스를 포함한다.
가스 출구(313)는 프로세싱 동안 챔버에서 가스 및 다른 물질을 배출하기 위해 챔버(300)의 바닥에 설치될 수 있다. 가스 출구(313)는 하나 또는 그 이상의 진공펌프를 포함하는 펌핑시스템(도시하지 않음)에 연결될 수 있다. 진공펌프는 챔버내에, 될 수 있는 한 10-9torr정도의 매우 높은 레벨의 진공상태를 만들도록 구성될 수 있다.
실시예에서, 습식층 퇴적챔버로 이송된 마이크로일렉트로닉 토포그래피(200)는, 바람직하게는 페디스털(306)의 위에, 그리고 보다 바람직하게는 그 표면에 위치될 수 있다. 토포그래피가 페디스털 위에 놓여지면, 스퍼터링 가스는 스퍼터링 가스 공급기(314)로부터 챔버내로 도입될 수 있다. 스퍼터링 가스는 바람직하게는 아르곤 같은 불활성 기체이다. 습식층 퇴적챔버(300)로의 스퍼터링 가스의 플로우률(flow rate)은 프로세싱 목적에 따라 변화할 수 있다. 습식층 퇴적챔버(300)로의 스퍼터링 가스의 플로우률은 바람직하게는 약 6.75~3.25 sccm(standard cubic centimeters per second), 더욱 바람직하게는 약 4.5~5.5 sccm, 그리고 최적으로는 약 5 sccm으로 설정된다. 가스는 또한 뒷면 가스 공급기(324)에서 마이크로일렉트로닉 토포그래피(200)의 뒷면으로 흐를 수 있다. 사용되는 뒷면 가스는 바람직하게는 아르곤이다. 뒷면 가스 플로우률은 약 15sccm일수 있으나, 프로세싱을 고려하여 변경될 수도 있다. 펌핑시스템은 바람직하게는 챔버를 원하는 진공레벨로 유지하기 위해 챔버로부터 가스 및 부산물을 배출하도록 동작된다.
다음에, 충분한 전력이 마이크로일렉트로닉 토포그래피(200)의 위에 습식층(212)을 퇴적하기 위하여 습식층 퇴적 챔버의 여러 구성부분에 인가될 수 있다. 바람직하게는, 충분한 DC전력이 타겟으로부터 페티스털(306)을 향하여 금속원자의 스퍼터링을 유도하기 위해 타겟(302)에 인가될 수 있다. 타겟(302)으로부터 스퍼터된 금속원자는 바람직하게는 주로 티타늄을 포함한다. 충분한 RF전력이 타겟(302)으로부터 스퍼터된 금속이온의 적어도 일부를 이온화하기 위해 유도코일(310)에 인가될 수 있다. RF전력을 유도코일(310)에 인가하는 공정은 바람직하게는 챔버(300)내의 이온화된 금속원자를 포함하는 고밀도 플라즈마에 중간물을 생성한다. 충분한 바이어스 전력이 금속이온을 마이크로일렉트로닉 토포그래피(200)로 향하도록, 그리하여 절연층(202) 및 공동(204)을 실질적으로 수직한 방향을 향하도록 페디스털(306)에 인가될 수 있다. 플라즈마가 형성되면, 높은 전기장 또는 셀프바이어스(self bias)가 플라즈마와 마이크로일렉트로닉 토포그래피(200) 사이의 경계층 또는 시스(sheath)내에 발생할 수 있다. 플라즈마 시스는 마이크로일렉트로닉 토포그래피(200)의 표면에서 금속이온을 가속화하거나 조준할 수 있다. 페디스털(306)에 인가되는, 그리하여 마이크로일렉트로닉 토포그 래피(200)에 인가되는 바이어스는 플라즈마 시스의 장력(field strength)을 제어할 수 있다.
유도코일(310)에 인가된 RF전력량은 대부분 스퍼터된 금속원자가 이온화되는 정도를 결정한다. 낮은 RF전력은 스퍼터된 금속원자 중 소량을 이온화할 것이다; 높은 RF전력은 스퍼터된 금속원자중 다량을 이온화할 것이다. 이온화되지 않은 스퍼터된 금속원자는 중성자로 지칭된다. 이온화된 금속원자는 실질적으로 수직한 방향으로 페디스털을 향해지도록 되지만, 이러한 방향성은 일반적으로 중성원자에는 중대한 영향을 미치지 않는다. 이온화된 금속원자에 대한 수직방위 및 바람직하게는 공동 사이드월(208)에 대한 실질적으로 수직한 방위가 되기 때문에, 공동 사이드월(208)에 퇴적되는 이온화된 금속원자의 양은 특히 중요하게 비교적 평탄한 (마이크로일렉트로닉 토포그래피 저부(201) 위의) 공동베이스(206)위에 퇴적되는 양보다 적다. 그러나 대부분의 중성원자는 퇴적 표면에 직교하는 각도로 충돌하지 않아서, 사이드월(208)과 같은 실질적으로 수직한 표면에 퇴적할 수 있다. 따라서 퇴적되는 금속원자의 너무 높은 퍼센티지가 이온화하면, 습식층으로 충분한 사이드월 커버리지가 얻어지지 않을 수 있다. 바람직하게, 본 프로세스는 양호한 사이드월 커버리지가 희생될 정도로 너무 많이 스퍼터된 금속원자를 이온화하지 않고, 양호한 바텀 커버리지를 얻을 수 있도록 스퍼터된 금속원자를 이온화하도록 구성된 RF 전력레벨 및 다른 관련 파라미터를 포함한다.
본 프로세스에서 언급되는 또 다른 문제점은 공동 사이드월의 테이퍼부(210) 위에 퇴적된 금속이 적층되는 것이다. 퇴적이 진행되는 동안, 퇴적되는 금속은 공 동 사이드월의 테이퍼부 위에 축적되어 금속이 사이드월(208)의 저부를 덮을 수(또는 막을 수) 있다. 이러한 일이 발생되면, 퇴적되는 금속은 가려진(shadowed) 사이드월 부분에 도달할 수 없게 되고, 따라서 이러한 영역은 충분한 커버리지를 받을 수 없게 된다. 이는 가장 가려지기 쉬운 부분인 사이드월 저부에 있어서 특히 문제가 된다.
이러한 문제를 해결하기 위해, 본 방법은 바람직하게는 먼저 퇴적된 금속을 이온 충돌영역으로부터 스퍼터하기 충분한 힘으로 금속원자를 퇴적하도록 구성된다. 마이크로일렉트로닉 토포그래피위의 금속이온의 충돌 에너지는 대개 페디스털 바이어스에 의해 결정된다. 큰 페디스털 바이어스는 이온화된 금속이 퇴적 표면을 충돌하는 에너지를 증가시킬 것이다. 본 프로세스는 바람직하게는 전에 퇴적된 금속을 스퍼터하기 충분한 힘으로 금속원자를 퇴적하도록 하는 페디스털 바이어스를 포함하고 있어, 위에서 언급된 문제점을 감소시키거나 방지할 수 있도록 해준다. 이러한 특징은 테이퍼 형상의 사이드월 부분위의 과잉물질을 스퍼터링하도록 하여 다른 공동 사이드월 부분이 가려지는 것을 방지하도록 도모한다. 게다가, 스퍼터된 금속 이온은 공동 사이드월(208) 저부위의 금속을 다시 스퍼터하거나 "튀게(splash)하는" 충분한 에너지로 트렌치 바닥에 미리 퇴적된 금속과 충돌할 수 있다. 그러나 페디스털 바이어스는 바람직하게는 직진성 이온충돌을 가장 많이 받는 영역(예를 들면, 공동 사이드월의 테이퍼부(210) 및 공동베이스(206))으로부터 퇴적된 금속을 너무 많이 스퍼터해 버릴 정도로 높게는 설정되지 않는다. 특히, 페디스털 바이어스는 바람직하게는 공동 사이드월의 테이퍼부 위의 습식층의 디닝(thinning)을 생기게 하는 레벨 이하로 설정된다.
본 이온 금속플라즈마 퇴적 프로세스는 바람직하게는 타겟(302)에 DC전력을 인가하여, 작고, 높은 애스펙트비의 공동내에서도 우수한 사이드월 커버리지를 갖는 습식층의 제조가 가능하도록 한다. 타겟(302)에 DC전력을 인가하는 것은 타겟의 스퍼터링률, 그리하여 페디스털(306)에 대한 금속의 퇴적률에 크게 영향을 미친다. 본 프로세스는 바람직하게는 습식층의 퇴적을 양호한 사이드월 커버리지로 가능하게 하는 레벨에서 타겟(302)에 인가되는 DC전력 및 유도코일(310)에 인가되는 RF전력의 균형을 유지시킨다. 바람직하게는, 타겟(302)에 인가되는 DC전력과 유도코일(310)에 인가되는 RF전력의 비는 약 1.3~5.4:1이고, 더욱 바람직하게 그 비는 약 2.2~3.3:1이다. 가장 적절한 비는 약 2.67:1이다.
바람직한 실시예에서, 타겟(302)에 인가되는 DC전력은 적어도 2kW이다. 바람직하게, 타겟(302)에 인가되는 DC전력은 약 2.6~5.4kW, 더욱 바람직하게는 약 3.6~4.4kW이며, 가장 바람직하게는 4kW이다. 유도코일(310)에 인가되는 RF전력은 2.5kW보다 작을 수 있다. 더욱이, 유도코일(310)에 인가되는 RF전력은 바람직하게는 약 1.0~2.0kW, 더욱 바람직하게는 약 1.35~1.65 kW이며, 가장 바람직하게는 약 1.5kW이다. 페디스털(306)에 인가되는 바이어스 전력은 100에서 200W 사이일 수 있다. 더욱 바람직하게, 페디스털에 인가되는 바이어스 전력은 약 135~165W이고, 약 150W가 가장 바람직하다. 전력이 인가되는 시간의 길이는, 특히 퇴적될 습식층의 두께 및 공급되는 특정량에 의존한다.
소망하는 두께의 습식층(212)이 형성된 후에, 습식층의 퇴적은 종료된다. 도 1에 나타낸 바와 같이, 마이크로일렉트로닉 토포그래피(200)는 다음에 습식층 퇴적 챔버(300)에서 벌크층 퇴적 챔버로 이송될 수 있다(스텝 140). 다시, 챔버 간의 마이크로일렉트로닉 토포그래피의 이송은 바람직하게는 고 진공하에서 행해진다. 마이크로일렉트로닉 토포그래피는 바람직하게는 습식층의 퇴적이 완성된 후 즉시 벌크금속 퇴적 챔버로 이송된다. 여하튼, 벌크 금속층 퇴적(150)은 습식층의 퇴적 후에 마이크로일렉트로닉 토포그래피에 실시되는 제1의 금속 퇴적 프로세스이다. 즉, 다른 프로세싱 스텝은, 예를 들면 클리닝 프로세스가 습식층의 퇴적과 벌크 금속층의 퇴적 상이에 수행될 수 있지만, 바람직하게는 금속층이 퇴적되는 스텝 150과 130 사이에 개입하는 프로세스는 없다.
일단 벌크 금속층 퇴적 챔버에서는, 벌크 금속층이 공동을 채우기 위해 공동내에 스퍼터 퇴적될 수 있다. 벌크 금속층은 바람직하게는 습식층 위에 퇴적된다. 습식층의 퇴적은 바람직하게는 공동이 실질적으로 채워질 때까지 단일 퇴적 챔버(벌크 금속층 퇴적 챔버)내에서 수행된다. 즉, 벌크층의 퇴적은 공동내의 금속내부에 보이드가 있더라도, 바람직하게는 공동의 측면 경계내의 금속레벨이 적어도 공동의 가장 윗부분만큼 높아질 때까지 수행된다. 더욱이, 벌크 금속층의 퇴적은 연속적으로 수행될 필요는 없으나(예를 들면, 퇴적이 어떤 순간에 중단될 수 있다), 전체 벌크 금속층은 단일 챔버내에서 퇴적되는 것이 바람직하다. 벌크 금속층은 또한 공동의 외부 습식층의 상부 표면보다 위에, 바람직하게는 그 표면에 퇴적될 수 있다.
벌크 금속층을 스퍼터 퇴적하는 공정은 바람직하게는 단일 챔버내에서, 실질 적으로 벌크 금속층의 전체를 스퍼터 퇴적하는 공정을 포함한다. 즉, 실질적으로 인접하는 금속화구조(예를 들면, 연결선 및 이중 데머신 구조에서 하부에 있는 플러그)를 형성하는데 사용되는 전체 벌크 금속층은 바람직하게는 단일 챔버내에서 스퍼터 퇴적된다. 실시예에서, 전체 벌크 금속층은 먼저 콜드 스퍼터되고, 그 다음 핫 스퍼터된 벌크 금속층 부분뿐만 아니라, 그 위에 퇴적된 피복층을 포함할 수 있다.
벌크 금속층의 스퍼터 퇴적공정은 잠재적으로 스탠더드, 조준된(collimated), 및 이온 금속 플라즈마 스퍼터링 프로세스를 포함하여, 벌크 금속층용 금속이 타겟에서 스퍼터되는 다양한 스퍼터링 프로세스를 포함할 수 있다. 그러나, 바람직하게는 스퍼터 퇴적은 스퍼터된 원자의 필터링이나 바이어싱 없이 타겟의 스퍼터링을 유도하기 위해 타겟에 DC전력을 인가함으로써 수행된다. 벌크 금속층은 바람직하게는 주로 알루미늄으로 이루어진다. 벌크 금속층은 또한 알루미늄의 성능을 강화시킬 목적으로 구리 및/또는 실리콘과 같은 물질을 포함할 수 있다.
도 7은 공동내로 층의 제1 부분을 콜드 스퍼터 퇴적한 후의 마이크로일렉트로닉 토포그래피(200)의 횡단면도를 나타낸다. 바람직한 실시예에서, 벌크 금속층의 제1 부분(214)은 공동(204)의 내부 및 외부의 습식층(212)보다 위에, 보다 바람직하게는 직접 그 표면에 퇴적될 수 있다. 벌크 금속층의 제1 부분은 바람직하게는 콜드 스퍼터 퇴적에 의해 퇴적되어, 퇴적된 직후에 벌크 금속층의 제1 부분이 중요하게 리플로우하도록 되지 않는다. 즉, 그것은 차후에 리플로우될 수도 있지 만, 퇴적된 직후에는 리플로하거나 리플로우할 수 없도록 된다. 퇴적된 후에, 벌크 금속층의 제1 부분은 바람직하게는 공동(204)을 채우지 않는다.
도 8은 공동(204)내로 벌크 금속층의 제2 부분(216)을 핫 스퍼터 퇴적한 후의 마이크로일렉트로닉 토포그래피(200)의 횡단면도를 나타낸다. 벌크 금속층의 제2 부분(216)은 공동(204)의 내부 및 외부의 벌크 금속층의 제1 부분(214)보다 위에, 보다 바람직하게는 직접 그 표면에 퇴적될 수 있다. 벌크 금속층의 제2 부분(216)은 바람직하게는 핫 스퍼터 퇴적에 의해 퇴적되어, 퇴적된 직후에 벌크 금속층의 제2 부분(216)이 중요하게 리플로우하도록 되어 있다. 즉, 제2 부분(216)은 바람직하게는 퇴적된 직후에 리플로우할 수 있는 충분히 높은 온도에 있다. 벌크 금속층의 제2 부분(216)은 바람직하게는 실질적으로 공동을 채우도록 퇴적된다.
제1 부분(214) 및 제2 부분(216) 모두, 바람직하게는 벌크 금속층(218)을 구성한다. (도면에서 제1 부분(214)과 제2 부분(216)의 사이에 나타낸 선은 퇴적시의 제1 부분과 제2 부분 사이의 구별을 나타낸 것에 불과하다. 이것은 이들 부분들의 최종적인 위치를 나타내는 것도 아니고, 어떤 최종적인 산물의 부분들 사이의 명확한 경계를 나타내는 것도 아니다.) 벌크 금속층의 제2 부분(216)은 바람직하게는 적어도 벌크 금속층의 리플로우잉이 멈춘 후에, 벌크 금속층의 상부 표면이 바람직하게는 실질적으로 평탄해지도록 퇴적된다.
(벌크 금속층의 제1 부분, 벌크 금속층의 제2 부분, 및 제3 피복 부분을 포함하여) 퇴적되는 전체 금속 두께가 8000Å이 되는 실시예에서, 벌크 금속층(218) 의 제1 부분(214)은 바람직하게는 약 2500Å두께이고, 벌크 금속층(218)의 제2 부분(216)은 (피복층으로 4000Å을 제외하고) 바람직하게는 약 1500Å두께이다. 어느 경우이든, 벌크 금속층의 제1 부분(214)이 바람직하게는 제2 부분(216)보다 더 두껍다. 더욱이, 벌크 금속층의 제1 부분(214) 및 벌크 금속층의 제2 부분(216)은 바람직하게는 습식층(212)보다 상당히 더 (보다 바람직하게는 적어도 두배) 두껍다.
도 3은 (제1 벌크 금속층 부분(214) 및 제2 벌크 금속층 부분(216)을 포함하여) 벌크 금속층(218)을 퇴적하도록 벌크 금속층 퇴적(150)이 수행되는 벌크 금속층 퇴적 챔버의 개략도를 나타낸다. 벌크 금속층 퇴적 챔버(400)는 타겟(402) 및 페디스털(406)을 포함할 수 있다. 마이크로일렉트로닉 토포그래피(200)는 챔버(400)를 사용하는 벌크 금속층의 퇴적 동안 페디스털(406)위에 위치할 수 있다. 벌크 금속층 퇴적 챔버(400)는 바람직하게는 스퍼터 퇴적 프로세스를 수행할 수 있도록 구성된다. 퇴적 챔버(400)는 응용기구(Appiled Materials)(Santa Clara, CA)에서 얻을 수 있는, Endura PVD 5500와 같은 멀티-챔버 시스템에서의 챔버로서 획득되고/획득되거나 구성될 수 있다.
타겟(402)은 바람직하게는 챔버(400)의 윗벽(408)에 고정되어 연결된 타겟 어셈블리(406)에 부착된다. 타겟(402)은 바람직하게는 퇴적될 벌크 금속층으로서 원하는 성분을 갖는 금속으로 구성되어 있다. 바람직하게, 타겟(402)은 주로 알루미늄 또는 알루미늄 합금으로 구성된다. 타겟 어셈블리(404)는 바람직하게는 타겟(402)에 관련된 구조적이고 전기적인 어셈블리를 포함한다. 타겟 어셈블리(404)는 또한 자화 요소 및 그러한 자화 요소를 동작시키는 메커니즘을 포함할 수 있다. 타겟 전원(416)은 타겟(402)에 전력을 인가하기 위해 타겟 어셈블리(404)에 조작가능하게 연결될 수 있다. 타겟 전원(416)은 바람직하게는 프로세싱 동안 타겟의 금속을 스퍼터링하기 위해 타겟을 향해 스퍼터링 가스 원자를 끌어 당기거나 이온화하기 위해 타겟(402)에 DC전력을 공급하도록 구성된다.
페디스털(406)은 바람직하게는 챔버(400)의 바닥 가까이에 위치하고, 바람직하게는 프로세싱 동안 마이크로일렉트로닉 토포그래피를 지지하고 유지하도록 되어 있다. 페디스털(406)은 바람직하게는 마이크로일렉트로닉 토포그래피(200)의 뒷면에 가스를 인가하는 뒷면 가스공급기(424)와 가스로 연결된다. 뒷면 가스공급기(424)는 바람직하게는 마이크로일렉트로닉 토포그래피(200)의 뒷면에 열적으로 도전성인 가스, 그리고 더욱 바람직하게는 아르곤과 같은 불활성 가스를 공급하도록 구성된다. 페디스털(406)은 정전기적 또는 기계적인 척으로 구성될 수 있다. 페디스털은 접지될 수 있다. 교대로, 페디스털(406)은 AC 또는 DC전원에 조작가능하게 연결될 수 있다.
벌크 금속층 퇴적 챔버는 가스를 챔버내로 도입하도록 하는 챔버 사이드월 중의 하나에 연결된 가스 입구(412)를 포함할 수 있다. 가스 공급기는 가스를 챔버내로 도입하기 위한 가스 입구(412)에 연결될 수 있다. 바람직하게, 스퍼터링 가스공급기는 스퍼터링 가스를 챔버(400)내로 도입하기 위한 가스입구(412)에 연결된다. 스퍼터링 가스는 바람직하게는 아르곤과 같은 불활성 가스를 포함한다.
가스 출구(413)는 프로세싱 동안 챔버로부터 가스 및 다른 물질을 배출하기 위해 챔버(400)의 바닥에 설치될 수 있다. 가스 출구(413)는 하나 또는 그 이상의 진공펌프를 포함하는 펌핑시스템(도시하지 않음)에 연결될 수 있다. 진공 펌프는 챔버내에, 가능하면 10-9torr정도의 매우 높은 레벨의 진공상태를 만들도록 구성될 수 있다.
실시예에서, 일단 마이크로일렉트로닉 토포그래피(200)가 벌크 금속층 챔버(400)로 이송되면, 그것은 페디스털(406) 보다 위에, 더욱 바람직하게는 페디스털 표면에 위치될 수 있다. 다음에 벌크 금속층의 제1 부분(214)의 콜드 스퍼터링이 시작될 수 있다. 토포그래피(200)가 일단 페디스털(406) 위에 놓여지면, 스퍼터링 가스가 스퍼터링 가스 공급기(414)로부터 챔버(400)내로 도입될 수 있다. 스퍼터링 가스는 바람직하게는 아르곤과 같은 불활성 가스이다. 습식층 퇴적 챔버(400)내로의 스퍼터링 가스의 플로우률은 프로세싱 목적에 따라 변화할 수 있다. 습식층 퇴적챔버(400)내로의 스퍼터링 가스의 플로우률은 바람직하게는 약 25~55sccm, 보다 바람직하게는 약 35~45sccm, 그리고 가장 바람직하게는 약 40sccm이다. 벌크층의 제1 부분(214)의 콜드 스퍼터링 동안, 뒷면 가스는 바람직하게는 마이크로일렉트로닉 토포그래피(200)의 뒷면에 공급되지 않는다. 펌핑시스템은 바람직하게는 챔버를 소망하는 진공레벨로 유지하기 위해 챔버(400)로부터 가스 및 부산물을 배출하도록 작동된다.
그 후, 충분한 전력이 마이크로일렉트로닉 토포그래피(200)의 위에 벌크 금속층의 제1 부분(214)을 퇴적하기 위해 벌크 금속층 퇴적 챔버(400)의 여러 구성요 소에 인가될 수 있다. 바람직하게는 충분한 DC전력이 타겟(402)으로부터 페디스털(406)을 향해 금속원자의 스퍼터링을 유도하기 위해 타겟(402)에 인가될 수 있다. 페디스털로부터 스퍼터된 금속원자는 바람직하게는 주로 알루미늄이나 알루미늄 합금을 포함한다. 바람직한 실시예에서, 콜드 스퍼터 퇴적의 동안 타겟(402)에 인가되는 DC전력은 약 6~12kW, 더욱 바람직하게는 약 8~10kW, 그리고 가장 바람직하게는 약 9kW일 수 있다. 전력이 인가되는 시간의 길이는 특히 퇴적될 금속의 두께와 인가된 특정량에 달려 있다. 실시예에서 타겟(402)으로의 DC전력의 공급은 약12초 동안 유지될 수 있다.
벌크 금속층의 제1 부분(214)이 소망하는 두께로 퇴적된 후에, 챔버(400)의 퇴적 파라미터는 벌크 금속층의 제2 부분(216)의 핫 스퍼터링을 시작하도록 재구성될 수 있다. 바람직하게는, 챔버(400)내로의 스퍼터링 가스의 플로우률은 약 70~130sccm까지 증가된다. 더욱 바람직하게, 챔버내로의 핫 스퍼터링 프로세스를 위한 스퍼터링 가스의 플로우률은 약 90~110sccm, 그리고 가장 바람직하게는 약 100sccm으로 설정된다. 바람직하게는, 콜드 스퍼터링 파라미터에서 핫 스퍼터링 파라미터로 변화할 때, 스퍼터링 가스 플로우의 실질적인(예를 들면, 몇 초 이상의) 중단은 없다. 게다가, 불활성 가스의 뒷면 플로우는 바람직하게는 뒷면 가스공급기(424)로부터 시작된다. 바람직하게, 약 36~44sccm의 아르곤, 바람직하게는 약 40sccm의 아르곤이 마이크로일렉트로닉 토포그래피(200)의 뒷면으로 흐른다.
핫 스퍼터 퇴적의 동안에 타겟(402)에 인가되는 DC전력은 바람직하게는 콜드 스퍼터 퇴적의 동안 인가되는 DC전력보다 감소된다. 벌크 금속층(218)의 제2 부분 의 핫 스퍼터링시에 타겟(402)에 인가되는 DC전력은 바람직하게는 약 260~540W, 더욱 바람직하게는 약 360~440W, 그리고 가장 바람직하게는 400W로 설정된다. 콜드 스퍼터링에서 핫 스퍼터링으로 갈 때 전력의 램프다운(ramp-down)은 바람직하게는 실질적으로 타겟(402)에 인가되는 전력의 감소없이 수행된다. 핫 스퍼터링 프로세스 조건은 바람직하게는 콜드 스퍼터링 프로세스 조건보다 상당히 길게 유지된다. 실시예에서, 핫 스퍼터링은 약 180초 동안에 유지될 수 있다. 페디스털 온도는 바람직하게는 콜드 스퍼터 퇴적에서 핫 스퍼터 퇴적으로 갈수록 증가한다; 바람직하게는, 핫 스퍼터 퇴적 동안에 페디스털 온도는 300℃보다 크다. 상기에서 언급된 바와 같이, 벌크 금속층(218)의 제2 부분(216)은 바람직하게는 공동(204)이 실질적으로 채워질 때까지 핫 스퍼터 퇴적된다.
핫 스퍼터링은 기술적인 면에서는 실제 프로세스 조건이 핫 스퍼터링에서 콜드 스퍼터링으로 변화된 후 짧은 시간이 지날 때까지 시작하지 않을 수 있는(즉, 퇴적된 금속은 여전히 실질적으로 리플로우하도록 되어 있지 않다) 것이 이해되어져야 한다. 사용되는 프로세싱 조건에 관계없이 레벨 "핫(hot)" 또는 "콜드(cold)" 스퍼터링의 기술적인 정밀도 레벨은 예를 들면 퇴적된 직후, 물질의 동작상태에 의해 결정될 수 있다는 것이 이해되어져야 한다. 그리하여, "핫 스퍼터링"으로 분류되는 조건의 프로세싱 동안 퇴적되는 물질의 일부는 실제로는 "콜드" 스퍼터될 수도 있고, 그 역으로 될 수도 있다. 따라서, 퇴적의 프로세스 조건만을 언급할 때, "핫 스퍼터링" 및 "콜드 스퍼터링"이라는 용어는 편의상 사용되는 것일 뿐이다.
바람직한 실시예에서, 벌크 금속층(218)의 피복부(도시하지 않음)는 벌크 금속층(218)의 제1 및 제2 부분의 위에 퇴적될 수 있다. 피복부는 바람직하게는 퇴적되는 금속의 전체에 대해 소망하는 두께를 얻기 위해 사용된다. 벌크 금속층(218)의 피복부는 제1 부분(214)과 유사한 방법으로 퇴적될 수 있다. 즉, 벌크 금속층(218)의 피복부는 벌크 금속층의 제1 부분(214)을 퇴적하는데 사용된 것과 유사한 프로세싱 파라미터를 이용하여 콜드 스퍼터 퇴적될 수 있다. 피복층이 이용되는지 여부에 관계없이, 최종 벌크 금속층은 예를 들면, 화학 기계연마법을 이용하여 소망하는 평탄도 레벨 및/또는 두께레벨을 얻도록 평탄화될 수 있다. 벌크 금속층(218)의 퇴적후에, 마이크로일렉트로닉 토포그래피(200)는 프로세싱을 더 거칠수 있다. 예를 들면, 가능하다면 위에서 서술된 것과 유사한 방법을 사용하여 금속화구조의 부가층 레벨이 형성될 수 있고, 다른 프로세싱 스텝이 집적회로를 형성하는데 필요하거나 바람직한 것으로 취해질 수 있다.
도 9는 절연층이 벌크 금속층(218)의 위에 형성되는 마이크로일렉트로닉 토포그래피의 부분적인 횡단면도를 나타낸다. 절연층(220)은 바람직하게는 실리콘 다이옥사이드와 같은, 절연물질로 이루어진다. 절연층(220)은 다음 레벨의 금속화를 위한 절연물질로 이용된다. 바꾸어서, 절연층(220)은 패시베이션 층(passivation layer)으로 이용될 수 있다. 절연층(220)은 바람직하게는 벌크 금속층(218)의 위에 퇴적된다. 피복 금속층(도시하지 않음)은 벌크 금속층(218)의 제2 부분(216)과 절연층(220) 사이에 위치될 수 있다.
본 발명의 관련 기술분야의 기술자들에 의해, 본 발명은 습식층이 절연층에 한정된 공동 내부에 이온 금속플라즈마 퇴적하는 것이고, 벌크 금속층이 다음에 공동 내부에 스퍼터 퇴적되는 금속화 구조의 제조방법을 제공하는 것으로 이해되어질 것이다. 더욱이 본발명의 여러 관점에서의 변경 및 대안적인 구현이 본 기술로부터 관련분야의 숙련자들에게 명백할 것이다. 예를 들면, 여기에 기술된 프로세스는 집적회로의 형성시에 사용하는데 한정되지 않고, 이 설명으로부터 관련 기술분야에서 숙련된 자들에게 명백할 수 있는 다양한 제품을 위해 사용될 수 있다. 더욱이, 벌크 금속층은 상기 설명에서는 나타내지 않은 다양한 스퍼터 퇴적 구성을 사용하여 퇴적될 수 있다. 게다가, 금속화 구조는 데머신(damascene) 또는 넌데머신(non-damascene) 프로세스에서 제조될 수 있다. 다음의 청구범위는 모든 그러한 수정 및 변경을 포함하는 것으로 해석되어지는 것이며, 따라서 명세서와 도면은 제한적인 의미보다는 예시적인 것으로 여겨져야 한다.
본 발명의 금속화구조 형성방법에 의하면, 높은 애스펙트비의 금속화 공동내에서도 뛰어난 스텝 커버리지를 갖는 습식층을 퇴적할 수 있도록 해준다.
또한 본 발명에 의하면, 지나치게 복잡한 다중-챔버 벌크 그속층의 퇴적 프로세스를 필요로 함이 없이, 종래의 프로세스에서보다 더 작고, 높은 애스펙트비의 공동내에서 양질의 금속화구조를 형성할 수 있게 해준다.

Claims (20)

  1. 토포그래피 위에 습식층(wetting layer)을 이온 금속플라즈마 퇴적(ion metal plasma depositing)하는 공정과,
    단일의 챔버내에서, 습식층위에 실질적으로 전체의 벌크 금속층을 스퍼터 퇴적하는 공정을 구비하는 것을 특징으로 하는 금속화구조(metallization structure) 제조방법.
  2. 제1항에 있어서,
    벌크 금속층 위에 절연층을 퇴적하는 공정을 더 구비하는 것을 특징으로 하는 금속화구조 제조방법.
  3. 제1항에 있어서,
    상기 토포그래피는 절연층내에 공동을 구비하고, 상기 스퍼터 퇴적공정은 공동이 실질적으로 채워질 때까지 공동 내부에 벌크 금속층을 스퍼터 퇴적하는 공정을 더 구비하는 것을 특징으로 하는 금속화구조 제조방법.
  4. 제3항에 있어서,
    상기 습식층은 티타늄을 포함하는 것을 특징으로 하는 금속화구조 제조방법.
  5. 제4항에 있어서,
    토포그래피는 마이크로일렉트로닉 토포그래피이고, (ⅰ) 상기 절연층 아래에 마이크로일렉트로닉 토포그래피의 저부와, (ⅱ) 공동의 둘레에 공동 사이드월을 더 포함하며, 상기 습식층을 이온 금속플라즈마 퇴적하는 공정은 공동의 사이드월 및 공동 아래의 마이크로일렉트로닉 토포그래피의 상부 표면에 습식층을 퇴적하는 공정을 구비하는 것을 특징으로 하는 금속화구조 제조방법.
  6. 제1항에 있어서,
    상기 습식층을 이온 금속플라즈마 퇴적하는 공정은 이온화된 금속원자를 타겟에서 절연층을 향해, 실질적으로 절연층에 수직한 방향으로 향하도록 하는 공정을 구비하는 것을 특징으로 하는 금속화구조 제조방법.
  7. 제6항에 있어서,
    타겟에서 마이크로일렉트로닉 토포그래피 아래의 페디스털(pedestal)을 향하여, 금속원자의 스퍼터링을 유도하기 위해 타겟에 충분한 DC전력을 인가하는 공정과,
    타겟에서 스퍼터된 금속이온의 적어도 일부를 이온화하도록 타겟과 페디스털 사이의 유도코일에 충분한 RF전력을 인가하는 공정과,
    이온화된 금속원자를 절연층을 향하여, 실질적으로 절연층에 수직한 방향으로 향하도록 페디스털에 충분한 페디스털 바이어스 전력을 인가하는 공정을 더 구비하고,
    상기 스퍼터된 금속원자는 티타늄을 포함하는 것을 특징으로 하는 금속화구조 제조방법.
  8. 제6항에 있어서,
    공동은 절연층내에 바이어를 구비하고 토포그래피의 도전영역까지 연장하는 것을 특징으로 하는 금속화구조 제조방법.
  9. 제6항에 있어서,
    상기 이온 금속플라즈마 퇴적공정 전에 상기 토포그래피를 프리클리닝(pre-cleaning)하는 공정을 더 구비하는 것을 특징으로 하는 금속화구조 제조방법.
  10. 제9항에 있어서,
    상기 프리클리닝 공정은 테이퍼 형상의 공동 사이드월을 형성하기 위해 절연층의 상부를 제거하는 공정을 더 구비하는 것을 특징으로 하는 금속화구조 제조방법.
  11. 제1항에 있어서,
    벌크 금속층은 알루미늄을 포함하고, 습식층은 티타늄을 포함하는 것을 특징으로 하는 금속화구조 제조방법.
  12. 제1 퇴적 챔버에서, 마이크로일렉트로닉 토포그래피 위의 절연층내에 있는 공동 내부에 티타늄을 포함하는 습식층을 이온 금속플라즈마 퇴적하는 공정과,
    제2 퇴적 챔버에서, 공동 내부에 알루미늄을 포함하는 벌크 금속층의 제1 부분을 콜드 스퍼터 퇴적하는 공정과,
    다음에 상기 제2 퇴적 챔버에서, 공동 내부에 벌크 금속층의 제2 부분을 핫 스퍼터 퇴적하는 공정을 구비하는 것을 특징으로 하는 금속화구조 제조방법.
  13. 제12항에 있어서,
    상기 벌크 금속층의 제1 부분을 콜드 스퍼터 퇴적하는 공정은, 퇴적된 직후에 벌크 금속층의 제1 부분이 중요하게 리플로우하지 않는 조건하에서 벌크 금속층의 제1 부분을 퇴적하는 공정을 구비하는 것을 특징으로 하는 금속화구조 제조방법.
  14. 제13항에 있어서,
    상기 벌크 금속층의 제2 부분을 핫 스퍼터 퇴적하는 공정은 퇴적된 직후에 벌크 금속층의 제1 부분이 리플로우하는 조건하에서 벌크 금속층의 제2 부분을 퇴적하는 공정을 구비하는 것을 특징으로 하는 금속화구조 제조방법.
  15. 제12항에 있어서,
    벌크 금속층의 제1 부분을 상기 콜드 스퍼터 퇴적하는 공정은 벌크 금속 퇴적 챔버에서 타겟에 제1 DC전력을 인가하는 공정을 구비하고,
    벌크 금속층의 제2 부분을 상기 핫 스퍼터 퇴적하는 공정은 타겟에 제2 타겟 DC전력을 인가하는 공정을 구비하며, 상기 제1 DC전력은 상기 제2 DC전력보다 큰 것을 특징으로 하는 금속화구조 제조방법.
  16. 제12항에 있어서,
    상기 핫 스퍼터 퇴적공정은 벌크 금속층의 제1 부분 위에 벌크 금속층의 제2 부분을 퇴적하는 공정을 더 구비하고, 상기 콜드 스퍼터 퇴적공정은 습식층 위에 벌크 금속층의 제1 부분을 퇴적하는 공정을 더 구비하는 것을 특징으로 하는 금속화구조 제조방법.
  17. 제12항에 있어서,
    상기 콜드 스퍼터 퇴적공정은 습식층 위에 벌크 금속층의 제1 부분을 퇴적하는 공정을 더 구비하고, 상기 핫 스퍼터 퇴적공정은 실질적으로 공동을 채우는 것을 특징으로 하는 금속화구조 제조방법.
  18. 제12항에 있어서,
    상기 벌크 금속층을 퇴적하는 공정은 습식층을 상기 이온 금속플라즈마 퇴적하는 공정의 후에 수행되는 제1의 퇴적 프로세스인 것을 특징으로 하는 금속화구조 제조방법.
  19. 절연층 내의 적어도 2:1의 애스펙트비를 갖는 공동의 베이스에, 공동 사이드 월을 따라 적어도 10%의 사이드월 커버리지를 갖는 습식층과,
    습식층 위에 알루미늄을 함유하고, 실질적으로 상기 공동을 채우는 벌크 금속층을 구비하는 것을 특징으로 하는 금속화구조.
  20. 제19항에 있어서,
    습식층은 적어도 25%의 사이드월 커버리지와 공동 베이스 위에 적어도 60%의 베이스 커버리지를 가지고, 공동은 최대 0.25미크론의 폭과 적어도 3:1의 애스펙트비를 갖는 것을 특징으로 하는 금속화구조.
KR1020000077624A 1999-12-30 2000-12-18 집적회로에서의 금속화구조 형성방법 KR100748144B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/476,669 1999-12-30
US09/476,669 US6969448B1 (en) 1999-12-30 1999-12-30 Method for forming a metallization structure in an integrated circuit

Publications (2)

Publication Number Publication Date
KR20010067391A KR20010067391A (ko) 2001-07-12
KR100748144B1 true KR100748144B1 (ko) 2007-08-09

Family

ID=23892778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000077624A KR100748144B1 (ko) 1999-12-30 2000-12-18 집적회로에서의 금속화구조 형성방법

Country Status (4)

Country Link
US (1) US6969448B1 (ko)
JP (1) JP2001210647A (ko)
KR (1) KR100748144B1 (ko)
TW (1) TW540136B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752108B2 (ja) 2000-12-08 2011-08-17 ソニー株式会社 半導体装置およびその製造方法
US8043484B1 (en) 2001-03-13 2011-10-25 Novellus Systems, Inc. Methods and apparatus for resputtering process that improves barrier coverage
US7781327B1 (en) 2001-03-13 2010-08-24 Novellus Systems, Inc. Resputtering process for eliminating dielectric damage
US7186648B1 (en) 2001-03-13 2007-03-06 Novellus Systems, Inc. Barrier first method for single damascene trench applications
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US7138719B2 (en) * 2002-08-29 2006-11-21 Micron Technology, Inc. Trench interconnect structure and formation method
US7842605B1 (en) 2003-04-11 2010-11-30 Novellus Systems, Inc. Atomic layer profiling of diffusion barrier and metal seed layers
US8298933B2 (en) 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
DE102004042169B4 (de) * 2004-08-31 2009-08-20 Advanced Micro Devices, Inc., Sunnyvale Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
US7462560B2 (en) * 2005-08-11 2008-12-09 United Microelectronics Corp. Process of physical vapor depositing mirror layer with improved reflectivity
US20070243708A1 (en) * 2006-04-12 2007-10-18 Jens Hahn Manufacturing method for an integrated semiconductor contact structure having an improved aluminum fill
US20070259519A1 (en) * 2006-05-02 2007-11-08 International Business Machines Corporation Interconnect metallization process with 100% or greater step coverage
US7855147B1 (en) 2006-06-22 2010-12-21 Novellus Systems, Inc. Methods and apparatus for engineering an interface between a diffusion barrier layer and a seed layer
US7645696B1 (en) 2006-06-22 2010-01-12 Novellus Systems, Inc. Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer
US7510634B1 (en) 2006-11-10 2009-03-31 Novellus Systems, Inc. Apparatus and methods for deposition and/or etch selectivity
US7682966B1 (en) 2007-02-01 2010-03-23 Novellus Systems, Inc. Multistep method of depositing metal seed layers
US7922880B1 (en) 2007-05-24 2011-04-12 Novellus Systems, Inc. Method and apparatus for increasing local plasma density in magnetically confined plasma
US7897516B1 (en) 2007-05-24 2011-03-01 Novellus Systems, Inc. Use of ultra-high magnetic fields in resputter and plasma etching
US7659197B1 (en) 2007-09-21 2010-02-09 Novellus Systems, Inc. Selective resputtering of metal seed layers
JP2009164510A (ja) * 2008-01-10 2009-07-23 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US8017523B1 (en) 2008-05-16 2011-09-13 Novellus Systems, Inc. Deposition of doped copper seed layers having improved reliability
US20100096253A1 (en) * 2008-10-22 2010-04-22 Applied Materials, Inc Pvd cu seed overhang re-sputtering with enhanced cu ionization
US8003536B2 (en) * 2009-03-18 2011-08-23 International Business Machines Corporation Electromigration resistant aluminum-based metal interconnect structure
US8575000B2 (en) * 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
US9330939B2 (en) 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
WO2015047731A1 (en) 2013-09-27 2015-04-02 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
CN107164736B (zh) * 2017-05-11 2019-02-19 合肥开泰机电科技有限公司 电场导向下的小孔内壁真空离子镀方法
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10269624B2 (en) * 2017-07-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods of forming same
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
KR20230079236A (ko) 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
CN109786240A (zh) * 2019-01-22 2019-05-21 上海华虹宏力半导体制造有限公司 一种金属层的形成方法、半导体器件及其形成方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980033895A (ko) * 1996-11-04 1998-08-05 알베르트 발도르프; 롤프 옴케 독립적으로 제어되는 3전극을 가진 에칭 챔버
KR19990037118A (ko) * 1997-10-15 1999-05-25 가네꼬 히사시 마스킹된 실리콘 디옥사이드에 홀을 형성하는 플라즈마 에칭방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970176A (en) 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
US5108951A (en) 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US5658828A (en) 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US5108570A (en) 1990-03-30 1992-04-28 Applied Materials, Inc. Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer
US5371042A (en) 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
US5288665A (en) 1992-08-12 1994-02-22 Applied Materials, Inc. Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
US5270255A (en) 1993-01-08 1993-12-14 Chartered Semiconductor Manufacturing Pte, Ltd. Metallization process for good metal step coverage while maintaining useful alignment mark
US5378660A (en) 1993-02-12 1995-01-03 Applied Materials, Inc. Barrier layers and aluminum contacts
US5358616A (en) 1993-02-17 1994-10-25 Ward Michael G Filling of vias and contacts employing an aluminum-germanium alloy
KR960011865B1 (ko) 1993-06-10 1996-09-03 삼성전자 주식회사 반도체 장치의 금속층 형성방법
US5443995A (en) 1993-09-17 1995-08-22 Applied Materials, Inc. Method for metallizing a semiconductor wafer
EP0915501B1 (en) 1994-08-05 2003-02-26 International Business Machines Corporation Method of forming a damascene structure with WGe polishing stop
US5693564A (en) 1994-12-22 1997-12-02 Intel Corporation Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication
US5600182A (en) 1995-01-24 1997-02-04 Lsi Logic Corporation Barrier metal technology for tungsten plug interconnection
US6238533B1 (en) * 1995-08-07 2001-05-29 Applied Materials, Inc. Integrated PVD system for aluminum hole filling using ionized metal adhesion layer
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
JPH1064908A (ja) 1996-08-13 1998-03-06 Sony Corp 半導体装置の配線形成方法及びスパッタ装置
US5783282A (en) * 1996-10-07 1998-07-21 Micron Technology, Inc. Resputtering to achieve better step coverage of contact holes
US6156645A (en) * 1996-10-25 2000-12-05 Cypress Semiconductor Corporation Method of forming a metal layer on a substrate, including formation of wetting layer at a high temperature
US6080665A (en) 1997-04-11 2000-06-27 Applied Materials, Inc. Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum
US6176983B1 (en) * 1997-09-03 2001-01-23 Vlsi Technology, Inc. Methods of forming a semiconductor device
US5985759A (en) 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
US6177350B1 (en) * 1998-04-14 2001-01-23 Applied Materials, Inc. Method for forming a multilayered aluminum-comprising structure on a substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980033895A (ko) * 1996-11-04 1998-08-05 알베르트 발도르프; 롤프 옴케 독립적으로 제어되는 3전극을 가진 에칭 챔버
KR19990037118A (ko) * 1997-10-15 1999-05-25 가네꼬 히사시 마스킹된 실리콘 디옥사이드에 홀을 형성하는 플라즈마 에칭방법

Also Published As

Publication number Publication date
TW540136B (en) 2003-07-01
KR20010067391A (ko) 2001-07-12
US6969448B1 (en) 2005-11-29
JP2001210647A (ja) 2001-08-03

Similar Documents

Publication Publication Date Title
KR100748144B1 (ko) 집적회로에서의 금속화구조 형성방법
KR100365643B1 (ko) 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
US7576002B2 (en) Multi-step barrier deposition method
US6642146B1 (en) Method of depositing copper seed on semiconductor substrates
US6762500B2 (en) Barrier-metal-free copper damascene technology using atomic hydrogen enhanced reflow
US6045666A (en) Aluminum hole filling method using ionized metal adhesion layer
US6893957B2 (en) Method of forming a dual damascene interconnect by selective metal deposition
US6800180B1 (en) Resputtering to achieve better step coverage
US20060258152A1 (en) Process and integration scheme for a high sidewall coverage ultra-thin metal seed layer
US7842605B1 (en) Atomic layer profiling of diffusion barrier and metal seed layers
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
JP2000174026A (ja) 半導体フィ―チャの低温銅リフロ―を改善する構造と方法
JP2001226767A (ja) 銅スパッタリング用自己イオン化プラズマ
JP2001068433A (ja) 連続的で塊状化していない種層の障壁層への接着
US6309977B1 (en) Method for the etchback of a conductive material
KR100501460B1 (ko) 이온화된금속으로부터증착된접착층을사용한반도체구조물내의홀충전방법
US20070278611A1 (en) Modified Facet Etch to Prevent Blown Gate Oxide and Increase Etch Chamber Life
US20020093101A1 (en) Method of metallization using a nickel-vanadium layer
JPH09120991A (ja) 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成
US6455427B1 (en) Method for forming void-free metallization in an integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee