TW540136B - Method for forming a metallization structure in an integrated circuit - Google Patents

Method for forming a metallization structure in an integrated circuit Download PDF

Info

Publication number
TW540136B
TW540136B TW089127709A TW89127709A TW540136B TW 540136 B TW540136 B TW 540136B TW 089127709 A TW089127709 A TW 089127709A TW 89127709 A TW89127709 A TW 89127709A TW 540136 B TW540136 B TW 540136B
Authority
TW
Taiwan
Prior art keywords
layer
cavity
deposition
metal
metal layer
Prior art date
Application number
TW089127709A
Other languages
English (en)
Inventor
Gorley L Lau
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Application granted granted Critical
Publication of TW540136B publication Critical patent/TW540136B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/354—Introduction of auxiliary energy into the plasma
    • C23C14/358—Inductive energy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Description

540136
五、發明說明（1 經濟部智慧財產局員工消費合作社印製 發吸背景 1 •發明範圍 本發明關於積體電路製造，及更特別地關於用於製造 屬化結構之方法。 “ 2 ·相關技藝説曰 下面所敘述 < 資訊，不容許由於它包含於本發明背景部 份，而成爲先前之技藝。 一積體電路包括許多配置於一單基材之上或以内之主動 及被動裝置，爲了實行所希望之電路功能，該積體電路所 選擇好的裝置或組件必須能相互連接。金屬化結構經常使 用來相互連接積體電路組件。金屬化結構大致上可細分成 兩4伤·檢向延伸相互連接線，及垂直延伸接點或插頭。 相互連接線係相當細的導線材料，其大量延伸且平行於下 面裝置。就如名稱所意謂著，金屬化結構之接點，實際上一 接觸著積」體電路裝置。插頭大部份垂直延伸於金屬化位準二 之間。 在每一相互連接之水平内，金屬化結構係經由電介質材 料而與下面或上面水平上之其它結構分離，且與相同金屬 化水平内之結構分離。電介質材料避免在隔離金屬化結構 之間不必要之通訊。大部份來講，因爲蝕刻許多金屬化材 料之困難度’金屬化結構通常先經沉積電介質材料製成， 該材料將分離金屬化結構，及然後製模空洞於電介質材料 (換T之，金屬化空洞）中，使其用於金屬化結構。金屬化 空洞製模用於相互連接之結構，係典型稱爲溝槽，及金屬 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------------11--訂---------線 C請先閱讀背面之注意事項再填寫本頁) 540136 A7 五、發明說明（2 化空洞製模用於插頭，係典型稱之爲通孔。一旦空洞形 金屬能接著沉積在空洞中，以形成金屬氧化結構。如 (請先閱讀背面之注意事項再填寫本頁) :需要’所沉積金屬能平坦化，該一製程通常包含化學-機械拋光法（CMP)。 不論名稱爲何，金屬化結構實際上不—定需要金屬，可 替代由任何足夠導電以傳送一電力訊號（例如，攙雜多晶 矽、金屬矽化物、耐火金屬氮化物）之材料所製造。爲金 屬化結構高於區域相互連接之水平，如此，金屬係優越之 金屬化材料’及最普通金屬化材料之一爲鋁金屬。鋁係所 希望之-金屬化材料，尤其因爲它相當低的電阻，及良好 電流-攜帶密度。 鋁係經常經利用物理氣體沉積法（pVD)所沉積。pvD處 理另稱之爲賤射沉積法或濺射法。大致上來講，濺射沉積 可視爲任何沉積製程，其中一材料係經由例如一沉積材料 所組成之標靶，濺射該材料所沉積。一種用於濺射一金屬 於一基材上之典型方法，包括引入一插入氣體進入一沉積 A及製成一電漿，其經施加基材及標靶間一電位以離子化 插入氣體。離子化插入氣體原子係接著被吸引朝向標靶， 經濟部智慧財產局員工消費合作社印製 及以標靶原子濺射離開之力碰撞標靶。所濺射之原子可接 者沉積於基材上。 濺射可用以沉積任何種類之材料，包括導體、非導體及 高熔點化合物。濺射係有利的，因爲它可由所沉積之標 靶，提供材料合成物材料良好步驟之敷層及精確轉換。當 沉積合金時，此最後特性係特別有所助益。 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 540136 經濟部智慧財產局員工消費合作社印製 A7 _____B7___ 五、發明說明（3 ) 一種用於製成一結合鋁金屬之金屬化結構之製程，包括 先濺射沉積一鈦金屬潤溼層進入該空洞，其中包含金屬化 結構。鈦潤溼層沿著空洞側牆及底部排列。一大型鋁金屬 層接著錢射在潤濕層上以充填空洞。鈥潤澄層有助減少或 避免鋁層之聚集，及提供連續金屬敷層沿著一空洞之側牆 及底邵。大致上來講，一有效潤溼層容許一後續大型金屬 層之沉積更爲平滑，及具有較高之品質。 潤、溼層係通常經標準賤射製程所沉積，其將視該組賤射 製程，不會分授任何有效尺度之方向性於所濺射之原子。 標準濺射製程如此容許濺射原子，以各種由幾乎平行到垂 直之角度範圍’接觸沉積表面。然而，標準賤射製程不適 合沉積一潤溼層於小型（換言之，狹窄絕對寬度）且高長寬 比（換言之，空洞深度由空洞寬度所平分）之空洞中。一標 準賤射製程，其沉積一有效潤溼層之能力，係大受沉積產“ 生其中之空洞之寬度及長寬比所影響。大致上來講，空洞一 開口越小，高撞擊角度之原子似乎將越不容易進入空洞。 如此當長寬比增加，及當空洞開口變得更狹窄，高數量高 撞擊角度（例如，那些原子具有遠離垂直方向之撞擊角度） 原子沉積於標準濺射製程，將僅增加這些製程，通常在沉 積有效潤澄層中所具有之難度。 在企圖解決此問題上，當沉積一潤溼層時，許多製程已 實行視準濺射製程。大致上來講，視準濺射製程，使用配 置於標靶及基材間之一視準儀，以阻擋高撞擊角度原子， 而奋4較低撞擊角度原子（例如，那些原子具有較接近垂 -6- 本紙張尺度適用中國國豕標準（CNS)A4規格（21〇 X 297公髮） ------11111 -1---11--訂------ -- (請先閱讀背面之注意事項再填寫本頁) 540136
五、發明說明（4) 經濟部智慧財產局員工消費合作社印製 濺：：：扣擊角度)通過。結果’視準濺射製程係比標準 中，程’能用於沉積適當潤澄層於較高長寬比之空洞 然而’限制視準濺射製程’使它們僅過濾高撞擊 2及因而不分授有效方㈣通過視準儀之濺射原子。杏 製程改良性能時’視準濺射製 ； 2合潤澄層，於具有相當大的長寬比之狹窄空洞中。當 ，見比繼續增加及空洞開口繼續變窄，—適當之潤澄層不 :經利用標準濺射或視準濺射製程而製成。不巧地，：果 -適當潤溼層；Γ、能夠製成，—沉積於空洞之大型金屬層 I例如，一銘製金屬層）將不會得到所希望之品質。因此: k樣一金屬化結構傳送電力訊號之能力可能會減弱，或甚 至損壞。 因此，需要發展一改良金屬化結構及用於製成這樣—社 構之方法」。所希望之結構及方法，必須能夠嵌入一有效^ ^ 禮層’於即使具有高長寬比之空洞中。 發明概論 ，上述大邵分之問題，可經由.一改良金屬化結構，及用於 製造這樣一結構之方法而得以解決。本方法較佳包括離子 金屬電漿沉積一潤溼層於一定義一電介質層之空洞内，潤 澄層較佳包括鈦金屬。本方法進一步包括濺射沉積一大S 金屬層於空洞内及潤溼層上，大型金屬層之濺射沉積，較 佳地實行於一單沉積室，且至少直到空洞大致上充填爲 止本方法較佳爲驅動一適當}閏渔層之沉積於即使具有内 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------— 訂 ---------線 (請先閱讀背面之注音？事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 540136 A7 ___ B7 五、發明說明（5 ) 長寬比之狹窄空洞中。 廣泛來講，離子金屬電漿沉積製程包括濺射製程，其中 金屬原子濺射自一標靶被離子化，及接著以一 : ^ 人全文垂直於 沉積表面之方向，導向一沉積表面。較佳地，本方法包括 離子金屬電漿，經濺射來自標靶之金屬原子，朝向介 =層定位其上之基礎，以沉積一具有鈦金屬之潤溼層於定 義在一電介質層中之空洞内。金屬原子接著在它們^到基 礎前，經由將金屬離子通過室（例如，經一離子化元件 產生之一電漿而離子化。金屬原子接著以一大致上垂直於 電介質層（換言之，垂直於空洞底部）之一方向，導引.朝向 電介質層。這個沉積金屬離子於一高方向性方式之能力， 較佳地容許本製程沉積一具有優良步驟敷層之潤溼=於即 使小型且高長寬比之金屬化空洞（例如，接點、通^或溝 槽）中。 本製程比一般製程較佳地能夠形成—高品質金屬化結構 於一較小較高長寬比之空洞中，而不需結合過度複雜且多 重間室之大型金屬層沉積製程。反應於—般金屬化結㈣ 成製程，具有小型且高長寬比空洞之困難，一些製造商已 訴諸利用過度複雜方法，用於沉積大型金屬層了這^二些 方法需要多重間室，用於大型金屬層之沉積;其將大致二 增加金屬化製程之總成本。但因爲本製程比所可能之一般 方法，能形成一更有效潤澄層於小型且高長寬比之空洞 中’這樣沉積-大型金屬I，將；r、需要過度複雜之方法。 換言之，本製程可形成一具品質之金屬結構於一小型且高 -8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------— It---------^. (請先閱讀背面之注意事項再填寫本頁) 540136 A7 B7 五、發明說明（6 =寬=財’即使當大型金屬層係濺射沉積於—單室中 =不此適當經-般濺射沉積製程所 2爲-旦提出在此所製成之有效潤澄層， 二積製程，可能不需要保有像離子金屬電漿沉積 ，使用&沉積潤溼層，所相同尺度之方向性。因此，本 需之目標，而不需要過度複雜大型金屬層沉 取得及使用’及不需承擔所有可能延長之 :::間，及由於製造一大型金屬層超過-沉積室所造成 訂 再者，本方法可容許用於_簡化間室結構，沉積一且有 如内文所述鈇金屬㈣層之方式可有效地使用數個且有各 種處理目標之分離金屬化製程。—間纟，其結構以完成一 如内所述之潤澄層沉積製程，可使用於數個不同流程，如 此潛在性地消除數種間室型式，用於一結合鈦之金屬声濺 射沉積之」需求。當嚐試最有效用地結構一多重間室聚^系 統，這是特別重要的。 ’ 再者，特別製程參數，其選擇性地用於内文所提出之離 子金屬電漿沉積法，將有效幫助形成一具品質潤溼層於小 型且高長寬比之空洞中。有許多參數，其能影響一離子化 金屬電漿沉積製程之產出。每一參數，及特別於沉積期間 各種所施加之電力必須正確地平衡，以便得到一所希望之 產品。改變一參數而不適當補償其它參數，將會有難以期 待及難以預料地減少，或甚至妨礙製程目標（例如，高通 孔充填產生）之達成。選擇如内文所提供用於一離子金屬 -9- 540136 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（7 ) 屬電漿沉積製程之適者泉赵 + 、、凡一、古此姑 、田 不而視爲例行最佳化方式。 佳選擇以η θ / 、*屬％水几積製程之製程參數係較 :選擇以產生—瑕佳品質潤澄層於小型且高長寬比空洞 中。為完成此目標，潤澄層沉積製程之電 擇（1)維持足夠之濺射全屬中m、λ、 住選 对至屬中間物貝用於艮好側牆敷層， (2)產生足夠金屬離子與^夠撞擊能量以避免金屬建立（及 下邵_之後續屏蔽）於空洞侧牆錐型部份’及⑺再賤射 一 2洞底邵以改良下部側牆敷層。 在-潤澄層之所希望厚度已製成之後，微電子拓樸圖型 可由孩潤澄層沉積室傳送到一大型金屬層沉積室。在間室 之間之微電子拓樸圖型係較佳在高眞空之下完成。更較佳 地，微電子祐樸係在潤達層沉積完成之後，立刻轉換到大 型金屬沉積室。在任何例子’大型金屬層沉積係較佳第一 金屬沉積製程在沉積該潤溼層之後，製成於微電子拓樸圖 型上。換」言之，當其它處理步驟可於沉積潤澄層及沉積大 型金屬層（例如，清潔製程）之間完成時，其較佳沒有干擾 於沉積一金屬之製程。 濺射沉積大型金屬層較佳包括濺射於一單室，且實質上 大型金屬層之全部。換言之，實質上大型金屬層之全部使 用以形成一實質上連續金屬化結構（例如，一相互連接線 及下面插頭在一雙金屬鑲嵌構成中）係較佳濺射沉積於一 單室中。較佳地，大型金屬層之沉積係經冷濺射沉積一大 型金屬層之第一邵件於電介質層之空洞内，及實質上熱濺 射沉積一大型金屬層之第二部件於空洞内。一般來講，冷 -10 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） ---------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 540136 A7
五、發明說明（8 ) 濺射沉積製程沉積一 何种於一溫 於沉積法不能有效地再流動，及熱錢射沉二::::: :於::：了所沉積之材料基於沉積法能有效= =、m冗積材料之再流動可由或許是毛細作用力所驅 之目及自擴散造成，再流動可經後續沉積原子之撞 擊所分授之熱能而得到幫助。，,有效再流動,,僅包㈣些在 尚溫所產生之-金屬之大型再分配之形式。一如内文所述 《沉積湖澄層’可特別適合使用爲一結合鋁金屬之大型金 屬層之龍層’及至少部份經熱濺射製程所沉積。 在-較佳實施例中，大型金屬層之第—部件可沉積在潤 澄層上面，及更較佳地係直接沉積於潤濕層空洞内及外 側。另者’一空洞可不需使用。缺少一空洞，大型金屬層 可配置於潤澄層上，及而後兩者敷層係較佳利用例如光石 版印刷製圖所製模。不管金屬化結構如何製成（換言之，‘ 溝槽由―所充填’空隙由光石版印刷製圖所沉積），大 型金屬層（第-邵件係較佳由冷職射沉積法所沉積，使得 立刻在沉積之後’ &型金屬層之第一部件不t結構以有效 再流動。換言之’雖然它可接著製成再流動，較佳爲不結 構用於或能JL刻在沉積之後再流動。如果使用一空洞，大 型金屬層工第一邵件，係較佳不能在沉積之後充填空洞。 大型金屬層t第二邵件可沉積於上，及更佳地直接沉積 在大型金屬層之第一部件上。如果使用一空洞，大型金屬 層係沉積於2洞内邵及外側二者。大型金屬層之第二部件 係較佳經熱濺射沉積法沉積，使得立刻在沉積之後，大型 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） —-----if---------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 540136 Α7 Β7 五、發明說明（9 ) (請先閱讀背面之注意事項再填寫本頁) 金屬層之第一部件係結構以有效地再流動。換言之，它較 佳沉積於一足夠咼之溫度，使得它能在沉積之後能立刻再 流動。大型金屬層之第二部件係較佳沉積使得它大致上能 充填2洞。大型金屬層之第二部件係較佳沉積，使得至少 在大型金屬層已停止再流動之後，大型金屬層之上表面係 較佳概呈平面。 另提出一金屬化結構。金屬化結構較佳包括一潤溼層配 置於一空洞。潤溼層較佳提供空洞良好的側牆及底部敷 層。潤溼層之側牆敷層可視爲潤溼層沿著空洞側艢之厚 度’與潤澄層咼於緊接空洞之一表面（較佳定義空洞之電 介質層）厚度之比例。類似之情形，潤溼層之底部敷層係 視爲潤溼層高於空洞底部厚度，與潤溼層高於緊接空洞之 一表面（較佳定義空洞之電介質層）厚度之比例。在一實施 例中，潤溼層可具有至少10%之一側牆敷層，及更佳爲至 少25%。」潤溼層可另具有至少50%之一底部敷層，及更佳 爲至少6 0 %。敷層百分比係較佳基於平均厚度。 經濟部智慧財產局員工消費合作社印製 潤溼層較佳另基於配置於一電介質層内一空洞底部，具 有一大致上固定之厚度。換吕之’潤澄層之厚度不會沿著 空洞底部劇烈地改變。在一實施例中，潤澄層厚度可少於 10%沿著空洞底部改變。 空洞較佳具有至少2 ·· 1之一長寬比，及更佳至少爲3 : i。 在一些例子及給定正當之充填條件，一空洞可充填具有長 寬比4 : 1，及較佳大於5 : 1。該空洞較佳具有一最多〇·4〇 微米之寬度，及更佳最多〇·25微米之寬度。一含叙金屬之 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 540136 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（10) 大型金屬層係較佳結構於潤溼層上及大致充填於空洞。大 型金屬層係大致上沒有空隙。 説明 本發明其它目的及優點將基於參閲下面詳細敘述，及基 於相關附圖而變得明白，其中： 圖1係一實施例之一金屬化結構製造方法之流程圖； 圖2係一潤溼層沉積室，適合用於離子金屬電漿沉積一 潤溼層於一實施例中之構圖； 圖3係一大型金屬層沉積室，適合用於濺射沉積一大型 金屬層於一實施例之構圖； 圖4係一微電子拓樸圖型之部份橫截面圖，其中一具有 一殳洞定我其中之電介質層，係配置高於如一實施例微電 子拓樸圖型之下部件； 圖5係一微電子拓樸圖型之部份橫截面圖，其中一預先 清潔製雯濺射離自一電介質層之上部件，及變小如接續於 圖4之一處理步驟之空洞之上側腾； 圖6係-微電子拓樸圖型之部份橫截面圖，其中如接續 於圖5之—處理步驟’一潤澄層係離子金屬沉積於空洞内 及在電介質層上； 圖7係一微電子拓樸圖型之部份 丨1刀檢截面圖，其中如接續 於圖6之一處理㈣，—大型金屬層之一第一部件係冷濺 射沉積於2洞内及在潤溼層上； 圖8係-微電子拓樸圖型之部份橫截面圖，其中如接接 於圖7H理步驟’ _大型金屬層之—第二部件係熱^ — II--— — —— — — I— ^« — — — — — —1— (請先閱讀背面之注意事項再填寫本頁) 13- 540136 A7 五、發明說明（11 ) 射沉積於空洞内，及在大型金屬層之第—部件上，使得在 熱濺射沉積完成之後，大型金屬層之上表面係概呈平面；及 圖9係一微電子拓樸圖型之部份橫截面圖，其中如接續 於圖8之一處理步驟，一絕緣層係製成於大型金屬層上。气 雖然本發明係容許各種修正及替代形式，其特^實施例 係經圖式範例之方式表示，及將於内文詳細敘述。然而， 它必須瞭解所相關之圖式及詳細敘述，不限定本發明於所 揭示之形式，其企圖包括所有修正、同等物及替代物，使 符合如本發明申請專利附加項所定義之精神及範圍。 較佳實施例之詳細敘1 圖1表示用於製造較佳實施例之一金屬化結構之方法流 程圖，金屬化結構製造方法100圖示本方法之一較佳實^ 例。雖然可有任何數目之處理步驟實行於如方法1〇〇所示 步驟之前及之後，方法100較佳包括實行一預先清潔製: 之預備步驟110。 經濟部智慧財產局員工消費合作社印製 然而，在圖4中，一適合用於一實施例之一微電子拓樸 圖型之橫截面係如結構於實行步驟丨1〇之前所示。微電子 拓樸圖型200係以一電介質層202配置高於微電子拓樸圖型 < 一下部件201所表示，微電子拓樸圖型下部件2〇1可包括 一基材及任何製成在基材上之鋪層及材料，由此微電子產 品（例如，半導體裝置）可產生。較佳地，微電子拓樸圖型 包括一半導體基材，及更佳地一少量攙雜單晶矽基材。主 動裝置，諸如金屬氧化物半導體電晶體，可配置於上及半 導體基材内。主動裝置可利用隔離結構使彼此隔離。在一 -14- 540136 A7 經濟部智慧財產局員工消費合作社印製
540136 A7
經濟部智慧財產局員工消費合作社印製 204較佳具有—最多㈣微米之寬度，及更 0.25微米之寬度。 ’瑕夕 圖5表示在實行預先清潔製程11〇之後，一微電子 型2〇〇(橫截面圖。預先清潔製程110係較佳於沉積任何人 屬層於空洞内204之前完成。實行預先清潔製程ΐι〇較佳： :濺射離開一電介質2〇2之上部件，使去除結構於一電介 質上表面上之污染物。電介質層2〇2上部件之濺射， 感應離子化氬原子撞擊電介質層2〇2之上表面，而以足= 能量濺射離開電介質層2〇2之一上部件而完成。電介質層 之濺射於預先清潔之製程，較佳濺射離開空洞側牆2〇8: 上p卩件使彳于殳洞侧牆邵件210逐漸變細。經逐漸變細 或捏圓殳洞側牆之上部件21 〇，任何後續熱沉積鋁使再 流動進入空洞204之能力可增加。因爲逐漸變細的空洞側 牆上邵件21 〇，提供鋁一個傾斜入口點進空洞204，其相信_ 有助於銲再流動進入空洞，將提升此一利益。預先清潔製 私110較佳由電介質材料層202之上部件濺射離開200-250埃 之電介質材料。較佳地控制濺射數量，使得當空洞側牆 208之上邵件21 〇逐漸變細時，上部件2丨〇係不會逐漸變細 到一過份程度（例如，到一程度該處它們貢獻不必要之下 部空洞側牆之金屬屏蔽）。 在一實施例中，預先清潔製程n 〇可在一濺射蝕刻室完 成。一濺射氣體，較佳一插入氣體諸如氬，可引入室内。 一電槳電力係較佳施加該室之一離子化元件，使足夠離子 化賤射氣體離子。（所產生離子之數量，可經此電力之數 16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 540136 五、發明說明（14) 量來控制。）一偏壓電力可施加於 圖型係飽和，以足夠^ °卩，八上微電子拓樸 樸圖型。(偏壓電力二 度。）經適當地結構這此子接觸拓樸圖型之困難 望之蝕刻率。 一參 使達到一電介質層202所希 現在回頭參考圖1，挪+工4 :智H換IJ倣⑦子拓樸圖型200係較佳在預先清 : 後’轉換爲-潤澄層沉積室(步驟_。微電子 拓樸圖型於預先清潔室及潤澄層沉積室之間，及大致上在 -實施例兩室之間之轉換，係較佳在高眞空(例如，1〇 9 _)下完成。㈣層接著可經離子金屬㈣沉積進入空洞 (步驟130)。 /圖6表示在一潤溼層之離子金屬電漿沉積進入空洞之 後，一微電子拓樸圖型之橫截面圖。潤溼層212係較佳沉 積於殳洞204之側牆208上，及空洞204外側之電介質層202 — 之上表面。此外’潤溼層212係較佳沉積於空洞側牆之錐 形邵件210上。潤溼層212可進一步沉積於微電子拓樸圖型 下邵件201之上表面，該部件係經由空洞（空洞2〇6)曝露。 替代地，如果有任何鋪層已在空洞側牆208及/或210，空 洞底部206，及/或電介質層202之上表面上，則潤溼層212 可替代沉積在那些鋪層上。潤溼層212覆蓋於空洞側牆及 底部之敷層，包括空洞側牆之錐形部件，係較佳概呈平均 的。換言之，潤溼層212較佳在空洞204底部具有一大致上 固定之厚度。也就是，潤溼層212之厚度較佳不會沿著空 洞底部劇烈改變。在一實施例中，潤溼層212之厚度可沿 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —-----^---------^ (請先閱讀背面之注音？事項再填寫本頁) 540136 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（15) 著空洞204底部以少於10%之厚度改變。如上述説明，潤澄 層2 12較佳提供空洞204良好側牆及底部敷層。在一實施例 中，潤溼層212可具有一至少10%之側牆敷層，及更佳爲至 少25%。潤溼層212也可具有一至少50%之底部敷層，及更 佳爲至少60%。 潤澄層2 12係較佳主要地由欽金屬所組成。（如在此所説 明，”主要地”當使用於合成物之名稱如在，，主要地組成"、 π主要地包括，，或”主要包含”時，係意欲指示所參考材料， 在一無論該用詞所關於之一質量基礎上最大單一組件。更 佳地’潤澄層212係由相當純的欽金屬（換言之，潤溼層主 要由鈇所組成）或一高鈦金屬百分比之鈦合金所組成。潤 溼層212係較佳相當地薄，也許5〇〇埃或更少。 圖2表示一離子金屬電漿沉積法13〇可製成於潤溼層沉積 室，以沉積潤溼層212之一構圖。潤溼層沉積室3〇〇可包括 一標乾3—02、一基礎306及一離子化元件310。微電子括樸Ζ 圖型200可於一潤溼層利用室3〇〇之沉積期間，放置一基礎 3〇6上。潤澄層沉積室300係較佳結構，以完成離子金屬^ 聚沉積製程。沉積室300可得到及/或結構爲一多重間室$ 、’充之間立’違系統諸如由（美國加州聖塔克拉拉）應用^ 料公司所出品之Endura PVD 5500。 標靶302係較佳連接於一標靶組件3〇4，其係固定連接於 間1之一頂郅牆面3〇8。標靶302係較佳由一金屬具有如沉 積潤涅層所希望之合成物所組成。較佳地，標靶3〇2係主 要由鈦金屬所組成。更佳地，標靶3〇2係由相當純度之鈦 -18- 本紙張尺錢时 mwkm (CNS)A4 ^ (210 X 297 ) ----------------------訂---------線 (請先閱讀背面之注音？事項再填寫本頁) 54〇136 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（16) 金屬或高鈥百分比合金所組成。標#巴組件304較佳包括許 多相關標靶之結構性及電氣組件。標靶組件304也可包技 磁化元件，及用於操作此磁化元件之機械結構。一標靶電 源供給3 16可操作性地連接於標祀組件3 0 4，使施加電力到 標靶302。標靶電源供給3 16係較佳結構以供給直流電力到 標革巴3 0 2 ’使離子化及吸引濺射氣體原子朝向標把，使得 在處理期間，用於濺射金屬離開標靶。 離子化元件310係較佳配置於標靶302及基礎306之間，及 較佳於金屬離子達到基礎306之前，結構以離子化由標革巴 302濺射之至少一部份之金屬離子。更佳地，離子化元件 310包括一感應線圈，其結構圍繞潤溼層沉積室3〇〇及安裝 接近或在間室之側牆300上。感應線圈可旋轉間室任何次 數。一感應線圈電源供給318可操作連接於感應線圈，用 於施加電力到線圈。感應線圈電源供給3丨8可於處理期^ 間’供％無線電頻率電力到感應線圈。感應線圈電源供給二 318可包括一匹配網路。 基礎306係較佳定位接近於一間室3〇〇之底部，及可適合 於處理期間，支持及保留微電子拓樸圖型2〇〇。基礎3〇6係 較佳結構於一氣體交流方式，以一後側氣體供給324，用 於施加一氣體到微電子拓樸圖型2〇〇之後側。後側氣體供 給324係較佳結構以提供一熱傳導氣體，及更佳爲一插入 氣體諸如氬，到微電子拓樸圖型2〇〇之後側。基礎306可結 構爲一靜電或機械夾盤。基礎偏壓電源供給322係較佳結 構以供給一偏壓電力到基礎3〇6。基礎偏壓電源供給322， -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ----------------------訂---------線 Γ%先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 540136 A7 B7__ 五、發明說明（17 ) 係較佳結構以供給一偏壓電力到基礎306，用於由標靶302 濺射之離子化金屬原子，汲取朝向基礎306，及接著以一 概呈垂直之角度到微電子拓樸圖型200之表面。偏壓電力 係較佳爲交流電。 潤溼層沉積室300可包括一氣體入口 312，其用於容許一 氣體引入到間室。氣體供給可連接到氣體入口 3 12，用於 引入氣體到間室。較佳地，一濺射氣體供給3 14係連接於 氣體入口 312，使引入濺射氣體進入間室300。濺射氣體較 佳包括一插入氣體諸如氬。 氣體出口 313可結構於一間室300之底部，用於在處理期 間排放來自間室之氣體及其它物質。氣體出口 3 13可連接 於一包括一個或多個眞空果浦之抽氣系統（未表示）。眞2 泵浦可結構以產生間室中非常高的眞空位準，可能高達1〇-9 torr ° 在一實施例中，一旦微電子拓樸圖型200係轉換到潤溼層 沉積間室3 0 0，它可定位高於及較佳在基礎3 0 6上。一旦拓 樸圖型係固定於該基礎上，一濺射氣體可由濺射氣體供給 3 14引入間室。濺射氣體係較佳一插入氣體諸如氬。濺射 氣體進入潤溼層沉積室300之流速可依據處理之目標而改 變，濺射氣體進入潤溼層沉積室300之流速係較佳設定在 約6.75-3.25標準立方公分每秒（seem)，更佳約4.5-5.5 seem，最佳地約5 seem。一氣體也可由後側氣體供給324流 到微電子拓樸圖型200之後側。所使用之後側氣體較佳爲 氬。後側氣體流速可約爲15 seem，但可受到處理之考量而 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝—------訂--------- (請先閱讀背面之注意事項再填寫本頁) 540136 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（18) 改變。抽氣系統係較佳驅動，使排放來自間室之氣體及副 產品，以維持間室所需之一眞空位準。 接下來，將足夠 < 電力施加於潤溼層沉積室之各種组 件，以沉積潤澄層212在微電子拓樸圖型2〇〇上。較佳地’， 足夠t直流電力可施加於標靶3〇2，以感應來自標靶濺射 t金屬原子及朝向基礎306。由標靶3〇2所濺射之金屬原 子，較佳王要包括鈦金屬。足夠之無線電頻率電力可施加 於感應線圈310，用於離子化由標靶3〇2所賤射之至少一部 份金屬離子。施加無線電頻率電力到感應線圈31〇，較佳 產生一介質，使成爲包含間室3〇〇内之離子化金屬原子之 鬲密度電漿。一足夠偏壓電力可施加基礎3〇6，以一概呈 垂直之方向，導引金屬離子朝向微電子拓樸2〇〇，及接著 到電介質層202及空洞204。一旦電漿形成，一高電場或自 給偏壓可發展於電漿及微電子拓樸圖型2〇〇之間之邊界層 或屏蔽5電漿屏蔽可加速及視準金屬離子於微電子拓樸^ 型200表面。偏壓施加於基礎3〇6，然後施加於微電子拓樸 2〇〇，能控制電漿屏蔽之電場強度。 無線電頻率施加於感應線圈310之數量，大大地決定濺射 金屬原子所離子化之尺度。一較低無線電頻率電力將離子 化一較小部份之濺射金屬原子；一較高無線電頻率電力將 離子化一較大部份之濺射金屬原子。沒有離子化之濺射金 屬原子係稱爲中性物質，當離子化金屬原子將以一概呈垂 直之方向導引朝向基礎時，有效方向性將大致不會分授到 中性原子。給定離子化金屬原子之垂直導向，及較佳地空 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------------------t--------- (請先閱讀背面之注意事項再填寫本頁) 540136
五、發明說明（19) =側牆208概呈垂直導向，離子化金屬原子沉積於空洞側 (請先閱讀背面之注意事項再填寫本頁) 208<數量’係典型顯著少於沉積於相當平坦之空洞底 # 206 (咼於微電子拓樸圖型下部件201)之數量。然而，多 數之中性原子，將不會撞擊一處於垂直角度之沉積表面， 而如此成沉積於概呈垂直諸如側牆208之表面上。這樣如 果一太南百分比之沉積金屬原子被離子化，將不會得到具 有潤滢層之足夠側牆敷層。較佳地，本製程將結合無線電 頻率電力位準，及其它相關參數，使結構關於不需離子化 太多漱射之金屬原子，其將犧牲良好的側牆敷層，但仍將 離子化足以得到濺射金屬原子之良好底部敷層。 由本製程説明之另一問題，係空洞側牆錐形部件21〇上沉 積金屬之建立。於沉積期間，沉積金屬能累積於空洞側牆 4錐形邵件上，到一該金屬遮蔽（屏蔽）側牆208下部件之 程度。當這情形發生，所沉積之金屬不能達到所屏蔽之側= 牆部件4及這樣這些區域將不會容納足夠敷層。這對於下― 側牆邵件係特別地一問題，其或許也相當類似於所屏蔽之 部件。 經濟部智慧財產局員工消費合作社印製 爲解決這些問題，本方法係較佳結構以沉積金屬原子， 且以足夠之作用力濺射先前所沉積之金屬，由離子撞擊區 域離開。金屬離子於微電子拓樸圖型金屬離子之撞擊能量 係大受基礎偏壓所決定。一較大基礎偏壓將增加離子化金 屬撞擊沉積表面之能量。本製程較佳結合一基礎偏壓，其 結構以沉積金屬原子，而以足夠作用力濺射先前沉積之金 屬，及減少或避免上述討論之問題。此特性容許用於濺射 -22- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印制衣 54〇136 A7 、 '----gz__ ___ 五、發明說明（2〇) ，錐形側牆部件上之超出材料，及如此有助避免空洞側 ^邵件之職。此外，㈣金屬離子可撞擊先前沉積之金 、、、溝槽底4，而以足夠能量再濺射，或"飛濺"該金屬到 :空洞側牆2G8上'然而，基礎偏壓係較佳不要設定太 向，以致濺射離開太多來自接收最大數量直接離子撞擊之 =域（例如，空洞側牆及空洞底部2〇6之錐形部件21〇)之沉 和材料。特別地，基礎偏壓係較佳設定低於一位準，其將 導致在空洞側牆之錐形部件之潤溼層變薄。 本離子金屬電漿沉積製程，較佳另結合一直流電力到標 革巴302，其容許產生於即使一小型且高長寬比之空洞中， 〃、有k良側艢敷層之一潤溼層。施加標乾3〇2之直流電 力，大大地影響標靶的濺射率，及接著影響金屬到基礎 306<沉積率。本製程較佳平衡施加於標靶3〇2之直流電 力，及施加於感應線圈3 1〇之無線電頻率電力，於能夠沉 積/間座1層具有良好側牆敷層之位準。較佳地，在施加於 標靶302之直流電力，及施加於感應線圈31〇之無線電頻率 電力之間之比例係約1·3-5·4 ·· 1，及更佳地比例係約2·2_ 3.3 : 1。最佳地，比例係約2.67 : 1。 在一較佳實施例中，施加於標靶302之直流電力係至少2 千瓦。較佳地，施加於標靶3〇2之直流電力係約2.6-5.4千 瓦，更佳地，約3.6-4.4千瓦，及最佳地約4千瓦。施加於 感應線圈310之無線電頻率電力可少於2.5千瓦。此外，施 加於感應線圈310之無線電頻率電力係較佳約1.〇-2 〇千 瓦，更佳地約1.35-1.65千瓦，及最佳地約ι·5千瓦。施加於 -23- 本紙張尺>5^用^國國家標準（CNS)A4規格（210 x 297公釐） —------^--------- (請先閱讀背面之注意事項再填寫本頁) 540136 A7 五、發明說明（21) ΐ 之Λ?力可在100到200瓦之間。更施-紅 於基礎之偏溪電力係約135到165瓦，及最佳地約15〇瓦。 (請先閱讀背面之注意事項再填寫本頁) 對於所施加電力時間之長詹，女、並e Ί之长度尤其疋，將根據所施加之特 別數量及潤溼層所沉績之厚度。 在一潤澄層212所希望之厚度已製成之後，可終結潤溼層 之沉積。回顧參考圖i，微電子拓樸圖型2〇〇可接著由潤澄 層沉積罜300,轉換到一大型層沉積室（步驟14〇)。再次， 微電子拓樸圖型在間室之間之轉換，係較佳在高眞空下完 成。微電子祐樸圖型係較佳在潤澄層完成之後，立刻轉換 到大型金屬沉積室。在任何例子中，大型金屬層沉積法 150係較佳爲第一金屬沉積製程，其在沉積潤溼層之後， 製成在微電子拓樸圖型上。換言之，當其它處理步驟可製 成於潤溼層沉積，及大型金屬層沉積之間，例如清潔製 程，其間較佳沒有干擾製程於沉積一金屬層之步驟13〇及 150 〇 二 旦在大型金屬層沉積室中，一大型金屬可賤射沉積在 ‘ 2洞内充填空洞。大型金屬層係較佳沉積於潤溼層上。潤 經濟部智慧財產局員工消費合作社印製 座層之沉積係較佳完成於一單沉積室（大型金屬層沉積室） 中’直到空洞係大致上充填。換言之，大型層之沉積係較 佳進行，直到金屬在空洞之橫向邊界内之位準係至少像空 洞頂邵一樣高，即使在空洞之金屬内有空位。此外，大型 金屬層之沉積係不需要連續地（例如，沉積可暫停於某一 點）完成，但較佳爲整個大型金屬層係沉積於一單室中。 大型金屬層也可沉積高於，及較佳在空洞外側潤溼層之上 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 540136 A7 B7 五、發明說明（22 ) j面上 賤射沉積大型金括濺射，— 之全部於一單室内。換言之，大f上大型金屬層 部，使用於形成—大致連型金屬層之全 风大致連$炙金屬化結構（例如，, 連接線及下面插頭於一雙 一相互 沉積於一單室中。在一二屬，構成中）’係較佳濺射 τ 在貫施例中，一大型金屬人、 包括大型金屬層之筐 ^ 王邵可 屬曰 < 罘一冷濺射及第二熱濺射部 何沉積其上之帽端層。 A以及任 大型金屬層之濺射沉積可潛在包括各種濺射製程， ::大型金屬層之該金屬係由一包括標準、视準及離；金 私水〈“乾所賤射。然而，較佳地賤射沉積之完成係你 利用施加直流電力到一標靶，以感應標靶之濺射，而不： 過濾或偏壓濺射原子。大型金屬層係較佳主要由銘金屬所 組成。大型金屬層也可包括預備加強鋁金屬性能之材料， 諸如銅及_j/或;^。 圖7表示在冷濺射沉積該鋪層之第一部件進入空洞之 後，一微電子拓樸圖型2〇〇之橫截面圖。在一較佳實施例 中，大型金屬層之第一部件214可沉積高於，及更佳直接 在潤滢層212上之空洞2〇4内及外側二者。大型金屬層之第 一邵件214 ’係較佳經冷濺射沉積法所沉積，使得立刻在 沉積之後’大型金屬層之第一部件係不能結構以有效地再 流動。換言之，當它可製成後續之再流動，它不能結構或 能夠立刻在沉積之後再流動。在沉積之後，大型金屬層之 第一部件較佳不能充填空洞204。 25- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 訂---- Μ* I I 肅 s'. 經濟部智慧財產局員工消費合作社印製 540136
五、發明說明（23) (請先閱讀背面之注意事項再填寫本頁) —里上表—史直孟I屬—層—之—熱—激—射」疋—積—篆二靡—件 洞204之後，一微電子拓樸圖型2〇〇之橫截面圖。大型金屬 層之第一邵件216可沉積高於，及更佳直接在大型金屬層 之第一邵件214上之空洞内及外側二者。大型金屬層之第 二邵件216，係較佳經熱濺射沉積法所沉積，使得立刻在 沉積4後，大型金屬層之第二部件216係結構以有效地再 流動。換言之，第二部件216係較佳在一足夠高之溫度， 使得它能亙刻在沉積之後再流動。大型金屬層之第二部件 216係較佳沉積，使得它實質上充填該空洞。 第一部件214及第二部件216較佳共同構成大型金屬層 218。（於第一部件214及第二部件216之間圖式中所示之線 條，僅係圖示於該第一部件及該第二部件如所沉積之間之 隔離。它不預備表示這些部件之最後位置，或它預備圖示 在任何最終產品部件之間任何限定之介面。）大型金屬層= 第二邵伟216係較佳沉積，使得至少在大型金屬已停止再― "IU動之後’大型金屬層上表面係較佳概呈平面。 經濟部智慧財產局員工消費合作社印制衣 在一實施例中，其間所沉積之總金屬厚度（包括大型金 屬層之該第一部件，大型金屬層之第二部件，及一第三帽 件）係8000埃，大型金屬層218之第一部件214係較佳約25〇〇 埃之厚度，大型金屬層218之第二部件216係較佳約1500埃 之厚度（留下4000埃用於帽件）。在任何例子中，大型金屬 層218之第一部件214係較佳厚於第二部件216。再者，大 型金屬層218之第一部件214及大型金屬層218之第二部件 216二者，係較佳顯著厚於潤溼層212 (更佳地，至少兩倍 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 540136 A7 B7 五、發明說明（24) 一厚度）。_____ -^----- 圖3表示一大型金屬層沉積室之一構圖，其中大型金屬 層沉積法150可完成以沉積大型金屬層21 8(包括第一大刑 金屬層部件214及第二大型金屬層部件216)。大型金屬^ 沉積室400，可包括一標靶402及一基礎406。微電子拓樸 圖型200可在利用間室400沉積一大型金屬層之期間，配置 在基礎406上。大型金屬層沉積室400，係較佳結構以完成 濺射沉積製程。沉積室400可得到及/或結構爲一多重間室 系統，諸如由（美國加州聖塔克拉拉）應用材料公司所出品 之 Endura PVD 5500之一間室。 標靶402係較佳連接於一標靶組件406，其固定連接於間 室400之一頂部牆面408。標靶402係較佳由一具有如沉積 潤溼層所希望合成物之金屬所組成。較佳地，標乾4〇2係 主要由鋁或一鋁合金所組成。標靶組件404較佳包括許多一 相關於“r乾402之結構性及電氣組件。標革巴組件404也可包~ 括磁化元件及用於操作此磁化元件之機械結構。一標乾電 源供給416可操作性地連接於標乾組件404，使施加電力到 標靶402。標靶電源供給416係較佳結構以供給直流電力到 標乾402，使離子化及吸引濺射氣體原子朝向標靶，使得 在處理期間，用於金屬濺射離開標革巴。 基礎406係較佳定位接近於一間室4〇〇之底部，及較佳適 合於處理期間，支持及保留微電子拓樸圖型2〇〇。基礎4〇6 係較佳結構於一氣體交流方式，以一後側氣體供給424用 於施加一氣體到微電子拓樸圖型200之後側。後側氣體供 -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) > I mm μ· I ms I mm^t a ϋ 經濟部智慧財產局員工消費合作社印製 540136 A7 _____ B7_ 五、發明說明（25) 4-2-4-係:翁會結-構-以—提〜 氣體諸如氬，到微電子拓樸圖型200之後側。基礎406可結 構爲一靜電或機械夾盤。基礎可接地。任選其一地’基礎 406可操作地連接於一交流及直流電源供給。 大型金屬層沉積室可包括一氣體入口 412，其連接於間室 側牆410之一，用以容許氣體引入間室。氣體供給可連接 氣體入口 412，用於引入氣體進入間室。較佳地，一濺射 氣體供給係連接於氣體入口 412 ’用於引入錢射氣體進入 間室400。濺射氣體較佳包括一氣體，諸如氬。 氣體出口 413可結構於一間室400之底部，用於在處理期 間排放來自間室之氣體及其它物質。氣體出口 413可連接 於一包括一個或多個眞空泵浦之抽氣系統（未表示）°眞空 泵浦可結構以產生間室中非常高的眞空位準，可能高達1化9 torr 0 芝 在一赍施例中，一旦微電子拓樸圖型200係轉換到潤溼層一 沉積間室400，它可定位高於，及較佳在基礎406上。大型 金屬層之第一部件214之冷濺射可接著開始。一旦拓樸圖 型200係固定於基礎406上，一濺射氣體可由濺射氣體供給 414引入間室400。濺射氣體係較佳一插入氣體，諸如氬。 濺射氣體進入潤溼層沉積室400之流速可依據處理目標而 改變。濺射氣體進入潤溼層沉積室400之流速，係較佳約 25-55 (seem)，更佳約 35-45 seem，及最佳地約 40 seem。在 大型金屬層之第一部件214之冷濺射期間，後側氣體係較 佳不供給到微電子拓樸圖型200之後側。抽氣系統係較佳 -28- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ··裝-----·——訂---------^91. 經濟部智慧財產局員工消費合作社印製 540136 A7 ------- B7 五、發明說明（2今 —及 j—產士―，I㈣—閭—室— 眞空位準。 接下來’足夠之電力可施加於大型沉積室400之各種組 件，以心積大型沉積層之第一部件2 14在微電子拓樸圖型 200上。較佳地，足夠之直流電力可施加於標靶4〇2，以感 應來自標靶402濺射之金屬原子及朝向基礎4〇6。由基礎所 賤射之金屬原子係較佳主要包括鋁或一鋁合金。在一較佳 貫把例中’於冷錢射沉積期間施加於標革巴402之直流電力 了約6-12千瓦，更佳地約8_ 1 〇千瓦，及最佳地約9千瓦。對 於所施加電力時間之長度，尤其是，將根據所施加之特別 數:T ’及金屬所沉績之厚度。直流電力到標I巴402之供給 可在一實施例中維持約12秒。 在大型金屬層之第一物件214已沉積一所希望厚度之後， 間主4 0 0之 >几積參數可再結構，以開始大型金屬層之第二= 部件216之熱濺射。較佳地，濺射氣體進入間室4〇〇之流-速，係增加到約70-130 seem。更佳地，用於熱濺射製程之 爽射氣體進入間A之流速’係設定在約90-11 〇 seem，及最 佳地在約100 seem。當冷濺射參數變換到熱濺射參數時， 較佳沒有實質上（例如，超過幾秒鐘）濺射氣流之中斷。此 外，一插入氣體後側流動，係較佳由後側氣體供給424開 始。較佳地，約36-44 seem，及較佳約40 seem的氬，係流 到微電子拓樸圖型200之後側。 於熱濺射沉積期間，施加於標乾402之直流電力係較佳減 少來自冷錢射期間所施加之直流電力。於大型金屬層218 -29- ^紙張尺中國國家標準(CNS)A4規格（210 X 297公釐） C請先閱讀背面之注意事項再填寫本頁) _裝·----^---訂--- 經濟部智慧財產局員工消費合作社印製 540136 A7 五、發明說明（2?) 猶I之一直_流雷六 係較佳設定在約260-540瓦，更佳地在約36〇_44〇瓦，了了 佳在約400瓦。當由冷賤射變換到熱踐射時所從事之電= 減少，不會實質上減少施加到標革巴4〇2之電力。熱^ 程條件，係較佳顯著維持比冷錢射製程條件更長之時間。 在-實施例中，熱錢射可維持長達約18〇秒。基礎溫度車* 佳由冷激射增加到熱藏射；較佳地，於熱賤射沉積期間= ，礎溫度係大於300X。如上述所説明，大型金屬層218之 =二部件216，係較佳熱濺射沉積，直到空洞2〇4大致上充 填爲止。 必須瞭解的是’直到在實際製程條件 ，些冷賤射之後之一短時間，熱賤射蝴：= 念（換，沉積金屬始可結合以顯著再流動）。它必須瞭 解’不管所使用之處理條件爲標識"熱"或”冷•，錢射之精確 技術標識，可經-材料行爲，例如立即在沉積後，而決 定。因此，在屬於"熱㈣中"分類之處理製程期間所沉積 砭一邵份材料，實際可爲已"冷"濺射，反之亦然。所以， 當僅參考沉積製程條件，名稱"熱濺射”及"冷濺射”係 爲了便利使用。 ' ' 在一較佳實施例中，一大型金屬層218之帽件（未表示）可 接著沉積於大型金屬層218之第一及第二部件上。帽件係 較佳使用以得到沉積金屬一所希望之完全厚度。大型金屬 層218之帽件可沉積類似於第一部件214之方式，換二之， 大型金屬層218帽件之冷濺射沉積係經利用類似於;來沉 積大型金屬層之第一部件214之處理參數。不論是否使用 -30- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） C請先閱讀背面之注意事項再填寫本頁) ▼裝---— l·---訂----- ΜΨ. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 540136 五、發明說明（％ 鋪！型金屬芦之孚品a 機 學― 型金屬層218、1 所希望平面及/或厚度位準。在大 處理。；如，I二構微電子担樸圖型2〇。可從事進-步 那此上述之方、# 、，，°之附加層水平，可經利用類似於 二 这（万法製成，及如果需要，可採取其它處理步 蘇，以形成一積體電路。 、 . 圖9表π-微電子拓樸圖型之部份橫截面圖，其中一絕 、’彖層係製成於大型全屬展9】s 、’ 人 又土至屬層218上。絕緣層220係較佳由一電 J負材料，諸如一二氧化矽所製成。絕緣層22〇 -電介質材料，用於後續金屬化之位準。替代地，絕= 220可无擔為一耐用層。絕緣層22〇係較佳沉積在大型金屬 f 218上。帽端金屬層（未表示）可定位於大型金屬層218之 第二部件216及一絕緣層220之間。 白於此技藝者將會瞭解，本發明相信能夠提供一方法， 用於製造一金屬化結構，其中一潤溼層係離子金屬電漿沉 積於一足義一電介質層之空洞内，一大型金屬層係接著濺 射沉積於空洞内。習於此技者在看過此敘述之後，將會明 白本發明各種内容之進一步修正及替代實施例。例如，在 此所敘述之製程，係不限定用於形成積體電路，而可使用 於各種產品，其可明白於看過此敘述之習於此技者。此 外，大型金屬層之沉積，可利用未表示於上面敘述之各種 錢射 >几積結構。再者’金屬化結構’可製成於一金屬鑲嵌^ 或非金屬鑲嵌製程。下面所敘述之申請專利範圍，意欲包 含所有這樣之修正及改變，因此，規格及圖式可參考於_ 圖示而非一限制觀念。 -31 - 本紙張尺度剌'巾關家鮮（CNS)A4規格（210 X 297公釐) ^^--------- (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 540136 A BCD 第089丨27709號專利申請案 中文申請專利範圍換替本(92年5月) 申請專利範圍 沙 1. •種用於製造一金屬化結構之方法，包括以下步驟： 離子金屬電漿沉積一潤溼層於一電介質層之空洞内· 施加足夠的偏壓電力以便將該空洞底部的沉積金層噴 濺至該空洞的側壁，其中該施加步驟發生於以離子金 屬沉積該潤澄層的步驟中；及 一 濺射沉積於一單室内，使一大型金屬層之全部沉積於 該潤溼層上。 /'、 2 ·如申請專利範圍第丨項之方法，進一步包括沉積一絕緣 層於大型金屬層上。 3 ·如申請專利範圍第丨項之方法，其中該濺射沉積步驟包 括將大型金屬層濺射沉積於該空洞内，直到該空洞填 滿。 二 /、 4 ·如申請專利範圍第丨項之方法，其中該潤溼層包括鈦 屬。 、’ 5 ·如申請專利範圍第1項之方法，其中拓樸圖型包括：（i) 一低於該電介質之微電子拓樸圖型之下部分，及其中 该離子金屬電漿沉積一潤溼層之步騾包括沉積潤溼層 於艾洞之側牆上，及在一直接位於空洞下方之微電子 拓樸圖型之上表面上。 6 ·如申請專利範圍第i項之方法，其中該離子金屬電漿沉 積一潤溼層之步驟包括把來自一標靶之離子化金屬原 子以一垂直於電介質層之方向導引至該電介質層。 7 ·如申請專利範圍第6項之方法，其中該離子金屬電漿沉 積一潤溼層的步驟包括： 本紙張尺度適用中國國家標準(CNS) A4規格(21〇x297公釐） 540136 A8 B8 C8 D8 六、申請專利範圍 施加一足夠直流電力到一標靶，以引起來自標靶之金 屬原子之濺射並將該濺射朝向位於一微電子拓樸圖型 下方之基台，其中濺射金屬原子包括鈦金屬； 施加一足夠無線電頻率到一於該標靶及該基台之間之 感應線圈，以離子化從標靶所濺射出之金屬離子之一 部份；及 施加該足夠基礎偏壓電力到該基台，使離子化金屬以 正交於該電介質層之方向導向該電介質層。 8 ·如申請專利範圍第6項之方法，其中該空洞包括一通孔 裝 於該電介質層中，及延伸到該拓樸圖型之一導電區 域。 9 ·如申請專利範圍第6項之方法，進一步包括於該離子金 屬電漿沉積步驟前預先清潔該拓樸圖型。 10. 如申請專利範圍第9項之方法，其中該預先清潔步騾包 括去除該電介質層之一上部份，以形成傾斜的空洞側 牆。 線 11. 如申請專利範圍第1項之方法，其中該大型金屬層包括 鋁金屬，及其中該潤溼層包括鈦金屬。 12. —種用於製造一金屬化結構之方法，包括以下步驟： 在一第一沉積室中，離子金屬電漿沉積一基本上含鈦 之潤溼層於位於微電子拓樸圖型上之一電介質層中之 該空洞内； 在一第二沉積室中，以第一溫度濺射沉積一含鋁大型 金屬層之一第一部件於該潤溼層上並與之接觸；及接 -2- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 540136 A8 B8 C8 D8 申請專利範圍 .著 在該第二沉積室中，以第二溫度濺射沉積該大型金屬 層之一第二部件於該空洞内；以及接著 在該第二沉積室中，以第三溫度濺射沉積該大型金屬 層的第三部分於該第二部分上，其中該第三溫度低於 該弟二溫度。 13. 如申請專利範圍第12項之方法，其中該以第一溫度濺 射沉積之步騾包括在該大型金屬層之第一部份沉積之 後不會立刻顯著地再流動該大型金屬層之該第一部份 之條件之下沉積該大型金屬之一第一部份。 14. 如申請專利範圍第12項之方法，其中以該第二溫度濺 射沉積之步騾包括在沉積該大型金屬層之第二部份之 後立刻再流動該大型金屬層之第二部份之條件之下沉 積該大型金屬之一第二部份。 15. 如申請專利範圍第12項之方法，其中以該第一溫度濺 射沉積之步驟包括施加一第一直流電力到該第二沉積 室之一標靶，且其中以該第二溫度該濺射沉積之步驟 包括施加一第二直流電力到標靶，其中該第一直流電 力係大於該第二直流電力。 16. 如申請專利範圍第12項之方法，其中該以第二溫度濺 射熱沉積步驟包括沉積大型金屬層之第二部份於大型 金屬層之第一部份上。 17. 如申請專利範圍第12項之方法，其中該第一溫度濺射 沉積步驟進一步包括沉積大型金屬層之第一部份於該 -3- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 玎 線 A B c D 540136 々、申請專利範圍 潤溼層上，及其中該以第二溫度濺射沉積步驟可將該 空洞填滿。 18. 如申請專利範圍第12項之方法，其中該以第一溫度濺 射沉積步驟係在該離子金屬電漿沉積一潤溼層之後， 所實施之第一沉積製程。 19. 如申請專利範圍第12項之方法，其中該第二溫度高於 該第一溫度。 20. 如申請專利範圍第12項之方法，其中該第三部份包括 5 0 %的大型金屬層。 21. —種金屬化結構，包括： 一潤溼層，在一電介質層中具有一2: 1之長寬比之空 洞底部内，該潤溼層施加在一側牆上，其沿著、10%之空 洞側牆，而且該潤溼層的厚度沿著該空洞底部的變化 少於10% ;及 一含鋁大型金屬層，設在潤溼層上及充填該空洞。 22. 如申請專利範圍第2 1項之金屬化結構，其中該潤溼層 具有一 25%之側牆有潤溼層，及一 60%之空洞底部有底 部潤溼層，及該空洞具有最多0.25微米之一寬度及一 3 : 1之長寬比。 23. —種製造金屬化結構之方法，包括以下步騾： 離子金屬電漿沉積一潤溼層於一拓璞圖案上； 施加氣體至該拓圖案的背面；以及 濺射沉積整個大型金屬層於該潤溼層上。 24. 如申請專利範圍第2 3項之方法，其中該施加步驟發生 -4 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) A B c D 540136 六、申請專利範圍 在該離子金屬電漿沉積該潤溼層期間的一部份時段 中 〇 25. 如申請專利範圍第2 4項之方法，其中該施加步驟包括 在該離子金屬電漿沉積該潤溼層期間施加15 seem的該 氣體。 26. 如申請專利範圍第2 3項之方法，其中該施加步驟發生 在該濺射沉積該大型金屬層期間的一部份時段中。 27. 如申請專利範圍第2 6項之方法，其中該濺射沉積步驟 包括在沒有該施加步騾時以該第一溫度沉積該大型金 屬層的第一部份。 28. 如申請專利範圍第2 6項之方法，其中該濺射沉積步騾 包括以第二溫度沉積該大型金屬層的第二部份，而且 其中該施加步騾包括在該沉積第二部份的期間施加36 seem至44 seem的該氣體。 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
TW089127709A 1999-12-30 2000-12-22 Method for forming a metallization structure in an integrated circuit TW540136B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/476,669 US6969448B1 (en) 1999-12-30 1999-12-30 Method for forming a metallization structure in an integrated circuit

Publications (1)

Publication Number Publication Date
TW540136B true TW540136B (en) 2003-07-01

Family

ID=23892778

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089127709A TW540136B (en) 1999-12-30 2000-12-22 Method for forming a metallization structure in an integrated circuit

Country Status (4)

Country Link
US (1) US6969448B1 (zh)
JP (1) JP2001210647A (zh)
KR (1) KR100748144B1 (zh)
TW (1) TW540136B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752108B2 (ja) 2000-12-08 2011-08-17 ソニー株式会社 半導体装置およびその製造方法
US7781327B1 (en) 2001-03-13 2010-08-24 Novellus Systems, Inc. Resputtering process for eliminating dielectric damage
US8043484B1 (en) 2001-03-13 2011-10-25 Novellus Systems, Inc. Methods and apparatus for resputtering process that improves barrier coverage
US7186648B1 (en) 2001-03-13 2007-03-06 Novellus Systems, Inc. Barrier first method for single damascene trench applications
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US7138719B2 (en) * 2002-08-29 2006-11-21 Micron Technology, Inc. Trench interconnect structure and formation method
US8298933B2 (en) 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
US7842605B1 (en) 2003-04-11 2010-11-30 Novellus Systems, Inc. Atomic layer profiling of diffusion barrier and metal seed layers
DE102004042169B4 (de) * 2004-08-31 2009-08-20 Advanced Micro Devices, Inc., Sunnyvale Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
US7462560B2 (en) * 2005-08-11 2008-12-09 United Microelectronics Corp. Process of physical vapor depositing mirror layer with improved reflectivity
US20070243708A1 (en) * 2006-04-12 2007-10-18 Jens Hahn Manufacturing method for an integrated semiconductor contact structure having an improved aluminum fill
US20070259519A1 (en) * 2006-05-02 2007-11-08 International Business Machines Corporation Interconnect metallization process with 100% or greater step coverage
US7855147B1 (en) 2006-06-22 2010-12-21 Novellus Systems, Inc. Methods and apparatus for engineering an interface between a diffusion barrier layer and a seed layer
US7645696B1 (en) 2006-06-22 2010-01-12 Novellus Systems, Inc. Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer
US7510634B1 (en) 2006-11-10 2009-03-31 Novellus Systems, Inc. Apparatus and methods for deposition and/or etch selectivity
US7682966B1 (en) 2007-02-01 2010-03-23 Novellus Systems, Inc. Multistep method of depositing metal seed layers
US7897516B1 (en) 2007-05-24 2011-03-01 Novellus Systems, Inc. Use of ultra-high magnetic fields in resputter and plasma etching
US7922880B1 (en) 2007-05-24 2011-04-12 Novellus Systems, Inc. Method and apparatus for increasing local plasma density in magnetically confined plasma
US7659197B1 (en) 2007-09-21 2010-02-09 Novellus Systems, Inc. Selective resputtering of metal seed layers
JP2009164510A (ja) * 2008-01-10 2009-07-23 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US8017523B1 (en) 2008-05-16 2011-09-13 Novellus Systems, Inc. Deposition of doped copper seed layers having improved reliability
US20100096253A1 (en) * 2008-10-22 2010-04-22 Applied Materials, Inc Pvd cu seed overhang re-sputtering with enhanced cu ionization
US8003536B2 (en) * 2009-03-18 2011-08-23 International Business Machines Corporation Electromigration resistant aluminum-based metal interconnect structure
US8575000B2 (en) * 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
US9330939B2 (en) * 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
TWI720422B (zh) * 2013-09-27 2021-03-01 美商應用材料股份有限公司 實現無縫鈷間隙填充之方法
CN107164736B (zh) * 2017-05-11 2019-02-19 合肥开泰机电科技有限公司 电场导向下的小孔内壁真空离子镀方法
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10269624B2 (en) * 2017-07-31 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods of forming same
CN111095513B (zh) 2017-08-18 2023-10-31 应用材料公司 高压高温退火腔室
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN117936417A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
WO2019173006A1 (en) 2018-03-09 2019-09-12 Applied Materials, Inc. High pressure annealing process for metal containing materials
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
CN109786240A (zh) * 2019-01-22 2019-05-21 上海华虹宏力半导体制造有限公司 一种金属层的形成方法、半导体器件及其形成方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970176A (en) 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
US5108951A (en) 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US5658828A (en) 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US5108570A (en) 1990-03-30 1992-04-28 Applied Materials, Inc. Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer
US5371042A (en) 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
US5288665A (en) 1992-08-12 1994-02-22 Applied Materials, Inc. Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
US5270255A (en) 1993-01-08 1993-12-14 Chartered Semiconductor Manufacturing Pte, Ltd. Metallization process for good metal step coverage while maintaining useful alignment mark
US5378660A (en) 1993-02-12 1995-01-03 Applied Materials, Inc. Barrier layers and aluminum contacts
US5358616A (en) 1993-02-17 1994-10-25 Ward Michael G Filling of vias and contacts employing an aluminum-germanium alloy
KR960011865B1 (ko) 1993-06-10 1996-09-03 삼성전자 주식회사 반도체 장치의 금속층 형성방법
US5443995A (en) 1993-09-17 1995-08-22 Applied Materials, Inc. Method for metallizing a semiconductor wafer
EP0697730B1 (en) 1994-08-05 1999-11-24 International Business Machines Corporation Method of forming an Al-Ge alloy with WGe polishing stop
US5693564A (en) 1994-12-22 1997-12-02 Intel Corporation Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication
US5600182A (en) 1995-01-24 1997-02-04 Lsi Logic Corporation Barrier metal technology for tungsten plug interconnection
US6238533B1 (en) * 1995-08-07 2001-05-29 Applied Materials, Inc. Integrated PVD system for aluminum hole filling using ionized metal adhesion layer
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
JPH1064908A (ja) 1996-08-13 1998-03-06 Sony Corp 半導体装置の配線形成方法及びスパッタ装置
US5783282A (en) * 1996-10-07 1998-07-21 Micron Technology, Inc. Resputtering to achieve better step coverage of contact holes
US6156645A (en) * 1996-10-25 2000-12-05 Cypress Semiconductor Corporation Method of forming a metal layer on a substrate, including formation of wetting layer at a high temperature
KR100402142B1 (ko) * 1996-11-04 2004-03-09 지멘스 악티엔게젤샤프트 독립적으로제어된3전극을가진에칭챔버
US6080665A (en) 1997-04-11 2000-06-27 Applied Materials, Inc. Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum
US6176983B1 (en) * 1997-09-03 2001-01-23 Vlsi Technology, Inc. Methods of forming a semiconductor device
JP2988455B2 (ja) * 1997-10-15 1999-12-13 日本電気株式会社 プラズマエッチング方法
US5985759A (en) 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
US6177350B1 (en) * 1998-04-14 2001-01-23 Applied Materials, Inc. Method for forming a multilayered aluminum-comprising structure on a substrate

Also Published As

Publication number Publication date
JP2001210647A (ja) 2001-08-03
KR100748144B1 (ko) 2007-08-09
US6969448B1 (en) 2005-11-29
KR20010067391A (ko) 2001-07-12

Similar Documents

Publication Publication Date Title
TW540136B (en) Method for forming a metallization structure in an integrated circuit
TW480532B (en) Sputter magnetron having two rotation diameters
US6045666A (en) Aluminum hole filling method using ionized metal adhesion layer
TW518714B (en) Method of depositing a copper seed layer which promotes improved feature surface coverage
TW469301B (en) Method for forming a multi-layered aluminum-comprising structure on a substrate
TWI440731B (zh) 應用高能脈衝磁管噴濺於三維晶圓封裝中的直通晶矽通孔金屬化
TWI279851B (en) Method and apparatus of distributed plasma processing system for conformal ion stimulated nanoscale deposition process
JP5759891B2 (ja) スパッタリング装置および金属化構造体を製造する方法
TWI254408B (en) Method of forming a dielectric film including an air gap and a low-k dielectric layer, and semiconductor structure
US7659204B2 (en) Oxidized barrier layer
JPH11100668A (ja) 持続セルフスパッタリングリアクタ内のウェーハバイアスリング
JP2008261059A (ja) 半導体基板上の薄膜層のアパーチャのための充填装置
TWI223873B (en) Nitrogen-containing tantalum films
TW200905005A (en) Resputtered copper seed layer
JP2011500967A5 (ja) ３次元半導体パッケージングにおけるＳｉ貫通ビアのメタライゼーションへのＨＩＰＩＭＳの適用
JP2004531053A (ja) 銅バイアにおける高抵抗バリア原子薄層
JP2001068433A (ja) 連続的で塊状化していない種層の障壁層への接着
TWI257645B (en) Barrier metal re-distribution process for resistivity reduction
WO2005067025A1 (ja) 配線構造の形成方法及び半導体装置
JP2001355066A (ja) スパッタ堆積された銅の膜の硬さを増す方法および装置
KR100501460B1 (ko) 이온화된금속으로부터증착된접착층을사용한반도체구조물내의홀충전방법
US20020175420A1 (en) Method of reducing junction spiking through a wall surface of an overetched contact via
JP2005252193A (ja) 配線構造の形成方法及び半導体装置
CN102449741B (zh) 覆膜表面处理方法
Siemroth et al. Metallization of sub-micron trenches and vias with high aspect ratio

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent