JP2001355066A - スパッタ堆積された銅の膜の硬さを増す方法および装置 - Google Patents

スパッタ堆積された銅の膜の硬さを増す方法および装置

Info

Publication number
JP2001355066A
JP2001355066A JP2001109224A JP2001109224A JP2001355066A JP 2001355066 A JP2001355066 A JP 2001355066A JP 2001109224 A JP2001109224 A JP 2001109224A JP 2001109224 A JP2001109224 A JP 2001109224A JP 2001355066 A JP2001355066 A JP 2001355066A
Authority
JP
Japan
Prior art keywords
target
copper
substrate
coil
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001109224A
Other languages
English (en)
Inventor
Vikram Pavate
パヴェイト ヴィクラム
Murali Abburi
アブーリ ムラリ
Murali Narasimhan
ナラシムハン ムラリ
Seshadri Ramaswami
ラマスワミ セシャドリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2001355066A publication Critical patent/JP2001355066A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明は、好ましくはスパッタリングプロセ
スを用いて、基板上に銅の層を形成するための方法およ
び装置を提供する。 【解決手段】 スパッタリングプロセスは、導電性部材
から銅を取り出すために、増大した硬度の導電性部材を
イオンで叩くステップを有する。ターゲット１０５の硬
度は、銅の導電性部材を他の材料で合金化することによ
って、及び/又はその製造プロセス中に、導電性部材の
材料を機械的にワーキングすることに増大され、導電性
材料及び膜の品質を改善する。銅は、マグネシウム、亜
鉛、アルミニウム、鉄、ニッケル、シリコン、及びそれ
らの組合せで合金にされる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上の層の堆積
に関する。特に、本発明は、基板上にドープされた層の
堆積に関する。
【０００２】
【従来の技術】集積回路の設計及び製造において、最近
の１０年間に一貫して、かなり予想のできる進展が見ら
れた。うまくいった進展の１つの鍵は、集積回路（Ｉ
Ｃ）のデバイス及びたの電子デバイス間に導電性通路を
与えるマルチレベルの相互接続技術である。ＩＣの導電
性の通路、またはフィーチャは、一般に水平の相互接続
（ラインとも呼ばれる）及び垂直の相互接続（コンタク
ト又はバイアとも呼ばれる）を有する。現在、サブクォ
ータミクロンの範囲にあるフィーチャの縮小した寸法
は、相互接続のライン間の容量性結合を減少し、又導電
性フィーチャにおける抵抗を減少することの重要性を増
している。
【０００３】アルミニウムは、従来メタライゼーション
に用いられる導電性材料として選ばれていた。しかし、
小さなフィーチャサイズによって、アルミニウムより低
い固有抵抗を有する導電性材料の必要性が起こった。銅
は、低い固有抵抗（アルミニウムの３.１μΩ−ｃｍと
比較して銅は１.７μΩ−ｃｍである）及び高電流を運
ぶ能力を有しているので、銅は、いまやアルミニウムに
置き換わるあるいは補う相互接続材料として考えられて
いる。
【０００４】半導体デバイスの製造に銅を使用すること
は望ましいので、その結果、現在では高い純度の銅のタ
ーゲットをスパッタリングすることが行なわれている。
高純度は、銅の低い固有抵抗が汚染物質によって影響さ
れないことを保証するために、必要であると考えられて
いる。しかし、発明者は、高純度の銅の膜は、エレクト
ロマイグレーション(electromigration)におかされるこ
とを発見した。エレクトロマイグレーションは、電界の
存在下でのイオンの個体拡散と呼ばれる。伝導電子の移
動方向へ伝導電子からの直接的なモメンタムトランスフ
ァ(momentum transfer)の結果として、導電性材料にお
ける原子が移動される。電子の大きなフラックスが金属
格子中の拡散原子と相互作用し、電子の流れの方向にこ
れらの原子を運んでいく。質量あるものの移動は、ある
位置における材料の除去を生じ、そして材料の除去は、
空隙と他の位置における材料の堆積を生じる。結果的
に、エレクトロマイグレーションは、相互接続ラインを
断線することによる欠陥を生む。
【０００５】したがって、エレクトロマイグレーション
の問題を解消する改良された銅ベースのターゲット材料
に対する必要性がある。
【０００６】
【発明の概要】本発明は、一般に、増大した硬さを有す
るターゲット材料を形成するための方法及び装置を提供
する。ターゲット材料はスパッタリングプロセスに対し
て非常に適している。材料の一部が例えば物理気相堆積
（Physical Vapor Deposition:ＰＶＤ）又はイオン化さ
れた金属プラズマ（Ionized Metal Plasma:ＩＭＰ）の
ＰＶＤによって基板上に堆積される。
【０００７】１つの特徴として、本発明は、基板処理チ
ャンバ内にプラズマを発生し、導電性ターゲットから、
約１００と約２５０の間のビッカース硬度(vickers har
dness)を有する材料をスパッタリングし、及び基板上に
スパッタされた材料を堆積するステップを有する、基板
上に層をスパッタリングする方法を提供する。１つの実
施の形態では、ターゲットは、銅、およびマグネシウ
ム、亜鉛、アルミニウム、鉄、ニッケル、シリコン及び
それらの組合せのグループから選択された他の材料を含
む。
【０００８】他の特徴として、増大した硬さを有する導
電性材料が基板上に堆積される。この材料は、少なくと
も銅を有し、及び約１００と約２５０の間のビッカース
硬度を有する。他の実施の形態では、この材料は、マグ
ネシウム、亜鉛、アルミニウム、鉄、ニッケル、シリコ
ン及びそれらの組合せのグループから選択された他の材
料と結合された銅を有する。
【０００９】
【発明の実施の形態】本発明は、好ましくはスパッタリ
ングプロセスを用いて、基板上に銅の層を形成するため
の方法及び装置を提供する。このスパッタリングプロセ
スは、導電性部材から銅を取り出すために、増大した硬
さの導電性部材をイオンで叩くステップを含む。ターゲ
ットの硬度は、導電性部材及び膜の品質を改善するため
に、銅の導電性部材を他の材料と合金にし、及び／又は
その製造中に、導電性部材の材料を機械的にワークする
ことによって増大することができる。ここで“ワークす
る”とは、材料がその品質、例えば硬度に影響を与える
ために処理され、調整され、または加工されるあらゆる
プロセスをいう。実例としては、以下の説明は、基板上
に堆積されるべき材料のバルクを与えるターゲットとし
ての導電性部材に言及する。しかし、導電性部材は、ス
パッタされ、基板上の材料の堆積に寄与するあらゆる要
素である。
【００１０】発明者は、ターゲット材料の品質、例えば
硬度、粒径、結晶の向き等がターゲットのスパッタリン
グ特性ばかりでなくターゲットをスパッタリングするこ
とによって生成される膜の品質に影響することを発見し
た。本発明によれば、このような品質や特性は、ターゲ
ットを製造するために使用される方法及び材料によって
も影響される。例として、堆積された膜の、エレクトロ
マイグレーションの受けやすさを減少することができ
る。さらに、スパッタリング中にターゲット面上のマイ
クロアーク（僅かなアーク）も軽減することができる。
【００１１】固体金属は、一般に１つの連続した結晶構
造より連続した結晶格子の離れた、個々の粒からなって
いる。金属の組成及び形成方法に依存して、これらの粒
は、ミリメータの範囲からミクロンの範囲まで大きさが
変化することができる。小さな粒の大きさを有するター
ゲットを設けることによって、本発明は、エレクトロマ
イグレーション及びマイクロアークの問題を軽減する。
【００１２】ターゲットの表面上のマイクロアーク及び
堆積された材料のエレクトマイグレーションに影響与え
る他のファクタは、粒の結晶の向きである。各々の粒
は、ターゲットのスパッタリング面のような基準面に対
してある特定の方向に向いた結晶格子を有する連続した
結晶である。各々のぶつは互いに独立しているので、各
々の粒の格子は、この面に対してそれ自体の向きを有し
ている。粒の向きがランダムでなく、結晶面が基準面に
対してある方向に整列される傾向がある場合、材料は
“テックスチャ(texture)”を有すると言われる。これ
らのテックスチャは、結晶面に対する方向を規定する標
準のインデックスを用いて示される。例えば、立方体結
晶構造を有する金属、例えば銅から作られたターゲット
は、＜１００＞、＜１１０＞又は他のテックスチャを有
する。展開された正確なテックスチャは、金属の型、及
びターゲットのワーク及び熱処理の履歴に依存する。
【００１３】１つの実施の形態では、ターゲットの硬度
を増すために、銅のターゲットが他の材料と合金（ここ
では「合金」と呼ぶ）にされる。ターゲットは、好まし
くは、銅、及びマグネシウム、亜鉛、アルミニウム、
鉄、ニッケル、シリコン及びそれらの組合せのグループ
から選択された合金から作られる。合金の重量％は、約
０.０１％から約１０％まで、最も好ましくは、約０.０
１％から約５％までである。１つの実施の形態では、タ
ーゲットのビッカース硬度は約１００と約２５０の間で
ある。
【００１４】冶金者に知られた多くのプロセスは、合金
のターゲットを精製するのに適している。例えば、ター
ゲットを形成するために、ターゲットは、キャストさ
れ、冷却される溶融した銅の材料へ合金を一様に混ぜる
ことによって用意される。合金の材料は、溶融した銅へ
加えられるペレットの形状で用意することができる。こ
のような方法で、銅のターゲットを合金化することによ
って、ターゲットの硬度が増すと考えられる。発明者
は、増加した硬度のターゲットが従来の高純度の銅のタ
ーゲットに関連したエレクトロマイグレーションの問題
を軽減することを発見した。さらに、合金材料が銅より
高い固有抵抗を有する場合でさえ、例えばアルミニウム
が銅ターゲットを合金にするために用いられた場合、基
板上に形成された膜の固有抵抗への影響は、銅と合金の
相対的割合のために最小である。
【００１５】本発明の銅−合金ターゲットは、スパッタ
され、基板上に銅合金の膜を形成する。結果として生じ
た膜は、エレクトマイグレーションに対して優れた抵抗
を示す。基板は、その後フィーチャが材料、例えば銅で
充填される電気めっきプロセスを含むいろいろな追加の
プロセスを行なうことができる。結果的に、エレクトロ
マイグレーションに耐える充填材料が作られる。合金材
料は、一般に銅より高い固有抵抗を有していても、ター
ゲットの重量％によって使用された合金の量は、ターゲ
ットにおける銅の重量％と較べて僅かである。したがっ
て、全体の固有抵抗に与える影響は無視できる。ターゲ
ットの製造中に、銅と結合されるべき合金の適切な割合
は、充填されるべきフィーチャの大きさ（ボリューム）
によって決められ、それによって、堆積された材料の固
有抵抗を考慮することなく、十分な合金が充填材料に拡
散されることを保証する。
【００１６】他の実施の形態では、銅のターゲットの硬
度は、冶金的方法によってターゲット材料を機械的にワ
ークすることによって増加される。ターゲットを硬くす
るワークによって、ターゲット材料が比較的硬いターゲ
ットを生成するように変化される。好適な実施の形態で
は、銅−合金のターゲットは約１００と約２５０の間の
ビッカース硬度を有する。実例的には、銅−合金ターゲ
ットを製造する方法は、キャスティング（鋳込み）、フ
ォーミング（成形）、アニーリング、ローリング（圧
延）、フォージング（鍛造）、液体の動的圧縮(Liquid
Dynamic Compaction: LDC)、等チャネル角押しだし(Equ
al Channel Angular Extrusion: ECA)及び冶金において
知られ、又は知られていない他の方法を含む。本発明の
１つの実施の形態は、既知の冶金方法を用いることを意
図しているけれども、これらの方法は、現在まで、銅−
合金ターゲットの硬度を増す目的でそれらの生産には用
いられていない。
【００１７】本発明の銅−合金ターゲットは、あらゆる
スパッタリングチャンバにおいて利用することができ
る。これらのスパッタリングチャンバの１つは、Applie
d Materials, Inc.から利用できるIonized Metal Plasm
a (IMP) VectraTMチャンバである。ＩＭＰプロセスは、
スパッタされたターゲットがイオン化されるようにする
標準のＰＶＤより高い密度のプラズマを与える。イオン
化によって、スパッタされた材料はバイアスされた基板
表面に実質的に垂直な方向に引き付けられ、高アスペク
ト比のフィーチャ内に層を堆積するようにする。
【００１８】図１は、比較的高い密度のプラズマを生成
することができるＩＭＰチャンバ１００、すなわちプロ
セスガス（代表的には、アルゴン）及びスパッタされた
ターゲット材料の両方の十分な割合をイオン化する能力
を有するものの概略断面図である。チャンバ１００は、
側壁１０１、蓋１０２及び底部１０３を含む。蓋１０２
は、堆積されるべきターゲット材料１０５を支持するタ
ーゲットの裏側プレート１０４を含む。
【００１９】チャンバ１００の開口１０８は、基板をチ
ャンバ１００へ引渡し、及びチャンバ１００から取り出
すためにロボット（図示せず）に対してアクセスを与え
る。基板の支持体１１２は、チャンバ内で基板１１０を
支持し、一般には接地されている。基板の支持体１１２
は、基板の支持体１１２及びそこに設けられた基板１１
０を上昇及び下降するリフトモータ１１４上に取り付け
られている。リフトモータ１１８に接続されたリフトプ
レート１１６は、チャンバ１００内に取付けられ、また
基板支持体１１２に取り付けられたピン１２０ａ、１２
０ｂを上昇し、又下降する。ピン１２０ａ、１２０ｂ
は、基板１１０を基板支持体１１２の表面から上昇さ
せ、及び基板支持体の表面へ下降させる。
【００２０】コイル１２２は、基板支持体１１２とター
ゲット１０５の間に取付けられ、チャンバ１００に誘導
的に結合した磁界を与え、ターゲット１０５と基板１１
０の間にプラズマを発生し、維持する助けをする。この
コイル１２２は、ターゲットと基板の間の位置によりス
パッタされ、好ましくは、ターゲット１０５と同じ成分
で作られる。したがって、コイルは、銅、及びマグネシ
ウム、亜鉛、アルミニウム、鉄、ニッケル、シリコン及
びそれらの組合せのグループから選択された合金を有す
る。コイル１２２の合金の％は、所望の層の組成に依存
したターゲット合金の％と比較して変化し、相対的な重
量％を変えることによって経験的に決められる。コイル
１２２に供給される電力は、プラズマの密度を増加する
ために、プラズマに電流を誘起する電磁界をチャンバ１
００内に与え、それにより、スパッタされる材料のイオ
ン化を増大する。その後、イオン化された材料は、基板
１１０に向かって指向され、その上に堆積される。
【００２１】シールド１２４が、チャンバの側壁１０１
をスパッタされる材料からシールドするために、チャン
バ内に設けられる。また、シールド１２４は、コイル支
持体１２６によってコイル１２２を支持する。コイル支
持体１２６はこいる１２２をシールド１２４及びチャン
バ１００から電気的に絶縁し、コイルと同じ材料で作る
ことができる。クランプリング１２８がコイル１２２と
基板支持体１１２の間に取付けられ、基板１１０が処理
位置まで上昇して、クランプリング１２８の下部に係合
したとき、スパッタされる材料から基板の外側エッジと
裏側をシールドする。幾つかのチャンバ構成において
は、基板１１０がシールド１２４の下へ下降して、基板
の移送を可能にしたとき、シールド１２４は、クランプ
リング１２８を支持する。
【００２２】このタイプのスパッタリングチャンバで
は、３つの電源が用いられる。電源１３０は、ＲＦ電源
を用いることができるが、処理ガスがプラズマを形成す
るように、ＤＣ電力をターゲット１０５に供給するのが
好ましい。ターゲットの裏側プレート１０４の後ろに設
けられた磁石１０６ａ、１０６ｂは、ターゲット１０５
付近の電子の密度を増加＿、したがって、ターゲットに
おけるイオン化を増加して、スパッタリング効率を高め
る。磁石１０６ａ、１０６ｂはターゲットの面にほぼ平
行な磁力線を発生し、その周りに、電子がスピン軌道に
トラップされ、スパッタリングするためのガス原子との
衝突、及びガス原子のイオン化の可能性を高める。電源
１３２、好ましくはＲＦ電源は、プラズマ密度と結合
し、プラズマの密度を増加するために、電力をコイル１
２２へ供給する。他の電源１３４、一般的にはＤＣ電源
は、プラズマに対して基板支持体をバイアスし、基板１
１０へ向かうイオン化されたスパッタ材料の指向性の引
力（又は斥力）を与える。
【００２３】処理ガス、例えばアルゴン、ヘリウムのよ
うな不活性ガス、または窒素のような反応性ガスが、そ
れぞれのマスフローコントローラ１４２、１４４によっ
て計測されるガス源１３８、１４０からガス入口１３６
を通ってチャンバへ供給される。真空ポンプ１４６が排
気ポート１４８においてチャンバに接続され、チャンバ
を排気して、チャンバ１００内を所望の圧力に維持す
る。
【００２４】コントローラ１４９は、一般に、電源、リ
フトモータ、ガス注入用のマスフローコントローラ、真
空ポンプ、および他のチャンバと関連した要素等の機能
を制御する。コントローラ１４９は、処理ガスがプラズ
マを形成し、ターゲット材料をスパッタするようにする
ために、ターゲット１０５に結合された電源１３０を制
御する。コントローラ１４９は、プラズマの密度を増加
し、スパッタされた材料をイオン化するために、コイル
１２２に結合された電源１３２を制御する。また、コン
トローラ１４９は、イオン化され、スパッタされた材料
の指向性の引力を基板表面に与えるために電源１３４を
制御する。
【００２５】コントローラ１４９は、好ましくは、中央
処理装置（ＣＰＵ）、メモリ、およびＣＰＵの支持回路
を有する。チャンバの制御を容易にするために、ＣＰＵ
は、いろいろなチャンバとサブプロセッサを制御するた
めに産業的に使用することができる汎用のコンピュータ
プロセッサの如何なる形式のものでもよい。メモリはＣ
ＰＵに接続されている。メモリ、すなわちコンピュータ
読取り可能な媒体は、１以上の容易に利用できるメモ
リ、例えばランダムアクセスメモリ（ＲＡＭ）、リード
オンリメモリ（ＲＯＭ）、フロッピディスクドライブ、
ハードディスク、またはローカルまたはリモートのディ
ジタル記憶装置の他のあらゆる形式のものである。支持
（サポート）回路は、従来の方法でプロセッサを支持す
るためＣＰＵに接続されている。これらの回路は、キャ
ッシュ、電源、クロック回路、入出力回路、及びサブシ
ステム等を含む。堆積プロセスが、一般にソフトウエア
ルーチンとしてメモリに記憶される。このソフトウェア
ルーチンは、コントローラ１４９のＣＰＵによって制御
されるハードウェアから離れて配置されている第２のＣ
ＰＵによって記憶及び／又は実行される。
【００２６】１つの実施の形態において、シード層がタ
ーゲット１０５をスパッタリングすることによって基板
上に堆積される。希ガス、例えば、ヘリウム又はアルゴ
ンが約５ミリトルから約１００ミリトルまで、好ましく
は、約２０ミリトルから約５０ミリトルまでのチャンバ
圧力を生成するのに十分な速度でチャンバへ流される。
電源１３０は、約２００ワット（Ｗ）から約１２ｋＷま
で、好ましくは、約７５０Ｗから３ｋＷまでをターゲッ
ト１０５へ供給する。電源１３２は、約５００Ｗから約
５ｋＷまで、好ましくは、約１.５ｋＷから２.５ｋＷま
でのＡＣ信号をコイル１２２へ供給する。電源１３４
は、約０Ｗから約６００Ｗまで、好ましくは、約３５０
Ｗから５００Ｗまでを、０％から１００％の間、好まし
くは５０％と７５％の間のデューティサイクルで、基板
１１２へ供給する。基板の温度が制御されると、約−５
０℃と約１５０℃、好ましくは、約５０℃以下の表面温
度がシード層の堆積中に処理のために用いられる。スパ
ッタされたターゲットの材料は、基板上に約５００Åか
ら約４０００Åまで、好ましくは約２０００Åの厚さに
堆積される。
【００２７】上記のパラメータは、２００ｍｍの基板上
に層を堆積するために用いられるのが好ましいが、それ
に限定されるものではない。例えば、電力密度は、与え
られた電力範囲から決定され、より大きな基板、例えば
３００ｍｍ基板まで、またはより小さな基板、例えば１
００ｍｍ基板まで適用される。
【００２８】さらに、上述のチャンバは、ＩＭＰチャン
バであるが、他のチャンバを用いることもできる。従っ
て、１つの実施の形態では、ターゲット１０５はＰＶＤ
チャンバ内に設けられる。ある場合には、上述のパラメ
ータは特定のチャンバ形式に依存している。例えば、Ｐ
ＶＤチャンバを用いる１つの実施の形態では、電源１３
０によってターゲット１０５に供給される電力レベルは
約２００Ｗと約１２ｋＷの間である。ＩＭＰチャンバを
利用する実施の形態では、電源１３０によってターゲッ
ト１０５に供給される電力レベルは、約７５０Ｗと約３
ｋＷの間であるのが好ましい。
【００２９】図２は、本発明のプロセスによって形成さ
れた例示的な基板１１０の概略断面図である。誘電体の
層２０４が基板１１０上に堆積され、例えばバイア、コ
ンタクト、トレンチ又はラインのようなフィーチャ２０
０を形成するためにエッチングされる。用語“基板”
は、下にある材料として広く定義され、一連の下にある
層を含むことができる。誘電体の層２０４は、シリコン
ウエハ又は中間レベルの誘電体層上に堆積された事前の
金属誘電体層(pre-metal dielectric layer)である。
【００３０】ライナー層２０６、例えばＴａの層が下に
ある材料との接着を高めるために、転移層として誘電体
層２０４上に堆積され、コンタクト／バイア抵抗を減少
する。このライナー層２０６は、好ましくは、ＩＭＰＰ
ＶＤプロセスを用いて堆積され、又、他のＰＶＤ、例え
ばコリメートされたスパッタリングまたはロングスロー
スのパッタリング、またはＣＶＤのような他の方法をに
よって堆積される。コリメートされたスパッタリング
は、一般に、ターゲットと基板の間にコリメータ（図示
せず）を配置することによって行なわれ、コリメータを
通して斜めに走行するスパッタされた材料をフィルター
する。ロングスロースパッタリングは、一般に、ターゲ
ットと基板の間の空間を増加することによって行なわれ
る。増加された距離によって、基板に到達するスパッタ
された材料が基板面に垂直に指向される可能性を増加す
る。タンタルニトライド（ＴａＮ）のバリア層２０８が
ＰＶＤ、特に高いアスペクト比のフィーチャに対して、
好ましくはＩＭＰＰＶＤを用いてライナー層上に堆積さ
れる。バリア層は、付近の層への、銅の拡散を防止す
る。Ｔａ/ＴａＮが好適であるが、用いることができる
他のライナー及び/又はバリア層は、チタン（Ｔｉ）、
チタンニトライド（ＴｉＮ）、タングステン（Ｗ）、タ
ングステンニトライド（ＷＮ）及び他の耐熱性金属、及
びそれらの窒化相当物である。シード層２１０がＰＶ
Ｄ、好ましくはＩＭＰＰＶＤを用いてＴａＮバリア層２
０８上に堆積される。シード層２１０は、本発明の銅/
銅合金ターゲットをスパッタリングすることによって堆
積される。このシード層２１０は、その後の銅の充填２
１２に対するシード層としてバリア層２０８状に堆積さ
れる。
【００３１】銅の充填２１２は、ＰＶＤ、ＩＭＰ、ＣＶ
Ｄ、電気めっき、無電気堆積、蒸着、または他の既知の
方法によって堆積されることができる。好適には、銅の
充填２１２は電気めっき技術を用いて堆積される。その
後の処理は、化学機械的ポリッシング（ＣＭＰ）による
平坦化、追加層の堆積、エッチング、および基板製造に
既知の他のプロセスを含む。
【００３２】本発明の多くのターゲット材料は、基板１
１０の表面上に形成されたデバイスの動作中、エレクト
ロマイグレーションに対する可能性を減少すると考えら
れる。さらに、経験的な証明は、硬いターゲットがター
ゲットと隣接構造間のアークを減少することにつながる
ことを示唆している。アークは、基板上に堆積されるタ
ーゲット（スプラット）の望ましくない破片をとり、堆
積を汚染する。
【００３３】チャンバおよび他の装置の要素の配列にお
ける変更は可能である。さらに、ここに記載された
“上”、“上部”、“下”、“下部”、“底部”、
“側”のような全ての移動および位置は、ターゲット、
基板およびコイルのような物体の位置に関係している。
したがって、処理装置において基板の望ましい支持を行
なうために、全ての要素に関心を向けることは、本発明
によって意図される。
【００３４】上記の説明は、本発明の好適な実施の形態
にむけられたけれども,本発明の他の、および更なる実
施の形態は、本発明の基本的範囲から逸脱することなく
考えられ、本発明の範囲は、特許請求の範囲によって決
められるべきである。
【図面の簡単な説明】
【図１】ＩＭＰチャンバの概略断面図である。
【図２】基板状に形成されたシード層を有する基板の概
略断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ムラリ アブーリ アメリカ合衆国 カリフォルニア州 95051 サンタ クララ ホームステッド ロード 2851 アパートメント 304 (72)発明者 ムラリ ナラシムハン アメリカ合衆国 カリフォルニア州 95121 サン ホセ シャンゾーン コー ト 2111 (72)発明者 セシャドリ ラマスワミ アメリカ合衆国 カリフォルニア州 95070 サラトガ ホースシュー ドライ ブ 14690 Ｆターム(参考） 4K029 AA06 BA21 BC03 BD02 CA05 DC04 DC39 4M104 BB04 BB17 DD37 DD40 FF16 FF22 HH01 5F033 HH11 HH12 HH18 HH19 HH33 HH34 JJ11 JJ12 JJ18 JJ19 JJ21 JJ32 JJ33 JJ34 NN06 NN07 PP06 PP15 PP21 PP22 PP27

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】基板上に材料を堆積するための装置であっ
    て、（ａ）処理チャンバと、（ｂ）前記処理チャンバ内
    に設けられ、 （ｉ）銅と、 （ii）マグネシウム、亜鉛、アルミニウム、鉄、ニッケ
    ル、シリコンおよびそれらの組合せのグループから選択
    された合金材料と、を有する導電性ターゲットと、を有
    する装置。
  2. 【請求項２】前記合金材料の重量％は、約０.０１％と
    約１０％の間であることを特徴とする請求項１に記載の
    装置。
  3. 【請求項３】更に、約２００Ｗと約１２ｋＷの間の電力
    を供給するために、ターゲットに結合された電源を有す
    ることを特徴とする請求項１に記載の装置。
  4. 【請求項４】更に、ターゲットの近くに設けられたコイ
    ルに結合されたコイルバイアス発生器を有することを特
    徴とする請求項１に記載の装置。
  5. 【請求項５】前記コイルは、銅と、マグネシウム、亜
    鉛、アルミニウム、鉄、ニッケル、シリコンおよびそれ
    らの組合せのグループから選択された材料とを有するこ
    とを特徴とする請求項４に記載の装置。
  6. 【請求項６】前記コイルは、実質的に前記ターゲットと
    同じ材料を有することを特徴とする請求項４に記載の装
    置。
  7. 【請求項７】更に、コントローラを有し、前記コントロ
    ーラは、ターゲットからスパッタされたドープされたタ
    ーゲット材料をイオン化するために、前記コイルバイア
    ス発生器によって、コイルに約５００Ｗと約５０００Ｗ
    の印加を制御するようにプログラムされていることを特
    徴とする請求項４に記載の装置。
  8. 【請求項８】基板上に層をスパッタするための導電性部
    材であって、（ａ）銅と、（ｂ）マグネシウム、亜鉛、
    アルミニウム、鉄、ニッケル、シリコンおよびそれらの
    組合せのグループから選択された合金材料と、を有する
    ことを特徴とする導電性部材。
  9. 【請求項９】前記合金材料の重量％は、約０.０１％と
    約１０％の間であることを特徴とする請求項１に記載の
    装置。
  10. 【請求項１０】前記導電性部材は、コイルが電源に接続
    された場合、電流を維持するのに適したコイルであるこ
    とを特徴とする請求項８に記載の導電性部材。
  11. 【請求項１１】基板上に層をスパッタリングする方法で
    あって、（ａ）基板処理チャンバにプラズマを生成する
    ステップと、（ｂ）導電性ターゲットから材料をスパッ
    タリングするステップと、 前記ターゲットは、 （ｉ）銅と、 （ii）マグネシウム、亜鉛、アルミニウム、鉄、ニッケ
    ル、シリコンおよびそれらの組合せのグループから選択
    された合金材料と、を有し、（ｃ）前記基板上にスパッ
    タされた材料を堆積するステップと、を有することを特
    徴とする方法。
  12. 【請求項１２】更に、電気めっきプロセスによって、基
    板上にスパッタされた材料の少なくとも一部上に銅の層
    を堆積するステップを有することを特徴とする請求項１
    １に記載の方法。
  13. 【請求項１３】更に（ａ）銅と、（ｂ）マグネシウム、
    亜鉛、アルミニウム、鉄、ニッケル、シリコンおよびそ
    れらの組合せのグループから選択された材料とを有する
    コイルから材料をスパッタリングするステップを有する
    ことを特徴とする請求項１１に記載の方法。
JP2001109224A 2000-03-02 2001-03-02 スパッタ堆積された銅の膜の硬さを増す方法および装置 Withdrawn JP2001355066A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/518004 2000-03-02
US09/518,004 US6391163B1 (en) 1999-09-27 2000-03-02 Method of enhancing hardness of sputter deposited copper films

Publications (1)

Publication Number Publication Date
JP2001355066A true JP2001355066A (ja) 2001-12-25

Family

ID=24062133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001109224A Withdrawn JP2001355066A (ja) 2000-03-02 2001-03-02 スパッタ堆積された銅の膜の硬さを増す方法および装置

Country Status (6)

Country Link
US (2) US6391163B1 (ja)
EP (1) EP1130625A2 (ja)
JP (1) JP2001355066A (ja)
KR (1) KR20010087288A (ja)
SG (1) SG85232A1 (ja)
TW (1) TW508662B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348139B1 (en) * 1998-06-17 2002-02-19 Honeywell International Inc. Tantalum-comprising articles
US20040072009A1 (en) * 1999-12-16 2004-04-15 Segal Vladimir M. Copper sputtering targets and methods of forming copper sputtering targets
US6878250B1 (en) * 1999-12-16 2005-04-12 Honeywell International Inc. Sputtering targets formed from cast materials
US6331233B1 (en) * 2000-02-02 2001-12-18 Honeywell International Inc. Tantalum sputtering target with fine grains and uniform texture and method of manufacture
WO2003008656A2 (en) * 2001-07-19 2003-01-30 Honeywell International Inc. Sputtering targets, sputter reactors, methods of forming cast ingots, and methods of forming metallic articles
WO2003064722A1 (fr) * 2002-01-30 2003-08-07 Nikko Materials Company, Limited Cible de pulverisation d'alliage de cuivre et procede de fabrication de cette cible
US20030145681A1 (en) * 2002-02-05 2003-08-07 El-Shall M. Samy Copper and/or zinc alloy nanopowders made by laser vaporization and condensation
US6683425B1 (en) * 2002-02-05 2004-01-27 Novellus Systems, Inc. Null-field magnetron apparatus with essentially flat target
US6958290B2 (en) * 2002-05-03 2005-10-25 Texas Instruments Incorporated Method and apparatus for improving adhesion between layers in integrated devices
WO2004008008A2 (en) * 2002-07-15 2004-01-22 Aviza Technology, Inc. Control of a gaseous environment in a wafer loading chamber
US20060083495A1 (en) * 2002-07-15 2006-04-20 Qiu Taiquing Variable heater element for low to high temperature ranges
US20070243317A1 (en) * 2002-07-15 2007-10-18 Du Bois Dale R Thermal Processing System and Configurable Vertical Chamber
US20040162029A1 (en) * 2002-07-17 2004-08-19 Jeff Grady Audio player assembly comprising an MP3 player
JP4794802B2 (ja) * 2002-11-21 2011-10-19 Ｊｘ日鉱日石金属株式会社 銅合金スパッタリングターゲット及び半導体素子配線
KR100700885B1 (ko) * 2003-03-17 2007-03-29 닛코킨조쿠 가부시키가이샤 동합금 스퍼터링 타겟트 및 그 제조방법 과 반도체 소자배선
US7294574B2 (en) * 2004-08-09 2007-11-13 Applied Materials, Inc. Sputter deposition and etching of metallization seed layer for overhang and sidewall improvement
CN100451161C (zh) * 2005-09-07 2009-01-14 铼宝科技股份有限公司 导电薄膜或其保护层用的合金靶材及其制造方法
US8691867B2 (en) * 2005-12-19 2014-04-08 Janssen Pharmaceutica Nv Use of benzo-fused heterocycle sulfamide derivatives for the treatment of substance abuse and addiction
US20070251818A1 (en) * 2006-05-01 2007-11-01 Wuwen Yi Copper physical vapor deposition targets and methods of making copper physical vapor deposition targets
JP5420328B2 (ja) * 2008-08-01 2014-02-19 三菱マテリアル株式会社 フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット
CN104694888B (zh) * 2013-12-09 2017-05-10 有研亿金新材料股份有限公司 一种高纯铜靶材的制备方法
US9962914B2 (en) 2016-01-21 2018-05-08 King Abdulaziz University Method for transferring a large-area graphene sheet
CN112410742A (zh) * 2020-10-30 2021-02-26 东莞市烽元科技有限公司 一种在Al2O3陶瓷基体表面磁控溅射镀纳米级铜膜的方法
CN112680626B (zh) * 2020-12-09 2022-12-02 爱发科电子材料（苏州）有限公司 一种集成电路用铜铝硅合金靶材的制备工艺
CN115233157A (zh) * 2022-06-14 2022-10-25 沈阳大学 一种锌及锌合金表面磁控溅射制备铜薄膜方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE299234C (ja) *
US4094761A (en) 1977-07-25 1978-06-13 Motorola, Inc. Magnetion sputtering of ferromagnetic material
DE3142541C2 (de) 1981-10-27 1986-07-31 Demetron Gesellschaft für Elektronik-Werkstoffe mbH, 6540 Hanau Mehrstofflegierung für Targets von Katodenzerstäubungsanlagen
US4620872A (en) 1984-10-18 1986-11-04 Mitsubishi Kinzoku Kabushiki Kaisha Composite target material and process for producing the same
FR2601175B1 (fr) 1986-04-04 1993-11-12 Seiko Epson Corp Cible de pulverisation cathodique et support d'enregistrement utilisant une telle cible.
DE3631830A1 (de) 1986-09-19 1988-03-31 Demetron Mehrstofflegierung fuer targets von kathodenzerstaeubungsanlagen und deren verwendung
US4885029A (en) 1987-03-09 1989-12-05 Scm Metal Products, Inc. Thin section dispersion strengthened copper body and method of making same
JP2602276B2 (ja) * 1987-06-30 1997-04-23 株式会社日立製作所 スパツタリング方法とその装置
JP2511289B2 (ja) * 1988-03-30 1996-06-26 株式会社日立製作所 半導体装置
JPH03289156A (ja) 1990-04-06 1991-12-19 Hitachi Ltd 半導体装置およびその製造方法
US5039570A (en) 1990-04-12 1991-08-13 Planar Circuit Technologies, Inc. Resistive laminate for printed circuit boards, method and apparatus for forming the same
US5178739A (en) * 1990-10-31 1993-01-12 International Business Machines Corporation Apparatus for depositing material into high aspect ratio holes
US5130274A (en) * 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
FR2698882B1 (fr) 1992-12-04 1995-02-03 Castolin Sa Procédé pour former un revêtement protecteur sur un substrat.
JPH06177117A (ja) * 1992-12-07 1994-06-24 Japan Energy Corp スパッタターゲットとこれを使用する半導体装置の製造方法
EP0601509A1 (en) * 1992-12-07 1994-06-15 Nikko Kyodo Co., Ltd. Semiconductor devices and method of manufacturing the same
US5330629A (en) 1992-12-15 1994-07-19 At&T Bell Laboratories Method for depositing aluminum layers on insulating oxide substrates
US5551970A (en) 1993-08-17 1996-09-03 Otd Products L.L.C. Dispersion strengthened copper
US5590389A (en) 1994-12-23 1996-12-31 Johnson Matthey Electronics, Inc. Sputtering target with ultra-fine, oriented grains and method of making same
US5685491A (en) 1995-01-11 1997-11-11 Amtx, Inc. Electroformed multilayer spray director and a process for the preparation thereof
US5599740A (en) 1995-11-16 1997-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Deposit-etch-deposit ozone/teos insulator layer method
JPH09199976A (ja) * 1996-01-18 1997-07-31 Hitachi Ltd 弾性表面波素子電極
US5997699A (en) * 1996-04-08 1999-12-07 Micron Technology Inc. Insitu faceting during deposition
US5693565A (en) 1996-07-15 1997-12-02 Dow Corning Corporation Semiconductor chips suitable for known good die testing
US5686335A (en) 1996-07-22 1997-11-11 Taiwan Semiconductor Manufacturing Company, Ltd Method of making high-performance and reliable thin film transistor (TFT) using plasma hydrogenation with a metal shield on the TFT channel
US5803342A (en) 1996-12-26 1998-09-08 Johnson Matthey Electronics, Inc. Method of making high purity copper sputtering targets
US5801100A (en) 1997-03-07 1998-09-01 Industrial Technology Research Institute Electroless copper plating method for forming integrated circuit structures
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
JP3616724B2 (ja) * 1997-09-25 2005-02-02 アルプス電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20020088716A1 (en) 2002-07-11
SG85232A1 (en) 2001-12-19
US6391163B1 (en) 2002-05-21
TW508662B (en) 2002-11-01
EP1130625A2 (en) 2001-09-05
KR20010087288A (ko) 2001-09-15

Similar Documents

Publication Publication Date Title
JP2001355066A (ja) スパッタ堆積された銅の膜の硬さを増す方法および装置
US6432819B1 (en) Method and apparatus of forming a sputtered doped seed layer
KR101031617B1 (ko) 웨이퍼를 바이어스하면서 알루미늄을 스퍼터링하는 방법 및장치
US7659197B1 (en) Selective resputtering of metal seed layers
US7964504B1 (en) PVD-based metallization methods for fabrication of interconnections in semiconductor devices
US6627542B1 (en) Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
US6387805B2 (en) Copper alloy seed layer for copper metallization
US8449731B1 (en) Method and apparatus for increasing local plasma density in magnetically confined plasma
US8298936B1 (en) Multistep method of depositing metal seed layers
US20060251872A1 (en) Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof
US7745332B1 (en) PVD-based metallization methods for fabrication of interconnections in semiconductor devices
TW546393B (en) PVD-IMP tungsten and tungsten nitride as a liner, barrier and/or seed layer for tungsten, aluminum and copper applications
US7897516B1 (en) Use of ultra-high magnetic fields in resputter and plasma etching
US7704886B2 (en) Multi-step Cu seed layer formation for improving sidewall coverage
JP2001140065A (ja) 薄膜内粒子性能を改善したイオン化金属プラズマ銅蒸着
WO2008027186A2 (en) Integrated process for sputter deposition of a conductive barrier layer, especially an alloy of ruthenium and tantalum, underlying copper or copper alloy seed layer
WO2001061728A1 (en) Method and apparatus for plasma deposition
JP2001214264A (ja) スパッタ堆積用コイル
WO2001091181A2 (en) Liner materials
US20020093101A1 (en) Method of metallization using a nickel-vanadium layer
US7807568B2 (en) Methods for reducing damage to substrate layers in deposition processes
TW200935557A (en) In situ cu seed layer formation for improving sidewall coverage
US20080156636A1 (en) Homogeneous Copper Interconnects for BEOL
KR20220119137A (ko) 제어 냉각을 이용하여 pvd(physical vapor deposition)에 의해 알루미늄을 증착하기 위한 방법들 및 장치
JP2000306862A (ja) コンタクトホール側壁段階式被覆方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513