JPH03289156A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、Ｃｕ配線もしくはＣｕ合金配線を備えた半導
体装置の構造及び製造方法に関する。

【従来の技術】

半導体装置の微細化、高集積化に伴い、電気抵抗が低く
耐エレクトロマイグレーション性に優れた配線材料が求
められている。ＣｕもしくはＣｕを主成分とする合金や
化合物を含む配線（以下、Ｃｕ配線と呼ぶ）は、この２
点を満足する有力な材料であるものの、拡散によってＳ
ｉ基板に到達するとｐｎ接合のリーク電流を増大させる
等の障害を引き起こすことが知られている。そこで、Ｃ
ｕ配線を備えた半導体装置を実現するためのにはＣｕ配
線層とＳｉ基板の間にもしくはＣｕ配線の表面等にＣｕ
の拡散を阻止する層を設け、Ｃｕによる汚染を防ぐ必要
があると考えられる。 従来、半導体装置の中でも特にＳｉに接続される電極部
分については多くの報告が行われており、主としてＡ１
合金を用いた配線に対しては、バリア金属としてＴｉＮ
やＭＯ等の配線本体と反応しにくい高融点材料が有効で
あることが明らかにされている。これらはＣｕ配線に対
しである程度の効果が期待できる。しかしながら、バリ
ア金属で被覆されてぃないＣｕ配線側面から絶縁膜を通
ってＳｉ基板に到る汚染経路について検討した例は少な
く、大きな課題として残されている。 従来、熱酸化膜（ｔｈｅｒｍａｌ−５ｉｎ□）中及び窒
化膜（ＳｉＮ）中のＣｕの拡散について検討した例とし
て、「プロシーディングズ　シックスス　インタナショ
ナル　ブイエルニスアイ　マルチレベル　インクコネク
ション　カンファレンス　１９８９年、６月Ｐｒｏｃｅ
ｅｄｉｎｇｓ　６ｔｈ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　
ＶＬＳＩ　ＭｕｌｔｉｌｅｖｅＩ　Ｉｎｔｅｒｃｏｎｎ
ｅｃｔｉｏｎ　Ｃｏｎｆｅｒｅｎｃｅ、　Ｊｕｎｅ　１
２−１３．１９８９、　ＰＰ、２５８−２６４Ｊが知ら
れている。

【発明が解決しようとする課題】

上記文献では、現行の配線形成工程の標準的な熱処理に
相当する温度で熱酸化（ｔｈｅｒｍａｌ−）ＳｉＯ□中
をＣｕが速やかに拡散し、Ｓｉ基板まで到達することと
、ＳｉＮ膜や５ｉＯＮ膜はＣｕの拡散阻止に効果がある
ことが報告されている。ＳｉＮもしくは５ｉＯＮ膜は多
くの汚染物質に対するバリア性を有する材料として知ら
れている。ただし、ＳｉＮ膜（もしくは５ｉＯＮ膜）は
、応力が高く厚膜化できないことや比誘電率がＳｉＯ□
よりも高い、さらには低温で形成された膜には多量の水
素が含まれているために基板の素子信頼性を低下させる
。等の欠点もあるため、半導体装置の眉間絶縁膜として
はＳｉＮよりＳｉＯ□系の方が望ましい。少なくとも層
間絶縁膜としてＳｉＮ膜を用いる場合には、　ＳｉＮ膜
単独ではなく、ＳｉＯ２系絶縁膜との積層構造とする可
能性の方が高いと考えられる。 一方、Ｃｕ汚染の防止はＣｕ配線の表面全てをバリア金
属で被覆する方法によって原理的には解決できるが、下
地の平坦度に起因するプロセス的制約や抵抗率の高いバ
リア金属の占有面積の増加による断面積当たりの抵抗増
加等の問題のため、現実的には絶縁膜側で対処する方が
容易である。しかし、高温（２５００℃）で形成された
ＳｉＮもしくは５ｉＯＮ膜を除き、Ｃｕに対するバリア
性を有する絶縁膜等は知られていなかった。 本発明の目的は、Ｃｕ配線を適用する場合の層間絶縁膜
として、Ｃｕの拡散阻止と共に、低誘電率、高絶縁耐圧
、低応力で微細加工性に優れ、しかも下地段差が存在す
るところでも平坦化が容易にできる等の好特性を備えた
＃４Ａ縁膜材料を提供することにある。 ［課題を解決するための手段） 上記目的は、ＰもしくはＡｓを含有するＭ縁膜でＣｕ配
線を被覆することによって遠戚される。検討の結果、上
記絶縁膜として化学気相成長法（ＣＶＤ法）で形成した
リンガラス（ＰＳＧ　：　Ｐｈｏｓｐｈｏｓｉｌｉｃａ
ｔｅ　Ｇｌａｓｓ）が最も適することがわかった。汚染
防止用Ｍｅ膜としてＰ含有量がＩ　Ｘ　１０”ａｔｏｍ
／ｃｍ２（Ｐ濃度が０．１ｍｏ１％でかつ厚さが５０ｎ
ｍのＰＳＧ膜に相当）以上のＰＳＧ膜を用いると、６０
０℃の熱処理に対して少なくとも８時間以上Ｃｕの拡散
を阻止できることが実験から明らかとなった。また、通
常の熱酸化膜でもＩ　Ｘ　１０”ａｔｏｍ／ｃｍ２以上
Ｐをイオン注入することで、ＣＶＤ法と同じ性能の拡散
阻止膜が作成できる。別の手段として、拡散によってＰ
を熱酸化膜中へ導入することもできる。また、　ＰＯＣ
ｌ３等のＰを含む気体を含有する雰囲気中で熱処理を施
してもよい。 あるいは、Ｐを含有する塗布絶縁膜を用いてもよい。な
お、５ｉ０２等の絶縁膜中にＰやＡｓを含有させると何
故バリア性が向上するか機構はまだ明らかではない。 上記方法により基本的にはＣｕ汚染が防止できるが、万
−ＰＳＧＩＩにピンホールが存在すると、そこからＣｕ
が侵入しＳｉ基板を汚染する。特に、ＣＶＤ法で形成し
たＰＳＧ膜では、異物付着により発生したピンホールが
原因と思われるＣｕの微小析出がＳｉ基板内にａｍされ
る場合がある。そこでＣＶＤ−ＰＳＧ膜のピンホールを
修復するため、Ｐのイオン打近みやＰを含む気体を含有
する雰囲気中の熱処理を後処理として加える方法も有効
である。 実際の半導体装置では、基板表面にリソグラフィー工程
の位置あわせのための溝パターンやチップに分割するた
めのスクライブ領域が存在する。 従来のプロセスでは配線層形成途中でＳｉ基板や熱酸化
膜が露出しても問題はなかったが、Ｃｕ配線を備えた半
導体装置においては、この様な基板が露出したスクライ
ブ領域から素子にまで汚染が浸透する場合が多い。本発
明者等の発見によれば、Ｃｕ被着前に基板表面の熱酸化
膜をＰＳＧ膜もしくはＰ含有拡散阻止膜で完全に被覆し
く接続孔部はバリア金属で被覆）、３００℃以上の熱処
理を必要としなくなるまで熱酸化膜を露出させないよう
な配慮が必要である。　以上述べた点を考慮した結果、
Ｃｕ汚染による半導体装置の特性劣化が防止できる。 以上Ｐの効果について述べたが、Ｐと同じＶ族に属する
ＡｓについてもＣｕの拡散阻止効果が認められる。 ［作用］ 絶縁膜中に存在するＰもしくはＰｒ！ａ化物とＣｕイオ
ンとの間に静電引力が働きＣｕイオンが捕獲されるもの
と推測されるが、機構については殆ど解明できていない
。

【実施例］ （実施例１） 第１図を用いて説明する。Ｓｉ基板１０（ＣＺ法による
Ｐ型基板５而方位（１００）　、抵抗率１０Ω”ａｍ）
を８０℃に加熱したアンモニア水／過酸化水素水混合溶
液で洗浄した後、さらにフッ化水素水溶液で洗浄した。 次に、同３１基板を０□雰囲気中１０００℃で酸化して
厚さ２３ｎｍの熱酸化膜１１を形成した後、Ｐ濃度の異
なる（０．１．０，５．１２．１．４．４．Ｏｍｏ１％
）厚さ１００ｎｍのＰＳＧ膜１２を化学気相成長法（Ｃ
ＶＤ法）により基板温度４００℃で堆積した。次にこの
基板をＮ２中９００℃で２０分間熱処理した。このよう
にして形成した基板上に厚さ５００ｎｍのＣｕ膜１３を
電子線加熱蒸着した後、１（２雰囲気で１時間熱処理し
た。 熱処理後Ｃｕ膜１３は硝酸水溶液で除去した。Ｃｕの拡
散阻止効果は、マイクロ波検出光導電率減衰法で測定さ
れる電子のライフタイムを指標として評価した。ｐｎ接
合のリーク電流は同ライフタイムに反比例するので、本
評価方法は極めて現実的なものである。結果として第２
図が得られた。すなわち、ＰＳＧ膜１膜中２中濃度が０
．１ｍｏ１％以上でＣｕの拡散阻止効果が認められた。 （実施例２） 実施例１の結果に基づき、第３図の半導体装置を以下の
ようにして作成した。まず、選択酸化法によりＰ型Ｓｉ
基板３０上に素子分離用絶縁膜３１を形成した後、イオ
ン注入法を用いてｎ型拡散層３２を形成した。第１の絶
縁膜３３として膜厚０．３μｍ、　Ｂ１１１度１、Ｏｍ
ｏ１％、Ｐ濃度４．０ｍｏ１％のホウ素−リンガラス膜
（ＢＰＳＧ膜）をＣＶＤ法で形成した。形成後、第１の
絶縁膜３３を窒素中８５０℃で２０分熱処理した。その
上に厚さｌｏＯｎｍのＴｉＮ膜よりなる第１のバリア金
属膜３４と厚さ５００ｎｍの第１のＣｕ膜３５をスパッ
タ法で形成し、ＢＣＩ、でドライエツチングしてＣｕ／
ＴｉＮ配線とした。 第２の絶ａ膜３６として膜厚０．５μｍ、　Ｐ′ａ度１
．２ｍｏ１％のＰＳＧ膜をＣＶＤ法で形成した。その上
に厚さ１１００ｎのＴｉＮ膜よりなる第２のバリア金属
膜３７と厚さ１１０００ｎの第２のＣｕ膜３８をスパッ
タ法で形成し、ＢＣＩ、でドライエツチングしてＣｕ／
ＴｉＮ配線とした。第３のＩＩ！縁膜３９として膜厚１
，０μｍ、　Ｐ濃度１、２ｍｏ１％のＰＳＧ膜をＣＶＤ
法で形成した。 上記ｎ型拡散層３２と基板３０とで構成されるｐｎ接合
のリーク電流を測定したところ、Ａ　１−３ｉ電極のＰ
ｎ接合リーク電流との差は見られなかった。 （実施例３） 第３図の半導体装置におけるＰ含有絶縁膜３３を以下の
方法で形成した。熱酸化膜３１上に第１の絶縁膜３３と
してスパッタ法で厚さ０．５μｍのＳｉＯ□膜を堆積し
、次にＰを６．４　Ｘ　１０”ａｔｏｍ／ａｍ”の密度
でイオン注入した。その上にＴｉＮ膜３膜製膜製４リア
るＣｕ配線３５を形威した。 また、スパッタ５ｉｎ２膜の代わりにプラズマＣＶＤ法
で形成した５ｉｎ２膜もしくはＳｉＮ膜、５ｉＯＮ膜に
Ｐをイオン注入して第１の絶縁膜３３を形成した半導体
装置も作成した。 （実施例４） 第３図の半導体装置における第１の絶縁膜３３を以下の
方法で形成した。熱酸化膜３１上にスパッタ法で厚さ１
１００ｎのＳｉｎ□膜３３全３３全３３にＰＯＣＩ、蒸
気を含む雰囲気中９００℃で２０分間熱処理した。 （実施例５） 第４図の半導体装置ではＰ含有Ｍ縁膜を含む多層構造の
絶縁膜を用いた。熱酸化膜４１上にＣＶＤ法でＰを含ま
ない厚さ０．３μｍのＳｉＯ□膜からなる第１の絶縁膜
４２を堆積した後、４ｍ０１％のＰを含有するシリコー
ン樹脂を膜厚０．２μｍ塗布し２００℃で３０分と４５
０℃で３０分の熱処理を施こして硬化させ第２の絶縁膜
４３とした。さらにＣＶＤ法でＰを含まない厚さ０．３
μｍの５ｉｎ２膜からなる第３の絶縁膜４４を堆積した
。その上にＣｕ膜４５を形威した。この半導体基板には
幅１μｍ、深さ１．５μｍの溝（Ｔ領域）が存在したが
１図のようにＰを含有するシリコーン樹脂が完全に埋め
込まれ、この部分からの汚染も防止できた。 また、第３の絶縁膜４４をプラズマＣＶＤ法で形成した
厚さ０．２μｍのＳｉＮに置き換えた半導体装置も作成
した。 （実施例６） 第３図の半導体装置を作成する場合、配線層を全て形威
し終えた後で熱酸化膜３１の界面準位を減少させるため
の４５０℃のＨ２アニールを施してから、チップ分割の
ためのスクライブ領域（Ｓ領域）の熱酸化膜３１及び＃
＠縁膜３３，３６，３９をＨＦバッファ溶液（ＨＦ／Ｎ
Ｈ４Ｆ＝　１　：　６）でエツチングした。 ここでは、Ｓ領域の絶縁膜を一度にエッヂング除去した
が、４５０℃のＨ２アニールまで熱酸化膜３１が露出し
ないようＰＳＧからなる第１の絶縁膜３３でＳ領域が被
覆されているのであればＣｕ配線より上層のＳ領域のｖ
ｉａｍ膜３６、３９を工程途中で開孔してもよい。 （実施例７） 本実施例ではＡｓ含有８１０２　（ＡＳＧと酩す）を用
いて第３図の半導体装置を作成した。Ａｓ含有絶縁膜３
３として膜厚０．５　μｍ、　Ａｓ濃度２．０ＩＩｌｏ
１％（７）ＡＳＧ膜をＣＶ［ｌ法で形威した。ｐｎ接合
でリーク電流を比較したが、Ａｌ−５ｉ電極のｐｎ接合
リーク電流との差は見られなかった。 （実施例８） 本実施例では、ポリ５ｉｒｉ！、線の上層にＣｕ配線を
設けた半導体装置の作成手順を第５図を用いて説明する
。まず、選択酸化法によりＰ型Ｓｉ基板５０上に素子分
離用絶縁膜５１を形成した後、イオン注入法を用いてｎ
型拡散層５２を形威した。第１の＃Ｉ！Ｉ縁膜５３とし
て不純物を含まない膜厚０，３μｍのＳｉＯ□膜をＣＶ
Ｄ法で形成した。形成後、第１の絶縁膜５３を窒素中８
５０℃で２０分熱処理した。その上にＰをＩ　Ｘ　１０
”ａｔ。 ｍ／ｃｍ３含む厚さ３００ｎｍのポリＳｉ膜５４をＣＶ
Ｄ法で形成し、ＣＦ４でドライエツチングして第１のポ
リＳｉ配線とした。第２の絶縁膜５５として膜厚０．５
μｍ、　Ｐ濃度１．２１１１ｏ１％（１’）ＰＳＧ膜を
ＣｖＤ法テ形成シタ。ソノ上層、厚さ５００ｎｍのＰを
Ｉ　Ｘ　１０”ａｔｏｍ／ｃｍ３含むポリＳｉ膜５６を
ＣＶＤ法で形威し、　ＣＦ４でドライエツチングして第
２のポリＳｉ配線とした。その上に第３の絶縁膜５７と
して膜厚０．５μｍ、　Ｐ濃度１、２ｍｏ１％のＰＳＧ
膜をＣＶＤ法で形成した。その上に厚さ１１００ｎのＴ
ｉＮ膜よりなる第１のバリア金属膜５８と、厚さ１１０
００ｎの第１のＣｕ膜５９をスパッタ法で形成し、ＢＣ
Ｉ、でドライエツチングしてＣｕ／ＴｉＮ配線とした。 本実施例の半導体装置では、ポリＳｉ膜とＰＳＧ膜の両
方がＣｕを捕捉する能力があるので、リーク電流が極め
て小さい。 なお、以上の実施例では半導体基板として５１基板を用
いた場合についてのみ述べた。しかし、　Ｇａ、Ａｓ、
　Ｇｅ等からなる化合物半導体基板に対しても、Ｃｕ汚
染が有害であることが知られており、この対策としても
本発明が有効であることは言うまでもない。 【発明の効果】 半導体装置の配線工程にプラズマ処理を用いる場合、工
程の最後に５ｕｎ２／Ｓｉ界面の準位を減少させるため
に３００〜５００℃程度の熱処理が必要である。 本発明によれば、Ｃｕで配線した半導体装置であっても
素子特性を劣化させることなくこれら３００〜６００℃
の熱処理を施すことができる。

【図面の簡単な説明】

第１図はＣｕによる汚染が電子のライフタイムに及ぼす
影響を評価するための試料断面図、第２図はＰＳＧ中の
Ｐ濃度とＳｉ基板中の電子のライフタイムとの関係を示
す測定図、第３図、第４図および第５図は本発明の実施
例になる半導体装置の断面図である。 符号の説明 １０・・・シリコン基板　　　　１１・・熱酸化膜１２
　・ＰＳＧ膜　　　　　　　　１３−　Ｃｕ膜３０・・
・シリコン基板　　　　３１・・・熱酸化膜３２・・・
ｎ型拡散層　　　　　３３・・・第１の絶縁膜３４・・
・第１のバリア膜　　　３５・・・第１のＣｕ膜３６・
・・第２の絶縁膜　　　　３７・・第２のバリア膜３８
・・・第２のＣｕ膜 ４０・・・シリコン基板 ４２・・・第１の絶縁膜 ４４・・・第３の絶縁膜 ５０・・・シリコン基板 ５２・・・ｎ型拡散層 ５４・・・第１のポリＳｉ膜 ５６・・・第２のポリＳｉ膜 ３９・・・第３の絶縁膜 ４１・・・熱酸化膜 ４３・・・第２の絶縁膜 ４５・・・Ｃｕ膜 ５１・・・熱酸化膜 ５３・・・第１の絶縁膜 ５５・・・第２の絶縁膜 ５７・・・第３の絶縁膜 竿 ！ 図 第 ４　図 ＰＳ（Ｔ　ＣＰ）Ｐ　’４．１１ｔ　（ｍｏｌ　、％）
第 ５　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板もしくは配線基板上のＣｕ、もしくはＣ
   ｕを主成分とする合金もしくは化合物のうち少なくとも
   一者を含む配線の下層、側面もしくは上層の一者に、Ｐ
   もしくはＡｓのうち少なくとも一方の元素を含有する絶
   縁膜もしくは半導体膜を介在させたことを特徴とする半
   導体装置。 ２、上記第１項記載の絶縁膜のもしくは半導体膜の膜中
   もしくは表面近傍のＰもしくはＡｓの含有量が１×１０
   ＾１＾４ａｔｏｍ／ｃｍ＾２以上であることを特徴とす
   る半導体装置。 ３、上記第２項記載の絶縁膜もしくは半導体膜にＰもし
   くはＡｓが１×１０＾１＾４ａｔｏｍ／ｃｍ＾２以上イ
   オン注入されていることを特徴とする半導体装置。 ４、上記第２項記載の絶縁膜もしくは半導体膜に対して
   Ｐ化合物もしくはＡｓ化合物の蒸気を含むガス中で熱処
   理が施してあることを特徴とする半導体装置。 ５、上記第２項記載の絶縁膜がＳｉＯ＿２膜であること
   を特徴とする半導体装置。 ６、上記第２項記載のＰを含有する絶縁膜として、化学
   気相成長法もしくは塗布法で形成した０．１ｍｏｌ％以
   上のＰもしくはＡｓを含有するガラス膜を用いたことを
   特徴とする半導体装置。 ７、上記第２項記載の絶縁膜がＳｉ膜であることを特徴
   とする半導体装置。 ８、上記第７項記載のＳｉ膜が、Ｐ化合物もしくはＡｓ
   化合物と共に化学気相成長法で形成されたＳｉ膜である
   ことを特徴とする半導体装置。 ９、Ｃｕ配線と基板との間が、ＰもしくはＡｓを含有し
   た絶縁膜、半導体膜もしくはＣｕのバリア金属膜で覆わ
   れている状態で３００℃以上の熱処理を施すことを特徴
   とする半導体装置の製造法。