CN109037191B - 修调电阻及其制造方法 - Google Patents
修调电阻及其制造方法 Download PDFInfo
- Publication number
- CN109037191B CN109037191B CN201810864143.5A CN201810864143A CN109037191B CN 109037191 B CN109037191 B CN 109037191B CN 201810864143 A CN201810864143 A CN 201810864143A CN 109037191 B CN109037191 B CN 109037191B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- metal layer
- trimming
- metal wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 139
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 285
- 239000002184 metal Substances 0.000 claims abstract description 285
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000002161 passivation Methods 0.000 claims abstract description 53
- 238000002360 preparation method Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 238000000206 photolithography Methods 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000001465 metallisation Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 247
- 230000008569 process Effects 0.000 description 24
- 238000012360 testing method Methods 0.000 description 24
- 230000004888 barrier function Effects 0.000 description 14
- 239000010408 film Substances 0.000 description 9
- 230000008018 melting Effects 0.000 description 8
- 238000002844 melting Methods 0.000 description 8
- 239000002356 single layer Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000035508 accumulation Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910001338 liquidmetal Inorganic materials 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910001413 alkali metal ion Inorganic materials 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- -1 metal oxide compound Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明通过提供一种修调电阻，其包括衬底、形成在衬底上的介质层、形成在介质层上表面的金属丝、在金属丝长度方向上位于金属丝两侧上方的修调窗口，金属丝包括第一金属层、间隔形成在第一金属层上表面的第二金属层及间隔形成在第二金属层上表面的第三金属层，修调电阻还包括位于第一金属层上方的熔丝窗口、形成在第三金属层及介质层上表面的钝化层及穿过钝化层、金属丝形成在介质层上的沟槽，在垂直于衬底的方向上位于沟槽内的第一金属层高于沟槽的底部。本发明还提供一种修调电阻的制备方法，制备方法简单，缩小所述修调电阻的尺寸，提高所述修调电阻的修调效率和精度，降低制造成本。
Description
技术领域
本发明涉及半导体集成电路领域，尤其涉及一种修调电阻及其制造方法。
背景技术
修调电阻通常分为熔丝类、齐纳二极管类及薄膜电阻激光修调类三种类别。其中熔丝类修调电阻由于烧断技术对工艺水平和测试精度要求相对简单，利于生产控制，技术也相对成熟而被广泛采用。熔丝类修调电阻根据材料主要分为金属和多晶两种。
目前，修调电阻的测试一般采用的都是瞬间大电流，根据导体的物理特性，当电流密度很高(104A/cm2以上)时将引起金属原子的逐渐位移，使金属出现空洞和堆积，这种现象称为电迁移，电迁移的出现加剧了电流密度的增加，根据导体的热导理论，电流流动的过程中电子撞击金属离子会产生热量，且热量和电流密度的大小成正比，电流密度越大越集中，产生的热量越大，当热量达到金属的熔点时，金属出现熔化蒸发，金属熔断后电路断路，从而达到修调的作用。由于修调电阻在修调时易发生金属丝熔化飞溅或者流淌而损伤电路，导致修调电路短路和修调失败。
发明内容
本发明提供一种避免修调电路短路、提高修调效率和测试精度的修调电阻，来解决上述存在的技术问题，一方面，本发明提供以下技术方案来实现。
一种修调电阻包括衬底、形成在所述衬底上的介质层、形成在所述介质层上表面的金属丝、在所述金属丝长度方向上位于所述金属丝两侧上方的修调窗口，所述金属丝包括第一金属层、间隔形成在所述第一金属层上表面的第二金属层及间隔形成在所述第二金属层上表面的第三金属层，所述修调电阻还包括位于所述第一金属层上方的熔丝窗口、形成在所述第三金属层及所述介质层的上表面的钝化层及穿过所述钝化层、金属丝形成在所述介质层上的沟槽，在垂直于所述衬底的方向上位于所述沟槽内的第一金属层高于所述沟槽的底部。
本发明通过提供一种修调电阻的有益效果为：通过在所述修调电阻内改变所述金属丝的长度和位置，使所述修调电阻上的修调窗口和所述熔丝窗口的面积缩小，提高所述修调电阻的集成度，同时所述修调电阻的结构简单，每次修调所需能量变化较小，测试过程对电压电流容易控制，使所述修调电阻的测试过程的稳定性和准确性得到很好的保证，同时制备单层的所述金属丝，提高了所述修调电阻的修调效率和精度，降低制造成本。
另一方面，本发明还提供一种修调电阻的制造方法，其包括以下工艺步骤：
S1：提供一个衬底，在所述衬底上形成介质层；
S2：在所述介质层上同时形成第一金属层、与所述第一金属层上表面相连的第二金属层及与所述第二金属层上表面相连的第三金属层；
S3：刻蚀去除位于所述金属丝两端的一部分，使对应的位置露出所述介质层，在所述第三金属层及所述介质层的上表面形成钝化层；
S4：对所述金属丝长度方向上位于所述金属丝两侧上方的钝化层进行光刻形成修调窗口，同时所述第三金属层在所述修调窗口对应的位置被去除；
S5：去除所述修调窗口之间的部分第三金属层且在此位置对应所述第二金属层上方形成熔丝窗口，并穿过所述钝化层、金属丝在所述介质层上形成沟槽；
S6：进行各向同性腐蚀，去除所述熔丝窗口下方的第二金属层，保留所述熔丝窗口下方的第一金属层，在垂直于所述衬底的方向上位于所述沟槽内的第一金属层高于所述沟槽的底部，最后得到修调电阻。
本发明通过提供一种修调电阻的制造方法，通过在所述衬底上形成介质层，在所述介质层上同时形成第一金属层、与所述第一金属层上表面相连的第二金属层及与所述第二金属层上表面相连的第三金属层，在所述金属丝上表面形成钝化层，先对所述金属丝长度方向上位于所述金属丝两侧上方的钝化层进行光刻形成修调窗口，在所述修调窗口之间的钝化层进行光刻形成熔丝窗口。其中，所述修调窗口的尺寸大于所述熔丝窗口的尺寸，形成所述熔丝窗口的制备工艺比所述修调窗口简单，节省了制备成本。将原先位于所述熔丝窗口下方的两层金属层变为单层的第一金属层，便于后续所述修调电阻在修调时，每次需要的能量变化较小，同时增加了所述金属丝的电阻，可以减小所述金属丝的长度，提高所述修调电阻的集成度，易实现所述修调电阻的修调测试，提高了所述修调电阻的修调效率和测试精度，降低了制备成本。
附图说明
图1为本发明的修调电阻的俯视图；
图2为图1中修调电阻的沿A-A’处的剖视；
图3为图1中修调电阻的沿B-B’处的剖视图；
图4至图10为本发明的修调电阻的制备过程图；
图11为图7的修调电阻沿B-B’处的剖视图；
图12为图8的修调电阻的B-B’处的剖视图；
图13为图9的修调电阻的B-B’处的剖视图；
图14为图10的修调电阻的B-B’处的剖视图；
图15为本发明的修调电阻的制备流程图。
图中：修调电阻1；衬底10；介质层20；金属丝30；第一金属层31；第二金属层32；第三金属层33；钝化层40；修调窗口41；熔丝窗口42；沟槽45；第一光刻胶层50；第二光刻胶层60。
具体实施方式
为了能够更清楚地理解本发明的具体技术方案、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。
在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“横向”、“纵向”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
参阅图1、图2及图3，本发明提供一种修调电阻1包括衬底10、形成在所述衬底10上的介质层20、形成在所述介质层20上表面的金属丝30、在所述金属丝30长度方向上位于所述金属丝30两侧上方的修调窗口41，所述金属丝30包括第一金属层31、间隔形成在所述第一金属层31上表面的第二金属层32及间隔形成在所述第二金属层32上表面的第三金属层33，所述修调电阻1还包括位于所述第一金属层31上方的熔丝窗口42、形成在所述第三金属层33及所述介质层20上表面的钝化层40及穿过所述钝化层40、金属层30形成在所述介质层20上的沟槽45，在垂直于所述衬底10的方向上位于所述沟槽45内的第一金属层31高于所述沟槽45的底部。
本发明通过提供一种修调电阻1，在所述衬底10上形成介质层20，在所述介质层20上表面形成金属丝30，在所述金属丝30长度方向上位于所述金属丝30两侧上方形成修调窗口41，所述金属丝30包括第一金属层31、间隔形成在所述第一金属层31上表面的第二金属层32及间隔形成在所述第二金属层32上表面的第三金属层33，所述修调电阻1还包括位于所述第一金属层31上方的熔丝窗口42、形成在所述第三金属层33及所述介质层20上表面的钝化层40及穿过所述钝化层40、金属层30形成在所述介质层20上的沟槽45，在垂直于所述衬底10的方向上位于所述沟槽45内的第一金属层31高于所述沟槽45的底部。其中，所述熔丝窗口42下方的所述金属丝30为单层的第一金属层31，在所述修调电阻1每次修调所需能量变化较小，测试过程对电压电流容易控制，使所述修调电阻1的测试过程的稳定性和准确性得到很好的保证。同时所述金属丝30在所述熔丝窗口42下方的位置为单层的第一金属层31，在修调能量一定时，可以减小所述金属丝30的长度来缩小所述修调窗口41和所述熔丝窗口42的面积，提高所述修调电阻1的集成度降低制备成本。所述介质层20将所述金属丝30与所述衬底10隔开，并在所述熔丝窗口42下方对应的介质层20上形成沟槽45，在所述修调电阻1进行修调时，所述熔丝窗口42下方的所述金属丝30熔断成液态金属流淌或飞溅，由于所述第一金属层31溶化成液态金属相对于原两层金属层的量较少，少量液态金属会流淌或飞溅至所述介质层20上及所述沟槽45内，从而避免了所述金属丝30修调时与所述衬底10导通，防止所述修调电阻1修调时修调电路出现短路和修调失败的问题，提高了所述修调电阻1的修调效率和测试精度。
再次参阅图2及图3，所述金属丝30为长条状，在所述金属丝30的长度方向上所述金属丝30的长度小于所述介质层20的长度，所述介质层20可以防止所述金属丝30在修调熔断出现与所述衬底10导通至短路，或者所述金属丝30未完全熔断产生大热量损伤所述衬底10，从而保证了所述修调电阻1修调测试的可靠性。
进一步地，所述沟槽45在所述介质层20内的深度小于所述介质层20的厚度。
可以理解，所述沟槽40形成在所述第一金属层31及所述第二金属层32刻蚀之后，所述沟槽40在所述介质层20内的深度小于所述介质层20的厚度，可以防止刻蚀过程中对所述衬底10及电路(图未示)的影响，便于后续制备工艺中形成所述沟槽45和所述金属丝30，同时在所述修调电阻1修调测试时，所述介质层20将所述金属丝30与所述衬底10隔离，阻断了所述金属丝30与所述衬底的导热路径，从而保护所述衬底10。
进一步地，所述第一金属层31的材料与所述第二金属层32的材料不同，与所述第三金属层33的材料相同。
可以理解，在本实施方式中，所述第一金属层31与所述第三金属层33的材料均为氮化钛，所述第二金属层32的材料为铝，将所述金属丝30从原先的铝和氮化钛的双层结构变为单层氮化钛结构，使所述金属丝30的电阻增大，可以减小所述金属丝30的长度，减小所述熔丝窗口42，来提高所述修调电阻1的集成度，此外由于去除了铝层，仅剩下很少体量的氮化钛膜层，在做所述金属丝30的修调测试时，有效避免产生很多的熔态金属的流动和飞溅，防止导致所述修调电阻1在修调过程中断路不彻底的情况，从而提高所述修调电阻1的修调效率和测试精度。
参阅4至图10及图15，另一方面，本发明还提供一种修调电阻1的制造方法，其包括以下工艺步骤：
S1：提供一个衬底10，在所述衬底10上形成介质层20；
具体的，参阅图4，提供一个衬底10，在所述衬底10上形成介质层20。其中，所述衬底10可以是硅衬底、锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底10或本领域技术人员公知的其他半导体材料衬底10，本实施方式中采用的是硅作为所述衬底10的材料。更具体地，本实施方式中采用的衬底10中可以形成有MOS场效应含硅材料或硅化合物等，对于双极型电路提供的所述衬底10通常为P(111)晶向的衬底10。
进一步地，所述介质层20主要选用二氧化硅为材料，二氧化硅较常见隔离性能好，所述介质层20的生长过程为：用化学方法沉积的硼磷硅玻璃(CVD BPSG)膜取代常规的磷硅玻璃(PSG)膜作回流介质层20，可将回流温度降低到1000℃以内，达到800℃～950℃之间，因而可以把高温引发的那些多余的杂质扩散和各种缺陷减至最少，选用硼磷硅玻璃有较低的回流温度、内应力低及绝缘性好的特点，即使较厚的膜层在之后的热处理过程中也难出现裂纹，腐蚀速率比磷硅玻璃的低得多，因此在刻蚀通孔时，图形尺寸易于控制，具有良好的吸收和阻挡碱金属离子玷污物的能力，沉积时成分和厚度易于控制，便于后续制备工艺。
可以理解，若所述介质层20的厚度偏薄，后续刻蚀过程中由于工艺波动等因素，所述介质层20容易被刻蚀，如果所述介质层20被刻尽，所述衬底10将裸露出来，污染物容易从该区域进入到所述衬底10内部，影响到所述修调电阻1的电性及可靠性问题；若裸露出所述衬底10，在发生修调结构的端头出现的熔端点会塌陷到所述衬底10上形成短路，修调飞溅出的残留物与所述衬底10连接，导致其他的潜在风险。并且所述介质层20的厚度偏薄，会导致在发生修调时所述金属丝30下表面的寄生现象明显，影响所述修调电阻1的工作性能。
可以理解，所述介质层20的制作可以是单独一步工艺步骤淀积材料完成的单层介质层20，也可以是多个工艺步骤由下至上分别淀积材料完成的复合介质层20，如果所述金属丝30采用的材料选择金属时，通常在做金属布线层次之前，进行所述介质层20厚度的累积，这样可以保证后续工艺制得的修调电阻1在所述金属丝30的下表面没有台阶差，保证所述金属丝30的平整度，从而使所述金属丝30的电流密度较集中易实现修调测试。
S2：在所述介质层20上同时形成第一金属层31、与所述第一金属层31上表面相连的第二金属层32及与所述第二金属层32上表面相连的第三金属层33；
具体的，参阅图5，在所述介质层20上采用物理气相沉积，是指在真空条件下，采用低电压、大电流的电弧放电技术，利用气体放电使靶材蒸发并使被蒸发物质与气体都发生电离，利用电场的加速作用，使被蒸发物质及其反应产物沉积在所述介质层20上。所述金属丝30的材料一般都采用布线所需的金属连线材料，布线金属淀积时同时完成熔丝材料的淀积，由于布线金属可以是第一层金属、第二层金属等多层次，在布线同时完成所述金属丝30的淀积，因此所述金属丝30采用的金属为用于布线连接的金属，即最后用于布线的一层金属。当所述金属丝30采用多晶硅时，其材料为硅；当所述金属丝30采用金属时，其材料为铝或铜或铝合金或铝铜合金。在本实施方式中，优选选择两种金属来做所述金属丝30的材料，所述第一金属层31和所述第三金属层33的材料为氮化钛，所述第二金属层32的材料为铝，制备成本较低易操作和实现所述修调电阻1的修调测试，提高了所述修调电阻1的稳定性，降低了制备成本。
可以理解，在本实施方式中，优选的所述金属丝30为三层金属层，所述第一金属层31与所述第三金属层33的材料为氮化钛，所述第二金属层32的材料为铝，氮化钛为相当稳定的化合物，在高温下不与铁、铬、钙和镁等金属反应，在真空中加热失去氮，生成氮含量较低的氮化钛，熔点高、硬度大、化学稳定性好、与金属的润湿小的结构材料、并具有较高的导电性和超导性，可应用于高温结构材料和超导材料。因此采用氮化钛作为所述金属丝30的材料具有比铝高的熔点，所述第一金属层31和第三金属层33具有保护所述第二金属32的作用，同时易形成所述金属丝30，便于后续在电路中对所述修调电阻1进行修调测试，提高所述修调电阻1修调的效率和测试精度。
S3：刻蚀去除位于所述金属丝30两端的一部分，使对应的位置露出所述介质层20，在所述第三金属33层及所述介质层20的上表面形成钝化层40；
具体的，参阅图6，采用干法刻蚀将所述金属丝30两端的一部分去除，将所述金属丝30与氧化性物质作用，作用时在所述金属丝30表面生成一种非常薄的、致密的、覆盖性能良好的、牢固地吸附在所述金属丝30上表面的钝化膜。这层膜成独立相存在，通常为氧化金属的化合物。它起着把金属与腐蚀介质完全隔开的作用，防止金属与腐蚀介质接触，从而使所述金属丝30基本停止溶解形成钝态达到防腐蚀的作用，提高了所述金属丝30的稳定性。
可以理解，所述钝化层40可以是氧化层，或是掺磷、硼的氧化层，也可以是氮化硅等作为保护层。对于所述钝化层40的基本要求为能长期阻止有害杂质对器件表面的影响，热膨胀系数与硅衬底匹配，膜的生长温度低，钝化膜的组份和厚度均匀性好，针孔密度较低以及光刻后易于得到缓变的台阶，从而增强所述修调电阻1的稳定性和性能。
S4：对所述金属丝30长度方向上位于所述金属丝30两侧上方的钝化层40进行光刻形成修调窗口41，同时所述第三金属层33在所述修调窗口41对应的位置被去除；
具体的，参阅图7及图11，在所述第三金属层33及所述介质层20的上表面形成钝化层40，再向所述钝化层40间隔涂覆光刻胶形成第一光刻胶层50，采用干法刻蚀所述钝化层40，直至露出所述第二金属层32并形成所述修调窗口41。在本实施方式中，形成所述修调窗口41的具体过程为：在所述钝化层40上形成刻蚀阻挡层(图未示)，然后在刻蚀阻挡层上形成第一光刻胶层50，之后采用具有所述修调窗口41图形的掩膜版对所述第一光刻胶层50进行曝光，再进行显影，得到具有所述修调窗口41图形的第一光刻胶层50。以具有所述修调窗口41图形的光刻胶为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述修调窗口41的图形开口(图未示)。然后以具有所述修调窗口41图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述钝化层40区域，进而在所述钝化层40内形成所述修调窗口41。此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层。
可以理解，刻蚀去除部分所述钝化层40形成所述修调窗口41时，刻蚀过程需要保证所述钝化层40使用的材料和所述介质层20的材料具有较高的选择比，避免所述钝化层40过刻蚀可能会刻尽所述介质层20而露出所述衬底10，避免后期修调中所述金属丝30的熔丝飞溅和所述衬底10导通，引起所述衬底10的损伤、腐蚀液导致的可靠性风险，便于后续制备工艺。
S5：去除所述修调窗口41之间的部分第三金属层33且在此位置对应所述第二金属层32上方形成熔丝窗口42，并穿过所述钝化层40、金属丝30在所述介质层20上形成沟槽45；
具体的，参阅图8及图12，保留光刻胶，向所述修调窗口41涂覆光刻胶形成第二光刻胶层60，在所述修调窗口41对称的中心位置进行所述钝化层40的光刻，形成位于修调窗口41之间的熔丝窗口42。在本实施方式中，优选采用干法刻蚀的方法刻蚀所述钝化层40，露出所述第二金属层32并形成所述熔丝窗口42。形成所述熔丝窗口42的具体过程为：在所述钝化层40上形成刻蚀阻挡层，然后在刻蚀阻挡层上形成光刻胶，之后采用具有所述熔丝窗口42图形的掩膜版对光刻胶层进行曝光，再进行显影，得到具有所述熔丝窗口图形的第二光刻胶层60。以具有所述熔丝窗口42图形的光刻胶为掩膜，采用反应离子刻蚀法等刻蚀方法，在刻蚀阻挡层上蚀刻形成所述熔丝窗口42的图形开口。然后以具有所述熔丝窗口42图形开口的刻蚀阻挡层为掩膜，采用湿法刻蚀或干法刻蚀等方法，去除未被刻蚀阻挡层覆盖的所述钝化层60区域，进而在所述钝化层40内形成所述熔丝窗口42。此后可采用化学清洗等方法去除光刻胶层和刻蚀阻挡层。在上述过程中，为了保证曝光精度，还可在光刻胶层和刻蚀阻挡层之间形成抗反射层。
可以理解，在本实施方式中，形成所述熔丝窗口41采用干法刻蚀，其中干法刻蚀易于控制，对所述钝化层40进行刻蚀露出所述第二金属层32，形成所述熔丝窗口42的尺寸小于所述修调窗口41的尺寸，且形成所述熔丝窗口42的刻蚀时间和能量小于形成所述修调窗口41的制备工艺，降低了制备成本，便于后续制备形成满足所述修调电阻1的工艺。刻蚀时间小于传统修调窗口(图未示)的刻蚀时间，仅需要保证所述第二金属层32被刻蚀完成。通常刻蚀时间只有传统修调窗口的刻蚀时间的50％～80％。刻蚀完成后，所述钝化层40下方对应的所述第三金属层33被刻蚀干净，便于后续形成满足要求的所述金属丝30。
S6：进行各向同性腐蚀，去除所述熔丝窗口42下方的第二金属层32，保留所述熔丝窗口42下方的第一金属层31，在垂直于所述衬底10的方向上位于所述沟槽45内的第一金属层31高于所述沟槽45的底部，最后得到修调电阻1。
具体的，参阅图10及图14，采用各向同性腐蚀进行所述第二金属层32的光刻，去除所述熔丝窗口42下方对应的第二金属层32，露出所述第一金属层31。在本实施方式中，采用干法刻蚀易控制，可以将所述熔丝窗口42下方对应的所述第二金属层32刻蚀干净，同时也避免损伤所述衬底10。完成后去除所有光刻胶，进行后续打线和金属导线的连接，最后形成满足要求的所述修调电阻1。
可以理解，所述金属丝30包括三层金属，但在所述熔丝窗口42下方只保留所述第一金属层31，因此在后续所述修调电阻1修调时，需要的能量稳定易控制，并能实现所述修调电阻1的修调测试。在本实施方式中，去除所有光刻胶的具体过程为：使用湿法刻蚀去除光刻胶，使用酸溶液洗涤所述钝化层40上的光刻胶残留，加热碱溶液，使用碱溶液洗涤，再用有机溶液浸泡。
可以理解，根据导体的物理特性，在电流密度不高的情况下，电流和电阻的关系遵从欧姆定律，但当电流密度很高(104A/cm2以上)时，移动载流子的传输将引起金属原子的逐渐位移，使金属出现空洞和堆积，这种现象称为电迁移。以铝材料为代表的熔丝中，当电流密度接近5E104A/cm2时电迁移就会变得明显，由于电迁移的出现，引起金属原子逐渐移出原本晶粒位置，使相邻的晶粒间形成空隙，使导线的有效横截面积减小，电流集中到连线剩余部分，使得电流密度增大，原先未出现电子迁移的剩余导线部分也出现了电迁移，使空隙出现的越多，直至导线切断。根据导体的热导理论，电流流动的过程中由于电子撞击金属离子会产生热量，且热量和电流密度的大小成正比，电流密度越大越集中，产生的热量越大，当热量达到所述金属丝30的熔点时，所述金属丝30出现熔化蒸发，从而使所述修调电阻1接入的电路断路，实现所述修调电阻1的修调测试。
可以理解，根据导体的模拟结论，在所述修调电阻1的修调时，一般采用的都是瞬间大电流条件，所述修调电阻1的修调过程中随着瞬间大电流的导通，在发生电迁移导线极短时间内出现空洞和堆积的同时，也伴随着热量的急剧增加，温度迅速升高并达到所述金属丝30的熔点，电流密度越大的地方越快出现电迁移和达到熔点，位于所述熔丝窗口42下方的所述金属丝30的电流又转移到邻近未熔断的区域，则未熔断的区域中电流密度激增，也紧接着出现了电迁移和温度的迅速升高，直至整个所述第一金属丝31截面熔断，达到修调测试的效果。
此外，根据导体的物理特性和模拟结论，电流的走向和密度发生了改变，电流逐个电子传递，电流的传递在所述金属丝30发生积聚，在所述金属丝30的电流密度最大。以二维模拟为例，设以铝材料为代表的所述金属丝30的宽度和厚度为1um，当通过电流为10mA时，所述金属丝30两侧电流密度在1E106A/cm2以下，所述金属丝30的电流密度达到了5E106A/cm2左右。当通过电流为100mA时，所述金属丝30两侧电流密度在9E106A/cm2以下，所述金属丝30的电流密度达到了1.8E107A/cm2左右。由此可见，所采用的金属经常为多层复合型的氮化钛，金属铝等层次经常组合在一起，而某些难融金属的熔点甚至高达2000℃以上。在所述修调电阻1的修调的过程中，经常会出现铝被熔断，而难熔金属依然连接的这种情况，或者修调的瞬间所述金属丝30被烧断，但熔态的液体铝可能回流而导致所述金属丝30两端被重新桥接而导致修调失败。在本实施方式中，将所述熔丝窗口42下方的所述第二金属层32去除，保留所述第一金属层31，所述第一金属层31的电阻率大于所述第二金属层32的电阻率，在测试外加能量一定的情况下，可以改变所述金属丝30的长度来改变所述修调电阻1的电流密度大小，制备方法简单，缩小所述修调电阻1的尺寸，降低制造成本。
在本实施方式中，通过将所述修调窗口41与所述熔丝窗口42分别曝光和刻蚀的方法，大幅减小了所述金属丝30的过刻蚀量，从而使得所述金属丝30下表面的所述介质层20的过刻蚀变浅，避免损伤所述衬底10，并且即便有溶态金属流入所述介质层20及所述沟槽45内，也防止了所述金属丝30与所述衬底10导通使电路发生短路。
此外，在本实施方式中，还通过增加一步所述第二金属层32的腐蚀，使得所述金属丝30从铝和氮化钛的双层结构变为氮化钛单层结构，使得所述金属丝30的电阻增大，可以减小所述金属丝30的长度来提高所述修调电阻1的集成度。由于去除了所述熔丝窗口42下方的铝，仅剩下很少量的氮化钛膜层，提高了所述修调电阻的1修调效率和精度。
本发明通过提供一种修调电阻1的制造方法，通过在所述衬底10上形成介质层20，在所述介质层20上同时形成第一金属层31、与所述第一金属层31上表面相连的第二金属层32及与所述第二金属层32上表面相连的第三金属层33，在所述金属丝30上表面形成钝化层40，先对所述金属丝30长度方向上位于所述金属丝30两侧上方的钝化层40进行光刻形成修调窗口41，在所述修调窗口41之间的钝化层40进行光刻形成熔丝窗口42。其中，在同等情况下，所述熔丝窗口42的尺寸小于所述修调窗口41的尺寸，所述熔丝窗口42的制备工艺比所述修调窗口41简单，易形成所述金属丝30，将原先位于所述熔丝窗口42下方的两层金属层变为单层的第一金属层31，便于后续所述修调电阻1在修调时，每次需要的能量变化较小，同时增加了所述金属丝30的电阻，在修调能量一定时，可以减小所述金属丝30的长度，提高所述修调电阻1的集成度，易实现所述修调电阻1的修调测试，提高了所述修调电阻1的修调效率和测试精度，降低了制备成本。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (10)
1.一种修调电阻，其特征在于：其包括衬底、形成在所述衬底上的介质层、形成在所述介质层上表面的金属丝、在所述金属丝长度方向上位于所述金属丝两侧上方的修调窗口，所述金属丝包括第一金属层、间隔形成在所述第一金属层上表面的第二金属层及间隔形成在所述第二金属层上表面的第三金属层，所述修调电阻还包括位于所述第一金属层上方的熔丝窗口、形成在所述第三金属层及所述介质层上表面的钝化层及穿过所述钝化层、金属丝形成在所述介质层上的沟槽，在垂直于所述衬底的方向上位于所述介质层上的第一金属层高于所述沟槽的底部。
2.根据权利要求1所述的修调电阻，其特征在于：所述沟槽在所述介质层内的深度小于所述介质层的厚度。
3.根据权利要求1所述的修调电阻，其特征在于：所述第一金属层的材料与所述第二金属层的材料不同，与所述第三金属层的材料相同。
4.一种根据权利要求1所述的修调电阻的制备方法，其特征在于，包括以下工艺步骤：
S1：提供一个衬底，在所述衬底上形成介质层；
S2：在所述介质层上同时形成第一金属层、与所述第一金属层上表面相连的第二金属层及与所述第二金属层上表面相连的第三金属层；
S3：刻蚀去除位于所述金属丝两端的一部分，使对应的位置露出所述介质层，在所述第三金属层及所述介质层的上表面形成钝化层；
S4：对所述金属丝长度方向上位于所述金属丝两侧上方的钝化层进行光刻形成修调窗口，同时所述第三金属层在所述修调窗口对应的位置被去除；
S5：去除所述修调窗口之间的部分第三金属层且在此位置对应所述第二金属层上方形成熔丝窗口，并穿过所述钝化层、金属丝在所述介质层上形成沟槽；
S6：进行各向同性腐蚀，去除所述熔丝窗口下方的第二金属层，保留所述熔丝窗口下方的第一金属层，在垂直于所述衬底的方向上位于所述介质层上的第一金属层高于所述沟槽的底部，最后得到修调电阻。
5.根据权利要求4所述的修调电阻的制备方法，其特征在于：所述第一金属层与所述第三金属层的材料均为氮化钛，所述第二金属层的材料为铝。
6.根据权利要求4所述的修调电阻的制备方法，其特征在于：所述步骤S3中，采用干法刻蚀去除所述金属丝两端的一部分。
7.根据权利要求4所述的修调电阻的制备方法，其特征在于：所述步骤S4中，先向所述金属丝长度方向上位于所述金属丝两侧上方的钝化层的上表面涂覆光刻胶形成第一光刻胶层，再进行所述钝化层的光刻，对应位置露出所述第二金属层。
8.根据权利要求4所述的修调电阻的制备方法，其特征在于：所述步骤S5中，向所述修调窗口涂覆光刻胶形成第二光刻胶层，再所述修调窗口之间的钝化层进行光刻，对应位置露出所述第二金属层。
9.根据权利要求4所述的修调电阻的制备方法，其特征在于：所述熔丝窗口垂直于所述衬底的投影区域面积小于所述修调窗口垂直于所述衬底的投影区域面积。
10.根据权利要求4所述的修调电阻的制备方法，其特征在于：所述步骤S6中，在形成所述修调电阻之前，去除所有光刻胶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810864143.5A CN109037191B (zh) | 2018-08-01 | 2018-08-01 | 修调电阻及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810864143.5A CN109037191B (zh) | 2018-08-01 | 2018-08-01 | 修调电阻及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109037191A CN109037191A (zh) | 2018-12-18 |
| CN109037191B true CN109037191B (zh) | 2020-08-28 |
Family
ID=64647537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810864143.5A Active CN109037191B (zh) | 2018-08-01 | 2018-08-01 | 修调电阻及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109037191B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100036013A (ko) * | 2008-09-29 | 2010-04-07 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 박스 및 그 형성방법 |
| CN103094188B (zh) * | 2011-10-31 | 2015-09-02 | 北大方正集团有限公司 | 一种制作芯片上熔丝窗口的方法及熔丝窗口 |
| JP5853720B2 (ja) * | 2012-01-20 | 2016-02-09 | 株式会社ソシオネクスト | 電気ヒューズ |
| CN107256855B (zh) * | 2017-07-11 | 2019-07-12 | 上海华力微电子有限公司 | 一种熔断器及其制造方法 |
-
2018
- 2018-08-01 CN CN201810864143.5A patent/CN109037191B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109037191A (zh) | 2018-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10714379B2 (en) | Reducing contact resistance in vias for copper interconnects | |
| US11069530B2 (en) | Etching platinum-containing thin film using protective cap layer | |
| US4872050A (en) | Interconnection structure in semiconductor device and manufacturing method of the same | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| US10109524B2 (en) | Recessing of liner and conductor for via formation | |
| JPH0332215B2 (zh) | ||
| CN106972000A (zh) | 半导体集成电路装置及其制造方法 | |
| CN109037191B (zh) | 修调电阻及其制造方法 | |
| CN109065522A (zh) | 修调电阻及其制备方法 | |
| JPS6364057B2 (zh) | ||
| KR100250744B1 (ko) | 반도체 소자의 폴리사이드층 형성 방법 | |
| US6228735B1 (en) | Method of fabricating thin-film transistor | |
| CN109087904B (zh) | 修调电阻及其制备方法 | |
| KR100595330B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2003535473A (ja) | 電子装置及び第１の層をパターニングする方法 | |
| KR930001896B1 (ko) | 반도체 장치의 금속배선구조 및 그 형성방법 | |
| KR0121870B1 (ko) | 반도체 장치의 금속 콘택부 구조 및 형성방법 | |
| KR19990004947A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR100338092B1 (ko) | 반도체소자의제조방법 | |
| KR100215830B1 (ko) | 배선형성방법 | |
| TW558759B (en) | Method of forming and etching resistor protection oxide layer | |
| JPS60186038A (ja) | 半導体装置 | |
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| KR940008375B1 (ko) | 반도체 소자의 제조방법 | |
| KR100523614B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200805 Address after: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing City, Jiangsu Province Applicant after: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. Address before: 518000 Royal Garden, Four Seasons, Luotang Street, Luohu District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN NANSHUO MINGTAI TECHNOLOGY Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210204 Address after: 211214 industrial concentration area, Honglan Town, Lishui District, Nanjing City, Jiangsu Province Patentee after: Nanjing Ruida Electric Technology Co.,Ltd. Address before: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing, Jiangsu Province Patentee before: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20250103 Address after: No. 1 Tan Village, Fujiabin Village, Honglan Street, Lishui District, Nanjing City, Jiangsu Province 210000 Patentee after: Nanjing Yujie Precision Products Co.,Ltd. Country or region after: China Address before: 211214 industrial concentration area, Honglan Town, Lishui District, Nanjing City, Jiangsu Province Patentee before: Nanjing Ruida Electric Technology Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |