CN106972000A - 半导体集成电路装置及其制造方法 - Google Patents

半导体集成电路装置及其制造方法 Download PDF

Info

Publication number
CN106972000A
CN106972000A CN201610123635.XA CN201610123635A CN106972000A CN 106972000 A CN106972000 A CN 106972000A CN 201610123635 A CN201610123635 A CN 201610123635A CN 106972000 A CN106972000 A CN 106972000A
Authority
CN
China
Prior art keywords
film
fuse element
integrated circuit
metal film
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610123635.XA
Other languages
English (en)
Other versions
CN106972000B (zh
Inventor
原田博文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN106972000A publication Critical patent/CN106972000A/zh
Application granted granted Critical
Publication of CN106972000B publication Critical patent/CN106972000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供调整半导体集成电路装置的特性的能够稳定地形成熔丝元件的半导体集成电路装置及其制造方法。在熔丝元件使用的材料为利用溅射法形成的非晶硅层，与金属布线形成用同一个工序来形成，从而减小熔丝元件上的层间绝缘膜的膜厚，成为能得到激光微调加工的稳定性的半导体集成电路装置及其制造方法。

Description

半导体集成电路装置及其制造方法
技术领域
本发明涉及调整电特性的使用激光微调用熔丝元件的半导体集成电路装置及其制造方法。
背景技术
对于用于半导体集成电路的分压电路的电阻元件，使用向单晶硅半导体衬底注入与半导体衬底相反导电型的杂质的扩散电阻或注入杂质的由多晶硅构成的电阻等。在分压电路的设计中使用很多这样的电阻器的情况下，将其长度、宽度、电阻率全部相同设定。这是因为通过这样设定，在进行决定形状的蚀刻加工工艺时各个电阻元件会同等遭到形状偏差、杂质注入偏差，从而电阻元件的绝对值即便有偏差也能将电阻元件彼此的电阻比率保持一定。
在分压电路内使用基于该一定形状、一定电阻率的具有一定电阻值的电阻元件的情况下，通过如图2的201到204的电阻群那样串联连接或并联连接单位电阻元件200来实现各种电阻值。该单位电阻元件200如前所述，是同一形状、同一电阻率的电阻元件，因此由该电阻比率高的单位电阻元件组成的电阻群的电阻比也能保持高精度。
另外对于201到204的电阻群进行并联，例如设置由多晶硅构成的熔丝301到304，以能通过从外部进行激光照射而切断。而且根据该激光照射进行的熔丝的切断/未切断，能够按照需要改变端子109到端子110之间的电阻值。而且从端子110输出与形成在端子110到端子111之间的固定电阻的分压比。
基于图3说明现有的激光微调所使用的熔丝301到304的构造。
图3（1）将图2的熔丝301到304横向并排而平面示出。各个熔丝元件具有使中央的线宽度细于两端部的激光切断用的区域、和在两端部经由接触孔7利用金属布线8来与内部电路连接的布线连接用的区域。另外通过激光微调来切断熔丝元件的区域，设有激光熔丝切断用开口部10。
图3（2）显示图3（1）的A－A部的截面。形成在半导体衬底1上的元件分离用的LOCOS绝缘膜13上，以与MOS晶体管的栅电极使用同一层的2000Å到4000Å厚度的多晶硅5形成激光切断用的熔丝元件。此时如该截面图所示，在激光熔丝切断用开口部10中，通过对熔丝正上方的绝缘膜进行干蚀刻处理来减少膜厚，成为熔丝熔化而能有效地传递激光的能量的构造。使该熔丝上的绝缘膜的、干蚀刻后的残膜厚度为适合激光加工的期望的膜厚。
在此使用的熔丝材料为兼备MOS晶体管的栅电极的多晶硅5，因此在金属布线层8只有1层的半导体制造工艺的情况下，在该熔丝元件上，会只形成由BPSG（硼磷硅酸盐玻璃：Boron Phosphate Silicate Glass）等构成的第1层金属布线下的平坦化绝缘膜和由氮化硅膜构成的最终保护膜。而且该氮化硅膜在用于向半导体集成电路的外部取出端子的焊盘开口部处理时同时蚀刻除去，因此在熔丝上只存在1μm左右厚度的BPSG膜。
然而若成为具有2层以上的金属布线的半导体制造工艺，则如图3（2）所示在BPSG膜16上会进一步层叠用于绝缘金属布线层间的、主要由氧化硅膜构成的层间绝缘膜22。若使它每1层膜厚大概为1μm左右则熔丝上的绝缘膜的厚度，与至此的金属布线1层工艺时相比，随着布线层叠层数越多就会越增加，会容易达到数μm的氧化硅膜的厚度。进而当最终保护膜成为在最上层的氮化硅膜之外采用成为与下层布线金属的应力缓冲层的氧化硅膜的2层膜时，会进一步增加熔丝上的氧化硅膜厚。
这样熔丝上的氧化硅膜厚变厚时，熔丝切断时的激光能量不会有效地为熔丝切断而消耗，有引起切断不良的危险。因此，如图3（2）的截面图所示，一般用干蚀刻技术不仅对最上层的氮化硅膜而且对其下的氧化硅膜也减少膜厚，从而避免激光切断中的切断不良。
关于这样的由多晶硅构成的熔丝的形成方法及熔丝上的绝缘膜加工方法，例如在专利文献1中公开。
然而，现有半导体集成电路所使用的激光切断用熔丝的加工存在如以下的困难。
首先，在同用为MOS晶体管的栅电极的利用多晶硅的熔丝元件中，因半导体制造工艺的微细化和与之相随的布线层叠数越发增加，而从半导体集成电路表面存在到多晶硅熔丝元件的绝缘体膜厚变厚，从而难以进行如用于半导体集成电路的特性调整的熔丝切断这样的、利用来自外部的激光照射来进行的熔丝切断。
另外，为了使激光容易到达该由多晶硅构成的熔丝元件，通过追加光掩模工序及干蚀刻工序对于多晶硅熔丝元件上的绝缘膜蚀刻除去既定量的绝缘膜并将剩下的膜厚调整为既定厚度，在这种方法中，因为干蚀刻的晶圆面内偏差、晶圆间偏差、以及层叠的各个层间绝缘膜自身的膜厚偏差而绝缘膜的残膜厚度的偏差会大于以往。一般，利用激光进行的熔丝切断中存在着若熔丝元件上的绝缘膜厚过厚则能量不会有效地传递而发生熔丝的切断残余、如果过薄就会因激光透射到熔丝元件下方而对基底基板造成损伤、或者熔丝本身也因热的发散而保持熔化却不升华的状态下再附着这一熔丝加工性恶化的权衡，因此绝缘膜厚存在最佳膜厚范围。然而如上述的熔丝上的绝缘膜厚偏差有超过该最佳膜厚范围的情况，难以稳定激光加工性。
进而，在层间绝缘膜的层叠膜数越多相应地越增加的层间绝缘膜彼此的界面中，发生照射激光的反射，且其反射程度随着界面的状态而变动，因此这些助长到达熔丝元件的激光能量和由此进行的加工的不稳定性。
另外，关于除去该熔丝上的绝缘膜时的蚀刻掩模，也难以确保被蚀刻膜和蚀刻掩模的蚀刻选择性，并且在蚀刻量多的情况下有时蚀刻掩模消失从而对基底产生蚀刻损伤。该问题在专利文献1提出的蚀刻时采用阻止膜的情况下也同样存在。
进而，该多晶硅层一般通过采用500℃到700℃的高温中进行的LPCVD（低压化学气相沉积：Low Pressure Chemical Vapor Deposition）法而形成，因此就连使用熔点低的金属布线或有机膜的层间绝缘膜形成后形成由该多晶硅层构成的熔丝元件，从而减少熔丝元件上的沉积绝缘膜厚的方法也无法采用。
现有技术文献
专利文献
专利文献1：日本特开平10－189737号公报。
发明内容
发明要解决的课题
因此本发明中，以提供一种使用激光微调用熔丝元件的半导体集成电路装置及其制造方法为课题，该半导体集成电路装置通过使用硅类膜作为熔丝材料并将形成工序设定在比以往更靠近最终保护膜的层，从而减少熔丝上的绝缘膜的厚度，并且不需要高度的干蚀刻稳定控制而能够稳定激光的熔丝切断。
用于解决课题的方案
本发明为了解决上述课题，采取如下。
首先，一种半导体集成电路装置，包含：半导体衬底；形成在所述半导体衬底上的绝缘膜；在所述绝缘膜上分离而配置的两个由金属构成的导电体；层叠在所述导电体上的第1高熔点金属膜；以及由非晶硅层构成的熔丝元件，其覆盖所述第1高熔点金属膜上及所述导电体的侧面，并且设在所述两个导电体的分离的所述绝缘膜上的区域。
进而，半导体集成电路装置的特征在于：在所述非晶硅层之下，设有俯视下与所述非晶硅层同一形状的第2高熔点金属膜。
进而，半导体集成电路装置的特征在于：所述半导体集成电路装置由至少2层以上的金属布线层构成，所述导电体由所述金属布线层之中的最上层构成，在所述最上层的金属布线层上设有保护膜。
进而，半导体集成电路装置的特征在于：所述保护膜由氧化硅膜和其上形成的氮化硅膜构成，在所述熔丝元件上设有除去了所述氮化硅膜的开口部。
另外，本发明为了解决上述课题而采用如下的方案。
即，一种包含熔丝元件的半导体集成电路装置的制造方法，其特征在于包括：
在半导体衬底上形成绝缘膜的工序；
将第1金属膜及第1高熔点金属膜按该顺序层叠在所述绝缘膜上的工序；
蚀刻所述第1金属膜及所述第1高熔点金属膜，形成在熔丝元件区域分离的、在所述第1金属膜上配置有所述第1高熔点金属膜的两个导电体，并在接合焊盘区域形成接合焊盘的工序；
在所述两个导电体、所述接合焊盘和所述绝缘膜上沉积非晶硅层的工序；
形成所述熔丝元件区域中覆盖所述第1高熔点金属膜上及所述两个导电体的侧面、并设在所述两个导电体的分离的所述绝缘膜上的区域的由所述非晶硅层构成的熔丝元件的工序；
在所述接合焊盘区域中除去所述非晶硅层及所述第1高熔点金属膜的工序；
在包含所述熔丝元件的所述半导体衬底上沉积由下层的氧化硅膜和上层的氮化硅膜构成的保护膜的工序；以及
除去所述接合焊盘上的所述保护膜的保护膜除去工序。
进而，半导体集成电路装置的制造方法的特征在于：在所述保护膜形成工序中，除去所述熔丝元件上的所述氮化硅膜。
进而，在其他实施方式中，半导体集成电路装置的制造方法的特征在于：还具有在沉积所述非晶硅层的工序之前沉积第2高熔点金属膜的工序，
在形成所述熔丝元件的工序中，形成所述熔丝元件区域中覆盖所述第1高熔点金属膜上及所述两个导电体的侧面、并设在所述两个导电体的分离的所述绝缘膜上的区域的由所述非晶硅层及所述第2高熔点金属膜构成的熔丝元件。
发明效果
依据本发明，能够提供通过用硅类膜形成熔丝元件，并将形成工序设定在比以往更靠近最终保护膜的层而减少熔丝元件上的绝缘膜的厚度，从而实现利用激光进行的稳定的熔丝切断，并且高成品率且长期可靠性优异的半导体集成电路装置及其制造方法。
附图说明
图1是本发明的第1实施例的示意平面图及示意截面图。
图2是组合电阻元件的分压电路的一个例子。
图3是示出现有的熔丝元件构造的示意平面图及示意截面图。
图4是本发明的第2实施例的示意平面图及示意截面图。
图5是本发明的第3实施例的示意平面图及示意截面图。
图6是本发明的第4实施例的示意平面图及示意截面图。
图7是本发明的第7实施例的示意截面图。
图8是本发明的第8实施例的示意截面图。
图9是本发明的第7实施例的工序流程的截面图。
图10是接着图9的、本发明的第7实施例的工序流程截面图。
图11是本发明的第8实施例的工序流程的截面图。
图12是接着图11的、本发明的第8实施例的工序流程截面图。
图13是本发明的第5实施例的示意截面图。
图14是本发明的第6实施例的示意截面图。
图15是本发明的第5实施例的工序流程的截面图。
图16是接着图15的、本发明的第5实施例的工序流程截面图。
图17是本发明的第6实施例的工序流程的截面图。
图18是接着图17的、本发明的第6实施例的工序流程截面图。
具体实施方式
本发明提出具有用于激光微调的熔丝电路的半导体集成电路装置，即，兼顾到熔丝元件上的绝缘膜厚的稳定和容易激光切断的熔丝元件材料的采用的、具有能够解决与激光切断加工性相关的现有的困难的熔丝构造的半导体集成电路装置及其制造方法。
以下，利用附图，对各个实施例进行说明。
[实施例1]
图1是表示本发明的第1实施例的示意平面图及示意截面图，示出采用3层金属布线工艺的例子。首先图1（1）中关于熔丝元件，采用利用溅射法进行的非晶硅层17来替换利用现有的LPCVD法进行的多晶硅层。在该熔丝元件的图上的上下两端，具备用于向连到内部电路的第2层金属布线11连接的、形成两个导电体的第3层金属布线14及将第3层金属布线14与第2层金属布线11之间相连的通孔15。该非晶硅层17以在平面上充分遮盖形成两个导电体的第3层金属布线14和通孔15的方式进行布局。在此虽然未图示，但是第1、第2及第3层金属布线使用一般的微细加工用的半导体制造工艺，例如金属布线所使用的导电体的金属采用包含Si、Cu等的添加物的Al、Cu等，在该导电体的底面配置例如由Ti、TiN等的高熔点金属构成的势垒金属，另外在该导电体的上表面层叠TiN等的防反射膜。图1（2）中，示出与本发明关系紧密的第3层金属布线14的防反射膜23。高熔点金属不限于Ti或者TiN，也可为其他Ti化合物。
图1（2）是图1（1）的熔丝元件301的切断线A－A上的截面图。本实施例中，熔丝元件301设在覆盖第2层金属布线的层间绝缘膜22上。在非晶硅层17上，层叠2层的保护膜即氧化硅膜24和氮化硅膜25。该例子中非晶硅层的形成是按最终层的布线金属形成的定时进行的，但是并不特别局限于最终布线层的形成时，也可为比最终布线层更下层的金属布线形成的定时。
另外，在图1（2）的本发明的构造中，采用以下结构：以与由第3层金属布线14构成的两个导电体的侧面部及上表面部相接的方式形成构成熔丝元件的非晶硅层17的两端，并较大地取得熔丝元件和布线的接触面积，从而得到稳定的接触电阻。
进而在该第3层金属布线图案的正下方形成用于与第2层金属布线11取得连接的通孔15，从此处通过通孔内的诸如钨的埋入金属等而向第2层金属布线11电连接，并从此处向内部电路进行布线。
在本发明中，与在布线层形成工序之前进行的现有例的多晶硅层的制作不同，为了用第1层布线层以后的层的金属布线形成工艺制作熔丝元件，取代无法避免500℃以上的高温处理的LPCVD法而采用使用硅靶材的溅射法。其形成温度为200℃以下，从而不会对已经结束形成的布线各层或层间绝缘膜造成损伤，在制造工序自由度上具有在多层的金属布线层工艺的哪个布线形成定时中都能使用的优点。
另外，溅射法与CVD法不同而有利于薄的膜的沉积，容易进行1000Å以下的薄膜沉积。另一方面，能够通过500℃以下的低温处理来进行，作为适合量产的制造方法举出了等离子体CVD法等，但是1000Å以下的膜的形成要担心稳定性。使用溅射法并将熔丝膜进一步薄膜化，这能有助于通过减少激光的熔断能量，能够抑制对周围的元件、基底的损伤，并通过缩小平面方向或垂直方向的用于具备激光损伤的尺寸容限，能够达成伴随半导体集成电路的缩小的低成本化。
但是，一般若使非晶硅层的厚度小于150Å，则在后续的最终保护膜成膜的等离子体CVD工序等、进行400℃左右的热处理时非晶硅层向基底的Al扩散，使熔丝连接部的Al与非晶硅层之间的接触电阻的高电阻化变得显著。在此，图1中采用第3层的布线14上残留由TiN等的高熔点金属构成的防反射膜23的结构，因此Al布线的上表面的非晶硅层的扩散不会成为问题。另一方面，对于Al布线的侧面，虽然Al布线和非晶硅层直接接触，但是与Al布线上表面不同，会附着干蚀刻加工时的副产物即氧或碳，从而抑制向Al的扩散。通过以上的构造，本发明所使用的非晶硅层即便考虑10％左右的膜厚偏差，也能通过设定150Å以上的目标厚度而得到与金属布线的稳定的接触电阻。
进而，在通常溅射法中，将绝缘物的靶材溅射形成在半导体衬底上的情况下，难以控制该绝缘物的电位，因此在如本发明那样以非晶硅为靶材进行溅射的情况下，向靶材的硅中添加磷、硼等的杂质从而提高杂质浓度并降低电阻率。因此通常使用例如0.01Ω·cm以下电阻率的靶材，但是利用这种靶材起到作为熔丝元件用的导电体的作用。这时，通过薄膜化而不能忽略每单位面积的表面（sheet）电阻的情况下，通过熔丝元件的长度、宽度的调整实现期望的熔丝电阻值。
另外，关于熔丝电阻的减小，还能举出在形成不含杂质的电阻率高的硅薄膜后，利用离子注入法等来注入杂质从而实现低电阻率的硅薄膜的方法，但是为了激活该杂质需要施加充分的热量，无法避免Al类的布线层、层间绝缘膜的损伤。因此，难以用准备如本发明这样的高杂质浓度/低电阻率的靶从而溅射形成以外的方法，在金属布线、层间绝缘膜形成后制作硅类材料的低电阻的熔丝元件。
另外，图1（2）中并不特别设置现有例中设置的激光切断用开口部。如前所述，其理由是因为将用作为熔丝元件的非晶硅层与最上层金属布线层在同一定时形成，所以在正上方不会有多余的布线间层间绝缘膜，以最终保护膜能够设定为适合激光切断该熔丝的膜厚。因此氧化硅膜24和氮化硅膜25的膜形成偏差会依然存在，但是这与对激光切断加工性没有问题的现有的1层金属布线工艺的情况相等，另一方面由于不存在起因于用于开口的干蚀刻偏差的熔丝上绝缘膜厚偏差，所以能够实现稳定的激光加工。进而能够缩小一直以来存在的激光切断开口图案与激光照射光点的位置偏差容限、激光切断开口部与金属布线的对位容限等的布局尺寸容限，所以能有助于熔丝元件部分的所需面积缩小。
进而，如果存在激光切断用开口部，则该部分的耐湿性优异的氮化硅膜会消失，留下水分从此处穿过氧化硅膜浸入半导体集成电路内部的余地，存在布线腐蚀、特性变动等的长期可靠性变差的可能性，但是在本发明的第1实施例中，作为开口部仅保留激光切断熔丝元件时形成的氮化硅膜的激光直径大小的孔，因此还有能够将长期可靠性的影响最小化的优点。
另外，该例子中对于熔丝元件的布线，在3层金属布线的半导体制造工艺中，使用第3层金属布线和第2层金属布线，但是2层布线工艺的情况下利用第2层金属布线和第1层金属布线形成熔丝元件和该布线，从而能得到同样的效果。另外，在1层金属布线的半导体制造工艺中，虽然未图示但是通过使用第1层金属布线和硅衬底上的高浓度扩散布线，能够得到同样的效果。这样本发明能够应用在1层以上的各种布线构成的半导体制造工艺中，可以说在半导体制造工艺选择上具备高度自由。
如以上说明的那样，本发明的第1实施例具有以下特征，即，能够提供比以往提高熔丝元件的激光切断加工的稳定性，并能将成品率下降、长期可靠性不良最小化的质量高并且熔丝元件或其周边所需要的所需面积少的廉价的半导体集成电路。
[实施例2]
图4是表示本发明的第2实施例的示意平面图及示意截面图，同样示出利用3层金属布线工艺的例子。在本实施例中，与第1实施例不同，如图4（1）那样在激光熔丝切断预定区域设置激光熔丝切断开口部10，如图4（1）的熔丝元件301的切断线A－A上的截面图即图4（2）所示，通过干蚀刻法来除去熔丝元件正上方的最终保护膜即氮化硅膜。
包含氮化硅膜的最终保护膜主要根据制造半导体集成电路装置的半导体工厂或半导体工艺的特征、以及所使用的材料、条件、热处理等而改变其膜厚。例如，为了使大电流流过而加厚最上层的金属布线层的厚度等情况下，为了调整与该最上层的金属布线层相接的最终保护膜的应力平衡，有时将最终保护膜的厚度设定为更厚。而且如本发明的第1实施例那样因原样保留熔丝元件上的最终保护膜的构造而该最终保护膜被厚膜化，从而不能充分向熔丝元件传递熔丝切断的激光能量，在该情况下，优选如第2实施例那样除去2层的保护膜之中的上层保护膜即氮化硅膜，从而确保激光加工性的方法。在该情况下，对2层保护膜之中最上层氮化硅膜进行干蚀刻时，通过将与基底的氧化硅膜的蚀刻选择性设为10：1以上的比，容易充分减小干蚀刻时基底氧化硅膜的膜减少偏差，不会如现有例那样因氧化硅膜的残留厚度偏差增大而使激光加工性的恶化明显。
另外，现有例也同样，但是因设置激光切断开口部10而消除最终保护膜即氮化硅膜，从而会出现长期可靠性变差的可能性。
例如，一般熔丝元件在激光切断后开口部内会露出其截面，但是如果对该熔丝元件施加数10V以上的高电压的情况下，落入如高温中曝露在包含离子等的电介质的水分这样的状态，则接受电能量而在激光切断面中促进化学反应，硅与水分中的氧结合而变质为氧化硅膜并膨胀。此时，不能吸收该膨胀应力的情况下，在熔丝元件周围发生裂缝或破断，从而会加速水分对内部的侵入，有时会发生侵蚀进入内部的现象。然而本发明所使用的熔丝元件，膜厚薄于同时用于现有的栅电极的2000Å到4000Å的多晶硅，且通过溅射法设定为150Å到1000Å的厚度，使熔丝切断面的面积成为现有的1/4以下，因此具有能够抑制发生化学反应的切断面积的缩小和由此产生应力的程度，并且能够减少向内部的腐蚀进展的、相对于现有例的优点。
即如以上说明的那样，本发明的第2实施例的特征在于：通过在最终保护膜形成激光切断用开口部，即便最终保护膜的氮化硅膜较厚的情况下也能维持稳定的熔丝元件的激光切断加工性，比现有方法更能减少长期可靠性不良。
[实施例3]
图5是表示本发明的第3实施例的示意平面图及示意截面图，同样示出利用3层金属布线工艺的例子。
与图1的第1实施例的差异是在非晶硅层17之下层叠设置第2高熔点金属膜18这一点。该两个层叠膜利用相同掩模图案来成批干蚀刻加工形成，因此俯视下呈同一形状，在图5（1）的平面图中无特别的不同点。
另外如图5（1）的切断线A－A上的截面即图5（2）所示，该高熔点金属膜18与熔丝端部的形成两个导电体的金属布线层14及同样由高熔点金属构成的上层的防反射膜23接触，有助于减小接触电阻。特别是用上表面的防反射膜23同样具有抑制要在由Al构成的金属布线层14的侧面担心的热处理时非晶硅层对Al的扩散的效果，因此能够脱离对于非晶硅层17的薄膜化的制约。
在第1及第2实施例中仅用非晶硅层形成熔丝元件，但是不能忽略该非晶硅层薄膜化导致的电阻值上升的情况下，或者采用对该熔丝元件的切断/未切断造成的电阻值之差敏感的半导体集成电路装置的情况下，通过在非晶硅层17之下设置例如TiN等的高熔点金属膜，大幅减小熔丝元件的电阻值。无论该非晶硅层还是TiN层都是作为金属布线的防反射膜通常使用的材料，通过追加设定该层，不会对金属布线或其周边元件等产生恶劣影响/副作用，也不会损坏激光切断的加工性。一直以来，仅用TiN构成熔丝元件的情况下，TiN熔点的高低和膜的薄厚有招致激光切断加工的不稳定性的倾向，但是通过采用本发明的2层构造，上层的非晶硅层吸收、蓄积激光的能量，从而发热，因而具有能比以往更有效地进行正下方的TiN的切断的优点。由此，熔丝元件材料即便采用高熔点金属，也不会损坏激光切断的稳定性，能够享受高熔点金属的长处。
如以上说明的那样，本发明的第3实施例具有以下特征，即，能够提供实现低电阻的熔丝元件，并且比以往提高熔丝元件的激光切断加工的稳定性，能够将可靠性不良最小化的高质量同时熔丝元件或其周边所需要的所需面积少的廉价的半导体集成电路。
[实施例4]
图6是表示本发明的第4实施例的示意平面图及示意截面图，同样示出采用3层金属布线工艺的例子。在本实施例中，除了第3实施例之外，如图6（1）所示在激光熔丝切断预定区域还设置激光熔丝切断开口部10，并且如图6（1）的熔丝元件301的切断线A－A上的截面图即图6（2）所示，用干蚀刻法仅除去熔丝正上方的最终保护膜即氮化硅膜。
其目的和效果与第2实施例相同，是设想最终保护膜的氮化硅膜25较厚、熔丝切断时激光能量不能充分传递到熔丝的情况的方式，将该方式适用于第3实施例。
通过采取这样的结构，本发明的第4实施例具有以下特征，即，通过在最终保护膜形成激光切断用开口部，即便最终保护膜的氮化硅膜较厚的情况下也能维持稳定的熔丝元件的激光切断加工性，并且比现有方法更能减小长期可靠性不良。
[实施例5]
图13是表示将利用图1示出的本发明的第1实施例扩充到半导体集成电路装置内的熔丝元件周边而适用的第5实施例的示意截面图，同样示出采用3层金属布线工艺的例子。
该图中的301表示到此说明的本发明的第1实施例的熔丝元件，除此之外追加示出负责与外部端子的电连接的接合焊盘19和作为内部电路的一个例子的NMOS晶体管401和其周边布线的情况。
首先，由适用第1实施例的非晶硅17构成，并且从配置在该熔丝元件的两端的第3层的Al等的金属布线14及由TiN等的高熔点金属构成的防反射膜23的层叠膜，通过通孔15，利用第2层金属布线11与内部电路连接（未图示）。
接着，作为内部电路的一个例子而举出的NMOS晶体管401由N型源极/漏极区域12和栅极绝缘膜9、栅电极6构成，通过接触孔7、第1层金属布线8、连接第1层和第2层金属布线的层间绝缘膜22中的通孔15、第2层金属布线11、连接第2层和第3层金属布线的层间绝缘膜22中的通孔15、作为第3层金属布线的内部电路用微细金属布线21，进行与其他元件或电路的电连接。
在此层间绝缘膜22用于一般的半导体工艺，主要由氧化硅膜构成，利用TEOS（正硅酸乙酯：Tetra Ethyl Ortho Silicate）膜或SOG（旋涂玻璃：Spin On Glass）膜并通过实施深蚀刻法、CMP（化学机械研磨：Chemical Mechanical Polishing）法等的平坦化技术，确保表面平坦性。
另外关于第1金属布线和第2金属布线的构造及形成方法，同样使用一般的微细加工用的半导体制造工艺。例如该金属布线所使用的导电体的金属，采用包含Si、Cu等的添加物的Al或Cu本身等。另外，在该导电体的底面配置例如由Ti、TiN等的高熔点金属构成的势垒金属，提高与下层的金属、硅衬底的接触性的同时提高布线的长期可靠性。另外在该导电体的上表面，层叠用于抑制光刻加工时所使用的光在导电体表面上的反射的、由TiN等的高熔点金属形成的防反射膜。即采用基于所适用的半导体制造工艺的微细规则的一般的布线材料及其层叠构造，但是在此使用与本发明无关的一般技术，因此省略这些的细节，并简化而图示。
不过关于适用该内部电路的布线所使用的微细规则的第3金属布线即内部电路用微细金属布线21，导电体的金属及其势垒金属同样以一般的构造及制造工艺进行制作，在其上层设置防反射膜而在第3金属布线加工形成时利用，但是最终如图13所示，与熔丝元件301的两端部的第3金属布线不同，除去防反射膜。该状况适用于在熔丝元件301的两端电极使用的第3金属布线以外的全部第3金属布线中，这就是第5实施例的特征。不过防反射膜最终被除去，但在所需要的光刻加工时是设置的，因此不会特别成为制造上问题。
一般，加工金属布线时利用的金属布线上的防反射膜，在刚刚沉积作为该导电体的由Al或Cu构成的金属膜之后在该金属上继续层叠，以光刻技术及干蚀刻技术成批加工该两者的沉积层。此时进行曝光时，防反射膜起到防止光随着作为导电体的金属上的光反射向意外部位的入射和由此造成的图案变形/切断的作用。
因此如果是那样的制造方法，则蚀刻加工后防反射膜和导电体始终会以整体形式存在。但是在本发明中由于随后的熔丝元件的加工中同时除去熔丝元件部分以外的防反射膜，所以成为如图13那样的构造。
另外，作为熔丝元件的制作方法，也可以用熔丝元件与第3金属布线之间设置层间绝缘膜，并且用通孔等来连接两者的方法，在此情况下成为在全部的第3金属布线上残留防反射膜的构造，但是在本发明中加工形成第3金属布线层后，原样进行熔丝元件的形成，从而设定成节省层间绝缘膜的层叠和通孔的形成工序。在熔丝元件以外的第3金属布线层上不存在防反射膜的理由之一就是以上那样的制造上的理由。
在图13中，用于将半导体集成电路内的电连接取出到半导体芯片的外部的接合焊盘19，为了接合布线的连接用途，同样配置作为最上层金属布线的第3层金属布线，使其正上方的构成最终保护膜的氧化硅膜24和氮化硅膜25开口。在此，关于从由第3层金属布线构成的接合焊盘连接到之前的内部电路的布线连接构造，与本发明无关且使用一般的技术，因此省略这些的细节，简化而图示。
关于接合焊盘19所使用的第3层金属布线，也与用作为内部电路用微细金属布线的第3层金属布线21同样，除去TiN等的防反射膜，但这与以往相比具有以下所述的优点。
在现有的制造工序上，形成接合焊盘的过程中层叠防反射膜而加工形成的情况下，也在进行用于接合焊盘部的最终保护膜开口的干蚀刻时同时除去露出于开口面的防反射膜，从而提高随后的测试探针的接触性、接合布线的粘接性。仅仅如此，也在最终保护膜开口部周围的最终保护膜下的金属层上残留防反射膜，成为从最终保护膜开口部截面露出防反射膜的截面的状态。一般，Ti类膜因热、水分等而容易氧化，例如使长时间切割时的水流接触露出的Ti类的防反射膜时，Ti氧化/膨胀从而抬起最终保护膜，因而促进对内部的水分侵入，少有引起金属布线腐蚀、特性变动的情况。
在本发明的第5实施例中，采用熔丝元件部分以外的第3金属布线上不残留防反射膜的结构，接合焊盘部的防反射膜也同样除去，因此具有防止那样的质量不良、长期可靠性不良的优点。
如以上说明的那样本发明的第5实施例具有能够提供长期可靠性优异、不需要追加的层间绝缘膜的形成及其加工工序的抑制了制造成本的熔丝元件及包含该熔丝元件的半导体集成电路装置的特征。
[实施例6]
图14是表示将由图4所示的本发明的第2实施例扩充到半导体集成电路内的熔丝元件周边而适用的第6实施例的示意截面图，同样示出采用3层金属布线工艺的例子。
在此与第5实施例同样，示出NMOS晶体管401及其周边布线和熔丝元件301和接合焊盘19，但是NMOS晶体管401、接合焊盘19及熔丝元件本身的构造与第5实施例相同。第6实施例中在由氧化硅膜24和氮化硅膜25构成的2层的最终保护膜，利用干蚀刻处理在接合焊盘19中2层都开口，而熔丝元件上的最终保护膜仅有氮化硅膜开口。如在第2实施例中说明的那样，因制造上的理由等而最终保护膜的厚度变厚，从而熔丝切断时的激光变得难以透射，在有损熔丝元件的激光加工性的情况下，这样与接合焊盘开口掩模另行准备最终保护膜的熔丝开口用光掩模，并进行加工而实现。
通过如以上说明的本发明的第6实施例，能够实现针对熔丝切断的激光透射，最终保护膜较厚的情况下，也能得到稳定的熔丝切断加工性，并且长期可靠性优异的半导体集成电路装置。
[实施例7]
图7是表示将由图5所示的本发明的第3实施例扩充到半导体集成电路装置内的熔丝元件周边而适用的第7实施例的示意截面图，同样示出采用3层金属布线工艺的例子。
在此与第5实施例同样，示出NMOS晶体管401及其周边布线和熔丝元件301和接合焊盘19，虽然NMOS晶体管401和接合焊盘19与第5实施例同样，但是熔丝元件301由适用第3实施例的非晶硅17和TiN等的高熔点金属膜18的层叠膜构成，并且从配置在该熔丝元件的两端的第3层的Al等的金属布线14及由TiN等的高熔点金属构成的防反射膜23的层叠膜，通过通孔15，利用第2层金属布线11来与内部电路连接。
关于第3金属布线与实施例5同样，仅在熔丝元件301的两端部的金属布线上层叠防反射膜，但是除去了接合焊盘19和包含NMOS晶体管401的内部电路的布线上的防反射膜。
而且关于最上层的由氧化硅膜24及氮化硅膜25构成的最终保护膜，为了将端子向外部取出仅在接合焊盘19上开口。
如以上说明的那样本发明的第7实施例具有能够提供长期可靠性优异、不需要追加的层间绝缘膜的形成及其加工工序的抑制了制造成本的低电阻的熔丝元件及包住该熔丝元件的半导体集成电路装置的特征。
[实施例8]
图8是表示将由图6所示的本发明的第4实施例扩充到半导体集成电路内的熔丝元件周边而适用的第8实施例的示意截面图，同样示出采用3层金属布线工艺的例子。
在此与第7实施例同样，示出了NMOS晶体管401及其周边布线和熔丝元件301和接合焊盘19，但是NMOS晶体管401、接合焊盘19及熔丝元件本身的构造与第7实施例相同。第8实施例中在由氧化硅膜24和氮化硅膜25构成的2层的最终保护膜，利用干蚀刻处理在接合焊盘19中2层都开口，而熔丝元件上的最终保护膜仅有氮化硅膜开口。如在第4实施例中说明的那样，因制造上的理由等而最终保护膜的厚度变厚，从而熔丝切断时的激光变得难以透射，在有损熔丝元件的激光加工性的情况下，这样与接合焊盘开口掩模另行准备最终保护膜的熔丝开口掩模，并进行加工而实现。
通过如以上说明的本发明的第8实施例，能够实现针对熔丝切断的激光透射，最终保护膜较厚的情况下，也能得到稳定的熔丝切断加工性，并且具有低电阻的熔丝元件的长期可靠性优异的半导体集成电路装置。
[实施例9]
以下作为第9实施例，利用图15、16，说明本发明的第5实施例的半导体集成电路装置的制造方法。
首先，为了在半导体衬底1上制作MOS晶体管，进行包含LOCOS绝缘膜13等的元件分离区域、栅极绝缘膜9、栅电极6、源极/漏极区域12等的工序。随后，进行BPSG膜16等的平坦绝缘膜的形成、BPSG膜中的接触孔7的形成、第1层金属布线8的形成、金属布线8上的层间绝缘膜22的形成、用于连接第1层和第2层金属布线的层间绝缘膜22中的通孔15的形成、第2层金属布线11的形成、第2层金属布线11上的层间绝缘膜22的形成（图15（1））。
在此，关于第1金属布线和第2金属布线的构造及形成方法，作为导电体的金属采用包含Si或Cu等的添加物的Al或Cu本身等，另外在该导电体的底面配置例如由Ti、TiN等的高熔点金属构成的势垒金属，在该导电体的上表面，层叠由TiN等的高熔点金属构成的防反射膜，但是省略详细。即包含以上所述的金属布线的制造工序采用一般的方法，并不局限于特殊的制造工序，从而图示也简化。
接着，进行用于连接第2层和第3层金属布线的层间绝缘膜22中的通孔15的形成、第3层金属布线14的形成（图15（2））。
在此第3金属布线构造的详细也采用一般的方法，但是图示了特别在本发明中必不可缺少的、由TiN等的高熔点金属构成的防反射膜23，表示在第3金属布线的加工结束时全部的第3金属布线层上层叠防反射膜23。
接着利用溅射法来将在本发明中特征性的、非晶硅层17层叠在半导体衬底上整个面（图15（3））。
接着，涂敷光致抗蚀剂20，利用光刻技术仅在熔丝元件形成预定区域保留光致抗蚀剂，除去其他区域的光致抗蚀剂（图16（1））。
接着，以光致抗蚀剂20为掩模，利用干蚀刻法除去熔丝元件部分以外的非晶硅层17。此时，残留在熔丝元件以外的第3层金属布线上的TiN等的高熔点金属也用同一掩模同时除去。这样第3层金属布线上的防反射膜仅残留在熔丝元件的两端的布线连接部分。
随后，作为最终保护膜依次层叠氧化硅膜24、氮化硅膜25（图16（2））。
最后，对负责与外部端子的电连接的接合焊盘19上的最终保护膜即氮化硅膜和氧化硅膜依次进行干蚀刻，从而形成开口部（图16（3））。
如以上说明的那样，本发明采用在最上层金属膜加工后追加熔丝元件形成工序的制造方法，熔丝元件自身也不使用特殊的膜，具备能适用到各种半导体制造工艺的灵活性。
[实施例10]
以下作为第10实施例，利用图17、18，说明本发明的第6实施例的半导体集成电路装置的制造方法。在此，第6实施例相对于第5实施例的构造上的不同点是最终保护膜的开口部的部分。因而，关于半导体衬底1上的第2金属布线11上的层间绝缘膜22为止的形成工序（图17（1））、利用防反射膜23的第3金属布线14的形成工序（图17（2））、熔丝元件用的非晶硅层17的沉积工序（图17（3））、用于熔丝元件加工的抗蚀剂构图工序（图18（1））、其蚀刻加工工序以及由氧化硅膜及氮化硅膜构成的最终保护膜的沉积工序，与第5实施例的半导体集成电路装置的制造方法同样。
在下面的最终保护膜的加工中，最初在氮化硅膜上形成已构图的抗蚀剂20。抗蚀剂20是在熔丝元件区域上和接合焊盘区域上局部开口的图案。以该抗蚀剂20为掩模选择性地蚀刻除去氮化硅膜25，从而在熔丝元件区域形成激光熔丝切断用开口部10，同时在接合焊盘19区域形成开口部（图18（2））。
进而，利用其他光致抗蚀剂和其他光掩模，仅蚀刻除去接合焊盘19上的氧化硅膜（图18（3））。
关于该最终保护膜的加工，能够通过采用第1加工法，即，在进行氮化硅膜加工用的第1光致抗蚀剂的涂敷、氮化硅膜上的第1光致抗蚀剂的开口、氮化硅膜的蚀刻除去后，除去第1光致抗蚀剂，进而进行第2光致抗蚀剂的涂敷、氧化硅膜上的第2光致抗蚀剂的开口、氧化硅膜的蚀刻除去、第2光致抗蚀剂的除去而实现。
或者，作为最终保护膜的第2加工法，也可以采用以下方法，即，在经过第1光致抗蚀剂的涂敷、氮化硅膜上的第1光致抗蚀剂的开口、氮化硅膜的蚀刻除去的工序之后，不除去第1光致抗蚀剂而进行第2光致抗蚀剂的涂敷、氧化硅膜上的第2光致抗蚀剂的开口、氧化硅膜的除去、第1及第2光致抗蚀剂的除去。最终保护膜的第2加工法的优点是还具有最后一次性除去第1及第2光致抗蚀剂而带来的制造工序的削减效果，同时还具有除去对接合焊盘开口部的边缘的氮化硅膜的损伤的效果。
最终保护膜的第1加工法中的第2光致抗蚀剂开口采取这样的方法，即，通过比已经进行的氮化硅膜的开口部更宽地开口，从而抑制因第2光致抗蚀剂开口的位置偏差而产生接合焊盘开口部的氧化硅膜残渣。然后以露出的氮化硅膜开口部为掩模蚀刻除去氧化硅膜，但是在该第2光致抗蚀剂开口时无法避免氧化硅膜蚀刻对露出的接合焊盘部的氮化硅膜造成损伤。通过采取该第1方法，在担心接合焊盘部边缘因促进水分进入等而造成长期可靠性不良的情况下，能够通过对最终保护膜采用第2加工法来消除该担心。
在最终保护膜的第2加工法中，在蚀刻氮化硅膜后原样覆盖第2光致抗蚀剂，同样使第2光致抗蚀剂比氮化硅膜开口部更宽地开口，但是此时，基底的第1光致抗蚀剂因先前的氮化硅膜的等离子体蚀刻处理而硬化并原样残留，因此在后面的氧化硅膜蚀刻时，能够将该硬化的第1光致抗蚀剂原样利用于开口掩模，能够抑制对基底的氮化硅膜的蚀刻损伤。
如果蚀刻中利用的第1光致抗蚀剂的硬化并不充分，且对于光致抗蚀剂的溶剂容易溶解，则在第2光致抗蚀剂涂敷前进行UV固化处理即可。通过UV固化处理使硬化进行到抗蚀剂的内部，呈难溶性的特性，不用担心因第2光致抗蚀剂的溶剂而第1光致抗蚀剂的图案走样。另外，具有也容易进行后续的第1及第2光致抗蚀剂除去的效果。
通过采用以上说明的方法，本发明除去接合焊盘开口部的防反射膜，进而避免接合焊盘开口部边缘的蚀刻损伤，从而能够提供长期可靠性优异、提高熔丝元件的激光切断性的制造方法。
[实施例11]
以下作为第11实施例，利用图9、10，说明本发明的第7实施例的半导体集成电路装置的制造方法。在此，第7实施例的半导体集成电路装置的制造方法是将第5实施例中使用的熔丝元件按照第3实施例制成非晶硅层和高熔点金属膜的层叠构造的情况下的制造方法。
因而，半导体衬底1上的第2金属布线11上的层间绝缘膜22为止的形成工序（图9（1））、到利用防反射膜23的第3金属布线14的形成工序（图9（2））会经过同一制造工序。
接着，利用溅射法将由TiN等构成的高熔点金属膜18、接着将非晶硅层17均层叠在半导体衬底上整个面（图9（3））。
接着，在进行用于熔丝元件加工的抗蚀剂构图工序（图10（1））后，以同一光致抗蚀剂为掩模，对非晶硅层17和高熔点金属膜18进行蚀刻加工。此时，用同一光致抗蚀剂掩模也同时蚀刻除去熔丝元件以外的区域的第3金属布线上的防反射膜。
然后，关于经过由氧化硅膜24及氮化硅膜25构成的最终保护膜的沉积工序（图10（2）），除去接合焊盘19上的最终保护膜（图10（3））的情形，与第5实施例的半导体集成电路装置的制造方法同样。
[实施例12]
以下作为第12实施例，利用图11、12，说明本发明的第8实施例的半导体集成电路装置的制造方法。在此，第8实施例相对于第7实施例的半导体集成电路装置的制造方法的构造上的不同点是最终保护膜的开口部的部分。因此，关于半导体衬底1上的第2金属布线11上的层间绝缘膜22为止的形成工序（图11（1））、利用防反射膜23的第3金属布线14的形成工序（图11（2））、熔丝元件用的高熔点金属膜18及非晶硅层17的沉积工序（图11（3））、用于熔丝元件加工的抗蚀剂构图工序（图12（1））、其蚀刻加工工序以及由氧化硅膜及氮化硅膜构成的最终保护膜的沉积工序，与第7实施例的制造方法同样。
关于接着的最终保护膜的加工，最初在熔丝元件上和接合焊盘上的最终保护膜之中，利用同一光致抗蚀剂蚀刻除去上层的氮化硅膜25，从而形成激光熔丝切断用开口部10和接合焊盘19上的开口部（图12（2））。
进而利用其他光致抗蚀剂和其他光掩模，仅蚀刻除去接合焊盘19上的氧化硅膜（图12（3））。
此时，对于最终保护膜的进一步详细的加工方法，如第6实施例的半导体集成电路装置的制造方法的说明中描述的那样，有除去第1光致抗蚀剂后使用第2光致抗蚀剂蚀刻除去氧化硅膜的第1加工法和以保留第1光致抗蚀剂的状态下使用第2光致抗蚀剂蚀刻除去氧化硅膜的第2加工法，采用哪种加工法都无妨。
以上的说明中，高熔点金属不限于Ti或者TiN，也可为其他Ti化合物。
以上那样的构造及制造方法的本发明不限于如到此所述的降压型串联稳压器或电压检测器，能够向进行熔丝切断而调整半导体集成电路的性能的全部制品应用。因此，本发明显然能够适用于功率管理IC以外的用途。
标号说明
1　半导体衬底；5　多晶硅膜；6　栅电极；7　接触孔；8　第1层金属布线；9　栅极绝缘膜；10　激光熔丝切断用开口部；11　第2层金属布线；12　N型源极/漏极区域；13LOCOS绝缘膜；14　第3层金属布线；15　通孔；16　BPSG膜；17　非晶硅膜；18　高熔点金属膜；19　接合焊盘；20　光致抗蚀剂；21　内部电路用微细金属布线；22　层间绝缘膜；23防反射膜；24　氧化硅膜；25　氮化硅膜；26　P型阱区域；27　N型沟道杂质区域；28　P型沟道杂质区域；301　熔丝1；302　熔丝2；303　熔丝3；304　熔丝4。

Claims (16)

1.一种半导体集成电路装置，包含：
半导体衬底；
形成在所述半导体衬底上的绝缘膜；
在所述绝缘膜上分离而配置的两个由金属构成的导电体；
层叠在所述导电体上的第1高熔点金属膜；以及
由非晶硅层构成的熔丝元件，其覆盖所述第1高熔点金属膜上及所述导电体的侧面，并且设在所述两个导电体的分离的所述绝缘膜上的区域。
2.如权利要求1所述的半导体集成电路装置，其特征在于：在所述非晶硅层之下，设有俯视下与所述非晶硅层同一形状的第2高熔点金属膜。
3.如权利要求1或2所述的半导体集成电路装置，其特征在于：所述半导体集成电路装置由至少2层以上的金属布线层构成，所述导电体由所述金属布线层之中的最上层构成，在所述最上层的金属布线层上还设有保护膜。
4.如权利要求3所述的半导体集成电路装置，其特征在于：所述保护膜由氧化硅膜和其上形成的氮化硅膜构成，在所述熔丝元件上设有除去了所述氮化硅膜的开口部。
5.如权利要求1至4的任一项所述的半导体集成电路装置，其特征在于：所述第1高熔点金属膜为TiN或者Ti化合物。
6.如权利要求2至5的任一项所述的半导体集成电路装置，其特征在于：所述第2高熔点金属膜为TiN或者Ti化合物。
7.如权利要求1至6的任一项所述的半导体集成电路装置，其特征在于：所述非晶硅层的厚度为150Å以上1000Å以下的范围。
8.如权利要求3至7的任一项所述的半导体集成电路装置，其特征在于：将所述最上层的金属布线层使用于所述熔丝元件以外的半导体集成电路装置内的布线及接合焊盘。
9.如权利要求8所述的半导体集成电路装置，其特征在于：在所述最上层的金属布线层上，未层叠由TiN或者Ti化合物构成的防反射膜。
10.一种包含熔丝元件的半导体集成电路装置的制造方法，其特征在于，包括：
在半导体衬底上形成绝缘膜的工序；
将第1金属膜及第1高熔点金属膜按该顺序层叠在所述绝缘膜上的工序；
蚀刻所述第1金属膜及所述第1高熔点金属膜，形成在熔丝元件区域分离的、在所述第1金属膜上配置有所述第1高熔点金属膜的两个导电体，并在接合焊盘区域形成接合焊盘的工序；
在所述两个导电体、所述接合焊盘和所述绝缘膜上沉积非晶硅层的工序；
形成所述熔丝元件区域中覆盖所述第1高熔点金属膜上及所述两个导电体的侧面、并设在所述两个导电体的分离的所述绝缘膜上的区域的由所述非晶硅层构成的熔丝元件的工序；
在所述接合焊盘区域中除去所述非晶硅层及所述第1高熔点金属膜的工序；
在包含所述熔丝元件的所述半导体衬底上沉积由下层的氧化硅膜和上层的氮化硅膜构成的保护膜的工序；以及
除去所述接合焊盘上的所述保护膜的保护膜除去工序。
11.如权利要求10所述的半导体集成电路装置的制造方法，其特征在于：在所述保护膜除去工序中，除去所述熔丝元件上的所述氮化硅膜。
12.如权利要求10或权利要求11所述的半导体集成电路装置的制造方法，其特征在于：
还具有在沉积所述非晶硅层的工序之前沉积第2高熔点金属膜的工序，
在形成所述熔丝元件的工序中，形成所述熔丝元件区域中覆盖所述第1高熔点金属膜上及所述两个导电体的侧面、并设在所述两个导电体的分离的所述绝缘膜上的区域的由所述非晶硅层及所述第2高熔点金属膜构成的熔丝元件。
13.如权利要求10至12的任一项所述的半导体集成电路装置的制造方法，其特征在于：所述第1高熔点金属膜使用TiN或者Ti化合物。
14.如权利要求12或13所述的半导体集成电路装置的制造方法，其特征在于：所述第2高熔点金属膜使用TiN或者Ti化合物。
15.如权利要求10至14的任一项所述的半导体集成电路装置的制造方法，其特征在于：使所述非晶硅层的厚度为150Å以上1000Å以下的范围。
16.一种包含熔丝元件的半导体集成电路装置的制造方法，其特征在于包括：
在半导体衬底上形成绝缘膜的工序；
将第1金属膜及第1高熔点金属膜按该顺序层叠在所述绝缘膜上的工序；
蚀刻所述第1金属膜及所述第1高熔点金属膜，形成在熔丝元件区域分离的、在所述第1金属膜上配置有所述第1高熔点金属膜的两个导电体的工序；
在所述两个导电体和所述绝缘膜上沉积非晶硅层的工序；
形成所述熔丝元件区域中覆盖所述第1高熔点金属膜上及所述两个导电体的侧面、并设在所述两个导电体的分离的所述绝缘膜上的区域的由所述非晶硅层构成的熔丝元件的工序；
在所述第1金属膜上形成层间绝缘膜的工序；
在所述层间绝缘膜上形成第2金属膜的工序；
蚀刻所述第2金属膜而在接合焊盘区域形成接合焊盘的工序；
在包含所述熔丝元件的所述半导体衬底上沉积由下层的氧化硅膜和上层的氮化硅膜构成的保护膜的工序；以及
除去所述接合焊盘上的所述保护膜的保护膜除去工序。
CN201610123635.XA 2015-03-06 2016-03-04 半导体集成电路装置及其制造方法 Active CN106972000B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2015-044971 2015-03-06
JP2015044971 2015-03-06
JP2015046302 2015-03-09
JP2015-046302 2015-03-09
JP2015-194573 2015-09-30
JP2015194573A JP6595873B2 (ja) 2015-03-06 2015-09-30 半導体集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN106972000A true CN106972000A (zh) 2017-07-21
CN106972000B CN106972000B (zh) 2019-09-20

Family

ID=56984183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610123635.XA Active CN106972000B (zh) 2015-03-06 2016-03-04 半导体集成电路装置及其制造方法

Country Status (4)

Country Link
JP (1) JP6595873B2 (zh)
KR (1) KR20160108202A (zh)
CN (1) CN106972000B (zh)
TW (1) TW201642430A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203678A (zh) * 2022-02-18 2022-03-18 威海嘉瑞光电科技股份有限公司 一种集成封装结构及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6956496B2 (ja) * 2017-03-07 2021-11-02 エイブリック株式会社 半導体装置
JP2019186983A (ja) * 2018-04-02 2019-10-24 株式会社豊田中央研究所 スナバコンデンサ内蔵半導体パワーモジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050189613A1 (en) * 2004-02-27 2005-09-01 Nobuaki Otsuka Semiconductor device as electrically programmable fuse element and method of programming the same
CN101101905A (zh) * 2006-07-07 2008-01-09 株式会社半导体能源研究所 装有熔丝存储器的半导体装置
US20120199942A1 (en) * 2011-02-07 2012-08-09 Rohm Co., Ltd. Semiconductor device and fabrication method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189737A (ja) 1996-12-20 1998-07-21 Sony Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050189613A1 (en) * 2004-02-27 2005-09-01 Nobuaki Otsuka Semiconductor device as electrically programmable fuse element and method of programming the same
CN101101905A (zh) * 2006-07-07 2008-01-09 株式会社半导体能源研究所 装有熔丝存储器的半导体装置
US20120199942A1 (en) * 2011-02-07 2012-08-09 Rohm Co., Ltd. Semiconductor device and fabrication method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203678A (zh) * 2022-02-18 2022-03-18 威海嘉瑞光电科技股份有限公司 一种集成封装结构及其制造方法

Also Published As

Publication number Publication date
JP2016171301A (ja) 2016-09-23
TW201642430A (zh) 2016-12-01
CN106972000B (zh) 2019-09-20
KR20160108202A (ko) 2016-09-19
JP6595873B2 (ja) 2019-10-23

Similar Documents

Publication Publication Date Title
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
KR950000866B1 (ko) 반도체장치 및 그의 제조방법
CN103972211B (zh) 半导体装置
US10763324B2 (en) Systems and methods for forming a thin film resistor integrated in an integrated circuit device
CN106972000B (zh) 半导体集成电路装置及其制造方法
US10796992B2 (en) Stack of layers for protecting against a premature breakdown of interline porous dielectrics within an integrated circuit
CN103515308B (zh) 铜内连结构及其制造方法
KR100595330B1 (ko) 반도체 소자의 금속배선 형성방법
JP4717972B2 (ja) 集積回路の製造方法
US20200118865A1 (en) Controlling performance and reliability of conductive regions in a metallization network
TW544699B (en) Method of forming a fuse
CN102651346B (zh) 用于半导体器件的钝化层
US11682617B2 (en) High aspect ratio vias for integrated circuits
CN109037191B (zh) 修调电阻及其制造方法
KR100800823B1 (ko) Ｍｉｍ 커패시터를 갖는 반도체 소자의 배선 제조 방법
JPS60224229A (ja) 半導体装置
CN116110892A (zh) 半导体元件及其制作方法
JPH1167764A (ja) 半導体装置
CN112838048A (zh) 互连结构以及其制作方法
KR100728945B1 (ko) 금속라인의 형성방법
US20170207209A1 (en) Integrated circuits with high voltage and high density capacitors and methods of producing the same
KR100687878B1 (ko) 반도체 소자의 콘택 형성 방법
KR100779392B1 (ko) 반도체 소자 및 그 제조 방법
KR19990003896A (ko) 반도체 장치의 금속 배선 형성 방법
JP2008192972A (ja) トリミングヒューズ構造とその形成方法、およびトリミングヒューズのトリミング方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Chiba County, Japan

Applicant after: ABLIC Inc.

Address before: Chiba County, Japan

Applicant before: DynaFine Semiconductor Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.

CP02 Change in the address of a patent holder