JP2016171301A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法 Download PDF

Info

Publication number
JP2016171301A
JP2016171301A JP2015194573A JP2015194573A JP2016171301A JP 2016171301 A JP2016171301 A JP 2016171301A JP 2015194573 A JP2015194573 A JP 2015194573A JP 2015194573 A JP2015194573 A JP 2015194573A JP 2016171301 A JP2016171301 A JP 2016171301A
Authority
JP
Japan
Prior art keywords
film
fuse element
integrated circuit
semiconductor integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015194573A
Other languages
English (en)
Other versions
JP6595873B2 (ja
Inventor
原田　博文
Hirobumi Harada
博文 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to TW105105311A priority Critical patent/TW201642430A/zh
Priority to US15/059,112 priority patent/US9831176B2/en
Priority to KR1020160025689A priority patent/KR20160108202A/ko
Priority to CN201610123635.XA priority patent/CN106972000B/zh
Publication of JP2016171301A publication Critical patent/JP2016171301A/ja
Priority to US15/818,007 priority patent/US10014253B2/en
Application granted granted Critical
Publication of JP6595873B2 publication Critical patent/JP6595873B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体集積回路装置の特性を調整するヒューズ素子の安定的な形成を可能とした半導体集積回路装置およびその製造方法を提供する。【解決手段】ヒューズ素子に使われる材料をスパッタリング法によるアモルファスシリコン層とし、金属配線形成と同一工程で形成することで、ヒューズ素子上の層間絶縁膜の膜厚を低減し、レーザートリミング加工の安定性を得ることが可能な半導体集積回路装置およびその製造方法とする。【選択図】図１

Description

本発明は、電気特性を調整するレーザートリミング用ヒューズ素子を用いた半導体集積回路装置およびその製造方法に関する。
半導体集積回路の分圧回路に用いられる抵抗素子には、単結晶シリコン半導体基板に半導体基板と逆導電型の不純物を注入した拡散抵抗や、不純物を注入した多結晶シリコンからなる抵抗などが用いられる。分圧回路の設計においてこのような抵抗体を複数使用する場合、その長さ・幅・抵抗率は全て同一に設定する。そうする事で形状を決定するエッチング加工プロセス時の形状ばらつきや、不純物注入ばらつきをそれぞれの抵抗素子が等しく受ける事になり、抵抗素子の絶対値はばらついたとしても、抵抗素子同士の抵抗比率を一定に保つ事が出来るためである。
この一定形状・一定抵抗率に基づく一定の抵抗値をもつ抵抗素子を分圧回路内で使用する場合、図２の２０１から２０４の抵抗群のように、単位抵抗素子２００を直列接続や並列接続することで様々な抵抗値を実現している。この単位抵抗素子２００は先に述べたように、同一形状・同一抵抗率の抵抗素子なので、この抵抗比率の高い単位抵抗素子からなる抵抗群の抵抗比も高精度に保つことができる。
また２０１から２０４の抵抗群に対しては並列に、例えば多結晶シリコンからなるヒューズ３０１から３０４を設置し、外部からレーザー照射によって切断できるようにしている。そしてこのレーザー照射によるヒューズのカット・未カットに応じ、１０９端子Ａから１１０端子Ｂの間の抵抗値を必要に応じ変えることができるようにしている。そして１１０端子Ｂから１１１端子Ｃの間に形成している固定抵抗との分圧比を１１０端子Ｂから出力している。
従来のレーザートリミングに使用されるヒューズ３０１から３０４の構造を、図３を基に説明する。
図３（１）は、図２のヒューズ３０１から３０４を横に並べて平面的に示したものである。個々のヒューズ素子は、中央の線幅を両端部よりも細くしたレーザーカット用の領域と、両端部でコンタクトホール７を介し、金属配線８によって内部回路に接続している配線接続のための領域を有している。またレーザートリミングによりヒューズ素子をカットする領域は、レーザーヒューズカット用開口部１０を設けている。
図３（２）は図３（１）のＡ−Ａ部の断面を表したものである。半導体基板１上に形成した素子分離用のＬＯＣＯＳ絶縁膜１３上に、ＭＯＳトランジスタのゲート電極と同一の層を用いた２０００Åから４０００Åの厚さの多結晶シリコン５でレーザーカット用のヒューズ素子を形成している。このときこの断面図で示すように、レーザーヒューズカット用開口部１０においては、ヒューズ直上の絶縁膜をドライエッチング処理することで膜厚を低減し、ヒューズ溶融のためにレーザーのエネルギーを効率よく伝える構造としている。このヒューズ上の絶縁膜の、ドライエッチング後の残膜厚は、レーザー加工に適した所望の膜厚としている。
ここで使用しているヒューズ材料は、ＭＯＳトランジスタのゲート電極を兼ねる多結晶シリコン５なので、金属配線層８が1層しかない半導体製造プロセスの場合、このヒューズ素子上には、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などからなる1層目の金属配線下の平坦化絶縁膜とシリコン窒化膜からなる最終保護膜しか形成されていない。しかもこのシリコン窒化膜は半導体集積回路の外部への端子取り出しのためのパッド開口部処理時に同時にエッチング除去していたのでヒューズ上には１μｍ程度の厚さのＢＰＳＧ膜しか存在していない。
しかし２層以上の金属配線を有する半導体製造プロセスとなると、図３（２）で示すようにＢＰＳＧ膜１６上に、さらに金属配線層間を絶縁するための、主にシリコン酸化膜からなる層間絶縁膜２２が積層されることになる。これが１層あたりおよそ１μｍ程度の膜厚とするとヒューズ上の絶縁膜の厚さは、配線積層層数が多いほどそれまでの金属配線１層プロセスの時に比べて増加し、数μｍのシリコン酸化膜の厚さに容易に達することになる。さらに最終保護膜が、最上層のシリコン窒化膜に加え、下層配線金属との応力緩和層となるシリコン酸化膜を採用した２層膜となると、さらにヒューズ上のシリコン酸化膜厚が増加してしまう。
このようにヒューズ上のシリコン酸化膜厚が厚くなると、ヒューズカット時のレーザーエネルギーが効率よくヒューズ切断のために消費されず、切断不良を起こす危険がある。そこで、図３（２）の断面図で示すように、最上層のシリコン窒化膜に加え、その下のシリコン酸化膜もドライエッチング技術で膜厚を低減し、レーザーカットにおける切断不良を回避するのが一般的である。
このような多結晶シリコンからなるヒューズの形成方法及びヒューズ上の絶縁膜加工方法については、例えば特許文献１に開示されている。
しかし、従来半導体集積回路に使用されるレーザーカット用ヒューズの加工には以下のような困難があった。
まず、ＭＯＳトランジスタのゲート電極と兼用する多結晶シリコンを利用したヒューズ素子においては、半導体製造プロセスの微細化と、それに伴う配線積層数増加の進展により、半導体集積回路表面から多結晶シリコンヒューズ素子までに存在する絶縁体膜厚が厚くなり、半導体集積回路の特性調整のためのヒューズカットのような、外部からのレーザー照射によるヒューズ切断が困難であった。
また、この多結晶シリコンからなるヒューズ素子へのレーザーの到達を容易にするために、多結晶シリコンヒューズ素子上の絶縁膜をフォトマスク工程及びドライエッチング工程を追加することで、所定量の絶縁膜をエッチング除去し残膜厚を所定の厚さに調整する方法については、ドライエッチングのウェハー面内ばらつきやウェハー間ばらつき、さらには積層するそれぞれの層間絶縁膜自体の膜厚ばらつきのために、絶縁膜の残膜厚のばらつきが従来よりも大きくなった。一般に、レーザーによるヒューズカットにおいては、ヒューズ素子上の絶縁膜厚が厚すぎるとエネルギーが効率よく伝わらずにヒューズ切れ残りが発生し、薄すぎるとレーザーのヒューズ素子下への透過により下地基板へダメージを与えたり、ヒューズそのものも熱の発散のために溶融したまま昇華しないで再付着したりといったヒューズ加工性の悪化というトレードオフが存在するため、絶縁膜厚に最適膜厚範囲が存在する。しかし上述のようなヒューズ上の絶縁膜厚ばらつきは、その最適膜厚範囲を越える場合があり、レーザー加工性を安定させる事が困難であった。
さらに、層間絶縁膜の積層膜数が多いほどそれに応じて増える層間絶縁膜同士の界面において、照射レーザーの反射が発生し、かつその反射度合いが界面の状態により変動するので、これがヒューズ素子に到達するレーザーエネルギーと、それによる加工の不安定さを助長していた。
また、このヒューズ上の絶縁膜を除去するときのエッチングマスクについても、被エッチング膜とエッチングマスクとのエッチング選択性の確保が難しく、エッチング量が多い場合にエッチングマスクが消失し下地にエッチングダメージを発生させる場合があった。この問題は特許文献１で提案されているエッチング時のストッパー膜を採用した場合も同様に存在する。
加えて、この多結晶シリコン層は一般に５００℃から７００℃の高温で行うＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を採用して形成しているので、この多結晶シリコン層からなるヒューズ素子を、融点の低い金属配線や有機膜を使用する層間絶縁膜形成後に形成し、ヒューズ素子上の堆積絶縁膜厚を低減する方法も採用できなかった。
特開平１０−１８９７３７号公報
そこで本発明においては、シリコン系の膜をヒューズ材料として用い、形成工程を従来よりも最終保護膜に近い層に設定することで、ヒューズ上の絶縁膜の厚さを低減し、高いドライエッチング安定制御を必要としないでレーザーによるヒューズカットを安定化できる、レーザートリミング用ヒューズ素子を用いた半導体集積回路装置およびその製造方法を提供することを課題とする。
本発明は上記課題を解決するために、以下のようにした。
まず、半導体基板と、前記半導体基板上に形成した絶縁膜と、前記絶縁膜上に離間して配置された２つの金属からなる導電体と、前記導電体上に積層する第１の高融点金属膜と、前記第１の高融点金属膜上及び前記導電体の側面を覆い、前記２つの導電体の離間した前記絶縁膜上の領域に設けられたアモルファスシリコン層からなるヒューズ素子と、を含む半導体集積回路装置とした。
さらに、前記アモルファスシリコン層の下に、平面視的に前記アモルファスシリコン層と同一形状の第２の高融点金属膜を設けたことを特徴とする半導体集積回路装置とした。
さらに、前記半導体集積回路装置は、少なくとも２層以上の金属配線層から構成され、前記導電体は前記金属配線層のうちの最上層からなり、前記最上層の金属配線層上には保護膜が設けられていること特徴とする半導体集積回路装置とした。
さらに、前記保護膜は、シリコン酸化膜と、その上に形成されたシリコン窒化膜とからなり、前記ヒューズ素子上には前記シリコン窒化膜を除去した開口部が設けられていることを特徴とする半導体集積回路装置とした。
また、本発明は上記課題を解決するために、以下のような手段をとる。
すなわち、ヒューズ素子を含む半導体集積回路装置の製造方法であって、
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜の上に第１の金属膜および第１の高融点金属膜をこの順で積層する工程と、
前記第１の金属膜および前記第１の高融点金属膜をエッチングして、ヒューズ素子領域に離間した、前記第１の金属膜の上に前記第１の高融点金属膜が配置された２つの導電体を形成し、ボンディングパッド領域にボンディングパッドを形成する工程と、
前記２つの導電体と前記ボンディングパッドと前記絶縁膜の上にアモルファスシリコン層を堆積する工程と、
前記ヒューズ素子領域において前記第１の高融点金属膜の上及び前記２つの導電体の側面を覆い、前記２つの導電体の離間した前記絶縁膜上の領域に設けられた前記アモルファスシリコン層からなるヒューズ素子を形成する工程と、
前記ボンディングパッド領域において前記アモルファスシリコン層および前記第１の高融点金属膜を除去する工程と、
前記ヒューズ素子を含む前記半導体基板上に、下層のシリコン酸化膜と上層のシリコン窒化膜とからなる保護膜を堆積する工程と、
前記ボンディングパッド上の前記保護膜を除去する保護膜形成工程と、
からなることを特徴とする半導体集積回路装置の製造方法とした。
さらに、 前記保護膜形成工程において、前記ヒューズ素子上の前記シリコン窒化膜を除去することを特徴とする請求項１に記載の半導体集積回路装置の製造方法とした。
さらに、前記アモルファスシリコン層を堆積する工程の前に、第２の高融点金属膜を堆積する工程をさらに有し、
前記ヒューズ素子を形成する工程において、前記ヒューズ素子領域において前記第１の高融点金属膜上及び前記２つの導電体の側面を覆い、前記２つの導電体の離間した前記絶縁膜上の領域に設けられた前記アモルファスシリコン層および前記第２の高融点金属膜からなるヒューズ素子を形成することを特徴とする請求項１または請求項２に記載の半導体集積回路装置の製造方法とした。
本発明によれば、シリコン系の膜でヒューズ素子を形成し、形成工程を従来よりも最終保護膜に近い層に設定してヒューズ素子上の絶縁膜の厚さを低減することで、レーザーによる安定したヒューズカットを実現し、高歩留まりで長期信頼性に優れた半導体集積回路装置およびその製造方法を提供できる。
本発明の第１の実施例を実現する模式平面図及び模式断面図である。 抵抗素子を組み合わせた分圧回路の一例である。 従来のヒューズ素子構造を示す模式平面図及び模式断面図である。 本発明の第２の実施例を実現する模式平面図及び模式断面図である。 本発明の第３の実施例を実現する模式断面図である。 本発明の第４の実施例を実現する模式断面図である。 本発明の第７の実施例を実現する模式断面図である。 本発明の第８の実施例を実現する模式断面図である。 本発明の第７の実施例を実現する工程フローの断面図である。 図９に続く、本発明の第７の実施例を実現する工程フロー断面図である。 本発明の第８の実施例を実現する工程フローの断面図である。 図１１に続く、本発明の第８の実施例を実現する工程フロー断面図である。 本発明の第５の実施例を実現する模式断面図である。 本発明の第６の実施例を実現する模式断面図である。 本発明の第５の実施例を実現する工程フローの断面図である。 図１５に続く、本発明の第５の実施例を実現する工程フロー断面図である。 本発明の第６の実施例を実現する工程フローの断面図である。 図１７に続く、本発明の第６の実施例を実現する工程フロー断面図である。
本発明は、レーザートリミングのためのヒューズ回路を有する半導体集積回路装置であって、ヒューズ素子上の絶縁膜厚の安定と、レーザーカットの容易なヒューズ素子材料の採用とを両立させた、レーザーカット加工性に関する従来の困難を解決することが可能なヒューズ構造を有する半導体集積回路装置およびその製造方法を提案するものである。
以下に、図面を用いてそれぞれの実施例について説明する。
図１は本発明の第１の実施例を表す模式平面図及び模式断面図であり、３層金属配線プロセスを用いた例を示している。まず図１（１）においてはヒューズ素子に関し、従来のＬＰＣＶＤ法による多結晶シリコン層に替えて、スパッタリング法によるアモルファスシリコン層１７を採用している。そのヒューズ素子の図上での上下両端に、内部回路へつながる２層目の金属配線１１へ接続するための、２つの導電体を形成している３層目の金属配線１４及び３層目の金属配線１４と２層目の金属配線１１の間をつなぐビアホール１５を備えている。このアモルファスシリコン層１７は、２つの導電体を形成している３層目の金属配線１４とビアホール１５を平面的に充分オーバーラップするようにレイアウトしている。ここで図示はしないが、第１、第２及び第３層目の金属配線は、一般的な微細加工用の半導体製造プロセスを使用するものであり、例えば金属配線に使用する導電体の金属は、ＳｉやＣｕなどの添加物を含んだＡｌやＣｕなどを用い、その導電体の底面には例えば、ＴｉやＴｉＮなどの高融点金属からなるバリアメタルを配し、またその導電体の上面には、ＴｉＮなどの反射防止膜を積層している。図１（２）において、本発明に関係の深い３層目の金属配線１４の反射防止膜２３を図示している。高融点金属はＴｉあるいはＴｉＮに限られるものではなく、他のＴｉ化合物でも良い。
図１（２）は図１（１）のヒューズ素子３０１の切断線Ａ−Ａにおける断面図である。本実施例においては、ヒューズ素子３０１は２層目の金属配線を覆っている層間絶縁膜２２の上に設けられている。アモルファスシリコン層１７の上には、２層の保護膜であるシリコン酸化膜２４とシリコン窒化膜２５を積層している。この例ではアモルファスシリコン層の形成は最終層の配線金属形成のタイミングで行っているが、特に最終配線層の形成時に限定するものではなく、最終配線層より下層の金属配線形成のタイミングあっても構わない。
また、図１（２）における本発明の構造では、ヒューズ素子を構成するアモルファスシリコン層１７の両端を、３層目の金属配線１４からなる２つの導電体の側面部及び上面部に接するように形成し、ヒューズ素子と配線の接触面積を大きく取り、安定的な接触抵抗を得る構造としている。
さらにその３層目の金属配線パターンの直下に２層目の金属配線１１との接続を得るためのビアホール１５を形成しており、そこからビアホール内のタングステンのような埋め込み金属などを通して２層目の金属配線１１へ電気的に接続し、そこから内部回路へ配線している。
本発明では、配線層形成工程の前に行う従来例の多結晶シリコン層の作製と異なり、第１層目の配線層以降の層の金属配線形成プロセスでヒューズ素子を作製するために、５００℃以上の高温処理を免れないＬＰＣＶＤ法に替わり、シリコンターゲット材を用いたスパッタリング法を採用している。その形成温度は２００℃以下とすることにより、既に形成を終えている配線各層や層間絶縁膜にダメージを与えることはなく、多層の金属配線層プロセスのどの配線形成タイミングにおいても使用することができる、という製造工程自由度における利点がある。
また、スパッタリング法はＣＶＤ法と異なり薄い膜の堆積に有利であり、１０００Å以下の薄膜堆積は容易である。他方、５００℃以下の低温処理で行うことができ、量産に適した製造方法としてプラズマＣＶＤ法などが挙げられるが、１０００Å以下の膜の形成は安定性に懸念がある。スパッタリング法を使用しヒューズ膜を、より薄膜化することは、レーザーによる溶断エネルギーを低減することで、周囲の素子や下地へのダメージを抑制でき、平面方向や垂直方向のレーザーダメージの備えるための寸法マージンを縮減させることで、半導体集積回路の縮小に伴う低コスト化に寄与できる。
但し、一般にアモルファスシリコン層の厚さを１５０Å未満とすると、後の最終保護膜成膜のプラズマＣＶＤ工程など、４００℃程度の熱処理時にアモルファスシリコン層が下地のＡｌに拡散し、ヒューズ接続部のＡｌとアモルファスシリコン層との間の接触抵抗の高抵抗化が顕著となる。ここで、図１においては３層目の配線１４上にＴｉＮなどの高融点金属からなる反射防止膜２３を残す構成としているので、Ａｌ配線の上面でのアモルファスシリコン層の拡散は問題とはならない。一方、Ａｌ配線の側面については、Ａｌ配線とアモルファスシリコン層が直接接触しているものの、Ａｌ配線上面と異なりドライエッチング加工時の副生成物である酸素や炭素が付着しておりＡｌへの拡散は抑制されている。以上の構造により本発明で使用するアモルファスシリコン層は、１０％程度の膜厚ばらつきを考えても、１５０Å以上の狙い厚さを設定することで、金属配線との安定的な接触抵抗を得ることが可能である。
さらに、通常スパッタリング法においては、絶縁物のターゲット材を半導体基板上にスパッタリング形成する場合、その絶縁物の電位を制御することが難しいので、本発明のようなアモルファスシリコンをターゲット材としたスパッタリングを行う場合は、ターゲット材のシリコンにリンやホウ素などの不純物を添加し不純物濃度を高め、抵抗率を下げている。そのため例えば０．０１Ω・ｃｍ以下の抵抗率のターゲット材を一般に使用しているが、これを利用しヒューズ素子のための導電体としての役割を担わせている。この場合、薄膜化することで単位面積あたりのシート抵抗が無視できなくなる場合は、ヒューズ素子の長さや幅の調整で所望のヒューズ抵抗値を実現させる。
また、ヒューズ抵抗の低減に関しては、不純物を含まない抵抗率の高いシリコン薄膜を形成した後に、不純物をイオン注入法などで注入し低抵抗率のシリコン薄膜を実現する方法も挙げられるが、その不純物の活性化のために充分な熱量の印加を行う必要があり、Ａｌ系の配線層や層間絶縁膜のダメージを回避することが出来ない。そのため、本発明のような高不純物濃度・低抵抗率のターゲットを用意しスパッタリング形成する以外の方法で、金属配線や層間絶縁膜形成後にシリコン系材料の低抵抗のヒューズ素子を作製することは困難である。
また、図１（２）においては従来例で設置していたレーザーカット用開口部は特に設けていない。その理由は先に述べたように、ヒューズ素子として使用するアモルファスシリコン層を最上層金属配線層と同一タイミングで形成しているため、直上に余分な配線間層間絶縁膜がなく、最終保護膜でこのヒューズをレーザーカットするのに充分な膜厚に設定できているからである。そのためシリコン酸化膜２４とシリコン窒化膜２５の膜形成ばらつきは依然として存在するものの、これはレーザーカット加工性に問題がなかった従来の１層金属配線プロセスの場合と同等であり、一方で開口のためのドライエッチングばらつきに起因するヒューズ上絶縁膜厚ばらつきは存在しないため、安定したレーザー加工を実現することが出来る。加えて従来存在していたレーザーカット開口パターンとレーザー照射スポットの位置ばらつきマージンや、レーザーカット開口部と金属配線との位置合わせマージンなどのレイアウト寸法マージンを縮小することができるため、ヒューズ素子部分の所要面積縮小に寄与できる。
さらに、レーザーカット用開口部が存在すると、その部分の耐湿性に優れたシリコン窒化膜が消失するので、そこからシリコン酸化膜を通して半導体集積回路内部に水分が浸入する余地が残り、配線腐食や特性変動などの長期信頼性劣化の可能性が存在するが、本発明の第１の実施例では、ヒューズ素子のレーザーカット時に形成するシリコン窒化膜のレーザー径の大きさの穴のみが開口部として残存するのみなので、長期信頼性の影響を最小化できる、という利点もある。
また、この例ではヒューズ素子の配線に、３層金属配線の半導体製造プロセスにおいて、３層目の金属配線と２層目の金属配線を使用しているが、２層配線プロセスの場合は２層目の金属配線と１層目の金属配線を利用しヒューズ素子とその配線を形成することで同様の効果を得ることができる。また、１層金属配線の半導体製造プロセスにおいては、図示しないが１層目の金属配線とシリコン基板上の高濃度拡散配線を使用することで、同様の効果を得ることが出来る。このように本発明は、1層以上の様々な配線構成の半導体製造プロセスにおいて応用することができ、半導体製造プロセス選択上の高い自由度を備えていると言える。
以上説明したように、本発明の第１の実施例は、従来に比べヒューズ素子のレーザーカット加工の安定性を高め、歩留まり低下や長期信頼性不良を最小化できる、という品質の高さとともにヒューズ素子やその周辺に必要とされる所要面積が少ない安価な半導体集積回路を提供できるという特徴を有している。
図４は本発明の第２の実施例を表す模式平面図及び模式断面図であり、同じく３層金属配線プロセスを用いた例を示している。本実施例では、第１の実施例と異なり、図４（１）のようにレーザーヒューズカット予定領域にレーザーヒューズカット開口部１０を設け、図４（１）のヒューズ素子３０１の切断線Ａ−Ａにおける断面図である図４（２）に示すように、ヒューズ素子直上の最終保護膜であるシリコン窒化膜をドライエッチング法により除去している。
主にシリコン窒化膜を含む最終保護膜は、半導体集積回路装置を製造する半導体工場や半導体プロセスの特徴、さらには使用している材料・条件・熱処理などによってその膜厚が変わることがある。例えば、大電流を流すために最上層の金属配線層の厚さを厚くしている場合などは、その最上層の金属配線層と接する最終保護膜との応力バランスを調整するために、最終保護膜の厚さを、より厚く設定する場合がある。そして本発明の第１の実施例のようにヒューズ素子上の最終保護膜をそのまま残した構造で、その最終保護膜の厚膜化のためヒューズカットのレーザーエネルギーを充分にヒューズ素子に伝達し得ない場合は、第２の実施例のように２層の保護膜のうちの上層保護膜であるシリコン窒化膜を除去し、レーザー加工性を確保する方法が好ましい。この場合、２層保護膜のうち最上層シリコン窒化膜のドライエッチング時に、下地のシリコン酸化膜とのエッチング選択性を１０：１以上の比とすることで、ドライエッチング時の下地シリコン酸化膜の膜減りばらつきを充分小さくすることは容易であり、従来例のようなシリコン酸化膜の残厚ばらつきの増大によるレーザー加工性の悪化が顕在化することはない。
また、従来例も同様ではあるが、レーザーカット開口部１０を設けることで、最終保護膜であるシリコン窒化膜がなくなり長期信頼性劣化の可能性がでてくる。
例えば、一般にヒューズ素子はレーザーカット後に開口部内でその断面を露出することになるが、このヒューズ素子に数１０Ｖ以上の高電圧が印加されたまま、高温でイオンなどの電界質を含んだ水分にさらされるような状態に陥ると、電気的なエネルギーを受けてレーザー切断面において化学反応が促進され、シリコンが水分中の酸素と結合してシリコン酸化膜に変質し膨張する。その際、その膨張応力が吸収できない場合、ヒューズ素子周囲に亀裂や破断が発生することで水分の内部への侵入を加速させ、内部へ侵食が進行する、という現象が発生する場合がある。しかし本発明で使用しているヒューズ素子は、従来のゲート電極と兼用していた２０００Åから４０００Åの多結晶シリコンよりも膜厚が薄く、スパッタリング法により１５０Åから１０００Åの厚さに設定しており、ヒューズ切断面の面積を従来の１／４以下としているので、化学反応が発生する切断面積の縮小とそれによる応力発生の度合いを抑制できており、内部への腐食進行を低減できている、という従来例に対する利点がある。
すなわち以上説明したように、本発明の第２の実施例は、最終保護膜にレーザーカット用開口部を形成することで、最終保護膜のシリコン窒化膜が厚い場合でも安定したヒューズ素子のレーザーカット加工性を維持することができ、従来方法より長期信頼性不良を低減できる、という特徴を有している。
図５は本発明の第３の実施例を表す模式平面図及び模式断面図であり、同じく３層金属配線プロセスを用いた例を示している。
図１の第１の実施例との違いは、アモルファスシリコン層１７の下に第２の高融点金属膜１８を積層して設けている点である。この２つの積層膜は同じマスクパターンを用いて一括ドライエッチング加工形成しているため平面視的に同一形状となっており、図５（１）の平面図では特に相違点はない。
また図５（１）の切断線Ａ−Ａにおける断面である図５（２）に示すように、この高融点金属膜１８は、ヒューズ端部の２つの導電体を形成している金属配線層１４及び同じく高融点金属からなる上層の反射防止膜２３と接触しており、接触抵抗の低減に寄与している。特にＡｌからなる金属配線層１４の側面で懸念されたアモルファスシリコン層の熱処理によるＡｌへの拡散を、上面の反射防止膜２３で行ったと同様、抑制する効果があるので、アモルファスシリコン層１７の薄膜化に対する制約を逃れることができている。
第１及び第２の実施例ではヒューズ素子をアモルファスシリコン層のみで形成していたが、このアモルファスシリコン層を薄膜化することによる抵抗値上昇が無視できない場合、あるいはこのヒューズ素子のカット／未カットによる抵抗値の差に敏感な半導体集積回路装置に採用している場合に、アモルファスシリコン層１７の下に例えばＴｉＮなどの高融点金属膜を設置することで大幅にヒューズ素子の抵抗値を低減させている。このアモルファスシリコン層もＴｉＮ層も金属配線の反射防止膜として一般に使用する材料であり、この層を追加設定することで金属配線やその周辺素子などに弊害・副作用が生じることはなく、レーザーカットの加工性が損なわれることもない。従来、ＴｉＮのみでヒューズ素子を構成する場合は、ＴｉＮの融点の高さと膜の薄さがレーザーカット加工の不安定性を招く傾向があったが、本発明の２層構造の採用により、上層のアモルファスシリコン層がレーザーのエネルギーを吸収、蓄積し、発熱することで、直下のＴｉＮの切断を従来に比べより効率的に行えるという利点がある。このようにすることでヒューズ素子材料に高融点金属を採用しても、レーザーカットの安定性を損なわずに、高融点金属の長所を享受できる。
以上説明したように、本発明の第３の実施例は、低抵抗なヒューズ素子を実現しながら、従来に比べヒューズ素子のレーザーカット加工の安定性を高め、信頼性不良を最小化できる、という品質の高さとともにヒューズ素子やその周辺に必要とされる所要面積が少ない安価な半導体集積回路を提供できるという特徴を有している。
図６は本発明の第４の実施例を表す模式平面図及び模式断面図であり、同じく３層金属配線プロセスを用いた例を示している。本実施例では、第３の実施例に加え、図６（１）に示すようにレーザーヒューズカット予定領域にレーザーヒューズカット開口部１０を設け、図６（１）のヒューズ素子３０１の切断線Ａ−Ａにおける断面図である図６（２）に示すように、ヒューズ直上の最終保護膜であるシリコン窒化膜のみをドライエッチング法により除去している。
その目的と効果は第２の実施例と同じで、最終保護膜のシリコン窒化膜２５が厚く、ヒューズカット時のレーザーエネルギー充分にヒューズに伝達し得ない場合を想定した形態であり、この形態を第３の実施例に適用したものである。
このような構成を取る事により、本発明の第４の実施例は、最終保護膜にレーザーカット用開口部を形成することで、最終保護膜のシリコン窒化膜が厚い場合でも安定したヒューズ素子のレーザーカット加工性を維持することができ、従来方法より長期信頼性不良を低減できる、という特徴を有している。
図１３は図１により示した本発明の第１の実施例を、半導体集積回路装置内のヒューズ素子の周辺にまで拡張して適用した第５の実施例を表す模式断面図であり、同じく３層金属配線プロセスを用いた例を示している。
この図中の３０１はこれまで説明した本発明の第１の実施例のヒューズ素子を示しており、それに加え外部端子との電気的接続を担うボンディングパッド１９と、内部回路の一例としてＮＭＯＳトランジスタ４０１とその周辺配線の様子を追加して示している。
まず、第１の実施例を適用したアモルファスシリコン１７で構成し、そのヒューズ素子の両端に配した３層目のＡｌなどの金属配線１４及びＴｉＮなどの高融点金属からなる反射防止膜２３との積層膜から、ビアホール１５を通じ、２層目の金属配線１１によって内部回路に接続している（図示せず）。
次に、内部回路の一例として挙げているＮＭＯＳトランジスタ４０１は、Ｎ型ソース／ドレイン領域１２とゲート絶縁膜９、ゲート電極６からなり、コンタクトホール７、１層目の金属配線８、１層目と２層目の金属配線を接続する層間絶縁膜２２中のビアホール１５、２層目の金属配線１１、２層目と３層目の金属配線を接続する層間絶縁膜２２中のビアホール１５、３層目の金属配線である内部回路用微細金属配線２１を通じて他の素子や回路との電気的接続を行っている。
ここで層間絶縁膜２２は、一般的な半導体プロセスで使用するもので、主にシリコン酸化膜からなり、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）膜やＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜を利用しエッチバック法やＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などによる平坦化技術を施すことで、表面平坦性を保っている。
また第１の金属配線と第２の金属配線の構造及び形成方法については、同じく一般的な微細加工用の半導体製造プロセスを使用する。例えばその金属配線に使用する導電体の金属は、ＳｉやＣｕなどの添加物を含んだＡｌや、Ｃｕそのものなどを用いている。また、その導電体の底面には例えば、ＴｉやＴｉＮなどの高融点金属からなるバリアメタルを配し、下層の金属やシリコン基板との接触性を高めると同時に配線の長期信頼性を向上させている。またその導電体の上面には、フォトリソグラフィ加工の際に用いる光の、導電体表面における反射を抑制するための、ＴｉＮなどの高融点金属による反射防止膜を積層する。すなわち適用する半導体製造プロセスの微細ルールに基づいた一般的な配線材料及びその積層構造を採用するが、ここでは本発明と関わりなく一般的な技術を使用するのでこれらの詳細を省き、簡略化して図示している。
ただこの内部回路の配線に用いる微細ルールを適用した第３の金属配線である内部回路用微細金属配線２１については、導電体の金属及びそのバリアメタルは同様に一般的な構造及び製造プロセスで作製するものであって、その上層には反射防止膜を設けて第３の金属配線加工形成時に利用するものの、最終的には図１３に示すように、ヒューズ素子３０１の両端部の第３の金属配線とは異なり、反射防止膜を除去している。この状況は、ヒューズ素子３０１の両端電極に使用する第３の金属配線以外の全ての第３の金属配線において適用されていることが第５の実施例の特徴である。ただ反射防止膜は最終的に除去されているものの、必要とされるフォトリソグラフィ加工時には設置しているので特に製造上問題とはなることはない。
一般に、金属配線を加工するときに利用する金属配線上の反射防止膜は、その導電体であるＡｌやＣｕからなる金属膜を堆積した直後にその金属上に続けて積層し、その両方の堆積層を一括してフォトリソグラフィ技術及びドライエッチング技術で加工するものである。そのときの露光の際、反射防止膜は、導電体である金属での光の反射に伴う意図せぬ箇所への光の入射とそれによるパターン変形・切断を防止する役割を担う。
そのためそのような製造方法であれば、エッチング加工後に反射防止膜と導電体は常に一体として存在することになる。但し本発明ではその後のヒューズ素子の加工においてヒューズ素子部分以外の反射防止膜を同時に除去しているため図１３のような構造となっている。
また、ヒューズ素子の製作方法としては、ヒューズ素子と第３の金属配線との間に層間絶縁膜を設け、ビアホールなどで両者を接続する方法も可能であり、その場合は全ての第３の金属配線上に反射防止膜が残る構造となるが、本発明では第３の金属配線層の加工形成後、そのままヒューズ素子の形成を行うことで、層間絶縁膜の積層とビアホールの形成工程を省けるように設定した。ヒューズ素子以外の第３の金属配線層上に反射防止膜が存在しない理由の１つは、以上のような製造上の理由によるものである。
図１３において、半導体集積回路内の電気的接続を半導体チップの外部に取り出すためのボンディングパッド１９は、ボンディングワイヤの接続用に、同じく最上層金属配線である３層目の金属配線を配し、その直上の最終保護膜を構成するシリコン酸化膜２４とシリコン窒化膜２５を開口させている。ここでは、３層目の金属配線からなるボンディングパッドから先の内部回路へ接続する配線接続構造については、本発明と関わりなく一般的な技術を使用するのでこれらの詳細を省き、簡略化して図示している。
ボンディングパッド１９に用いる３層目の金属配線についても、内部回路用微細金属配線として用いる３層目の金属配線２１と同様に、ＴｉＮなどの反射防止膜を除去しているが、これは従来に比べ以下に述べる利点を有している。
従来の製造工程上、ボンディングパッドの形成において反射防止膜を積層して加工形成した場合であっても、ボンディングパッド部の最終保護膜開口のためのドライエッチング時に開口面に露出する反射防止膜を同時に除去し、その後のテストプローブの接触性やボンディングワイヤの接着性を向上させる。ただそれでも、最終保護膜開口部周囲の最終保護膜下の金属層の上には反射防止膜が残存し、最終保護膜開口部断面から反射防止膜の断面が露出する状態になる。一般に、Ｔｉ系の膜は熱や水分などで酸化しやすく、露出したＴｉ系の反射防止膜に例えば長時間ダイシングの際の水流を接触させると、Ｔｉが酸化・膨張し最終保護膜を持ち上げることで、内部の水分侵入を促進させ、金属配線腐食や特性変動を誘起する場合が稀にある。
本発明の第５の実施例においては、ヒューズ素子部分以外の第３の金属配線上に反射防止膜を残さない構成としており、ボンディングパッド部の反射防止膜も同様に除去しているので、そのような品質不良や長期信頼性不良を防止する利点を有している。
以上説明したように本発明の第５の実施例は、長期信頼性に優れ、追加の層間絶縁膜の形成及びその加工工程が不要の製造コストを抑制したヒューズ素子及びそのヒューズ素子を含む半導体集積回路装置を提供できるという特徴を有している。
図１４は図４により示した本発明の第２の実施例を、半導体集積回路内のヒューズ素子の周辺にまで拡張して適用した第６の実施例を表す模式断面図であり、同じく３層金属配線プロセスを用いた例を示している。
ここでは第５の実施例と同様に、ＮＭＯＳトランジスタ４０１及びその周辺配線と、ヒューズ素子３０１と、ボンディングパッド１９を示しているが、ＮＭＯＳトランジスタ４０１とボンディングパッド１９及び、ヒューズ素子そのものの構造は第５の実施例と同じである。第６の実施例ではシリコン酸化膜２４とシリコン窒化膜２５からなる２層の最終保護膜において、ボンディングパッド部１９では２層ともドライエッチング処理により開口し、ヒューズ素子上の最終保護膜はシリコン窒化膜のみ開口している。第２の実施例において説明したように、製造上の理由等により最終保護膜の厚さが厚くなることでヒューズカット時のレーザーが透過しづらくなり、ヒューズ素子のレーザー加工性が損なわれる場合は、このように最終保護膜のヒューズ開口用フォトマスクを、ボンディングパッド開口マスクとは別に用意し、加工することで実現する。
以上説明したような本発明の第６の実施例により、ヒューズカットのレーザー透過に対し最終保護膜が厚い場合も、安定したヒューズカット加工性が得られ、長期信頼性に優れた半導体集積回路装置を実現できる。
図７は図５により示した本発明の第３の実施例を、半導体集積回路装置内のヒューズ素子の周辺にまで拡張して適用した第７の実施例を表す模式断面図であり、同じく３層金属配線プロセスを用いた例を示している。
ここでは第５の実施例と同様に、ＮＭＯＳトランジスタ４０１及びその周辺配線と、ヒューズ素子３０１と、ボンディングパッド１９を示しているが、ＮＭＯＳトランジスタ４０１とボンディングパッド１９は第５の実施例と同様であるものの、ヒューズ素子３０１は第３の実施例を適用したアモルファスシリコン１７とＴｉＮなどの高融点金属膜１８の積層膜で構成し、そのヒューズ素子の両端に配した３層目のＡｌなどの金属配線１４及びＴｉＮなどの高融点金属からなる反射防止膜２３の積層膜から、ビアホール１５を通じ、２層目の金属配線１１によって内部回路に接続している。
第３の金属配線については実施例５と同様に、ヒューズ素子３０１の両端部の金属配線上にのみ反射防止膜を積層するが、ボンディングパッド１９や、ＮＭＯＳトランジスタ４０１を含む内部回路の配線上の反射防止膜については除去している。
そして最上層のシリコン酸化膜２４及びシリコン窒化膜２５からなる最終保護膜については、外部への端子取り出しのためにボンディングパッド１９上のみ開口している。
以上説明したように本発明の第７の実施例は、長期信頼性に優れ、追加の層間絶縁膜の形成及びその加工工程が不要の製造コストを抑制した低抵抗のヒューズ素子及びそのヒューズ素子を含む半導体集積回路装置を提供できるという特徴を有している。
図８は図６により示した本発明の第４の実施例を、半導体集積回路内のヒューズ素子の周辺にまで拡張して適用した第８の実施例を表す模式断面図であり、同じく３層金属配線プロセスを用いた例を示している。
ここでは第７の実施例と同様に、ＮＭＯＳトランジスタ４０１及びその周辺配線と、ヒューズ素子３０１と、ボンディングパッド１９を示しているが、ＮＭＯＳトランジスタ４０１とボンディングパッド１９及び、ヒューズ素子そのものの構造は第７の実施例と同じである。第８の実施例ではシリコン酸化膜２４とシリコン窒化膜２５からなる２層の最終保護膜において、ボンディングパッド部１９では２層ともドライエッチング処理により開口し、ヒューズ素子上の最終保護膜はシリコン窒化膜のみ開口している。第４の実施例において説明したように、製造上の理由等により最終保護膜の厚さが厚くなることでヒューズカット時のレーザーが透過しづらくなり、ヒューズ素子のレーザー加工性が損なわれる場合は、このように最終保護膜のヒューズ開口マスクを、ボンディングパッド開口マスクとは別に用意し、加工することで実現する。
以上説明したような本発明の第８の実施例により、ヒューズカットのレーザー透過に対し最終保護膜が厚い場合も、安定したヒューズカット加工性が得られ、低抵抗のヒューズ素子を有する長期信頼性に優れた半導体集積回路装置を実現できる。
以下では第９の実施例として、図１５、１６を用い、本発明の第５の実施例で示した半導体集積回路装置の製造方法を説明する。
まず、半導体基板１上に、ＭＯＳトランジスタを作製するために、ＬＯＣＯＳ絶縁膜１３などの素子分離領域、ゲート絶縁膜９、ゲート電極６、ソース／ドレイン領域１２などを含む工程を行う。ついで、ＢＰＳＧ膜１６などの平坦絶縁膜の形成、ＢＰＳＧ膜中のコンタクトホール７の形成、１層目の金属配線８の形成、金属配線８上の層間絶縁膜２２の形成、１層目と２層目の金属配線を接続するための層間絶縁膜２２中のビアホール１５の形成、２層目の金属配線１１の形成、２層目の金属配線１１上の層間絶縁膜２２の形成を行う（図１５（１））。
ここで、第１の金属配線と第２の金属配線の構造及び形成方法については、導電体の金属として、ＳｉやＣｕなどの添加物を含んだＡｌや、Ｃｕそのものなどを用い、またその導電体の底面には例えば、ＴｉやＴｉＮなどの高融点金属からなるバリアメタルを配し、その導電体の上面には、ＴｉＮなどの高融点金属からなる反射防止膜を積層するが、詳細は省略する。すなわち以上述べた金属配線を含めた製造工程は一般的な方法を採用しており、特殊な製造工程に限定するものではなく、図示も簡略化している。
次に、２層目と３層目の金属配線を接続するための層間絶縁膜２２中のビアホール１５の形成、３層目の金属配線１４の形成を行う（図１５（２））。
ここでも第３の金属配線構造の詳細は一般的な方法を採用しているが、特に本発明において不可欠である、ＴｉＮなどの高融点金属からなる反射防止膜２３は図示しており、第３の金属配線の加工終了時点では全ての第３の金属配線層上に反射防止膜２３が積層されていることを表している。
次に本発明において特徴的な、アモルファスシリコン層１７を半導体基板上全面にスパッタリング法にて積層している（図１５（３））。
次に、フォトレジスト２０を塗布し、フォトリソグラフィ技術を用いてヒューズ素子形成予定領域だけにフォトレジストを残し、他の領域のフォトレジストを除去する（図１６（１））。
次に、フォトレジスト２０をマスクとして、ヒューズ素子部分以外のアモルファスシリコン層１７をドライエッチング法にて除去する。この際、ヒューズ素子以外の３層目の金属配線上に残されていたＴｉＮなどの高融点金属も同一マスクで同時に除去する。このようにして３層目の金属配線上の反射防止膜は、ヒューズ素子の両端の配線接続部分のみ残存する。
ついで、最終保護膜としてシリコン酸化膜２４、シリコン窒化膜２５を順次積層する（図１６（２））。
最後に、外部端子との電気的接続を担うボンディングパッド１９上の最終保護膜であるシリコン窒化膜とシリコン酸化膜を順次ドライエッチングし、開口部を形成する（図１６（３））。
以上説明したように、本発明は最上層金属膜加工後にヒューズ素子形成工程を追加する製造方法を採用しおり、ヒューズ素子自体も特殊な膜を使用しておらず、様々な半導体製造プロセスへ適用することができる、という柔軟性を備えている。
以下では第１０の実施例として、図１７、１８を用い、本発明の第６の実施例の製造方法を説明する。ここで、第６の実施例の第５の実施例に対する構造的な相違点は、最終保護膜の開口部の部分である。従って、半導体基板１上の第２の金属配線１１上の層間絶縁膜２２までの形成工程（図１７（１））、反射防止膜２３を用いた第３の金属配線１４の形成工程（図１７（２））、ヒューズ素子用のアモルファスシリコン層１７の堆積工程（図１７（３））、ヒューズ素子加工のためのレジストパターニング工程（図１８（１））と、そのエッチング加工工程及び、シリコン酸化膜及びシリコン窒化膜からなる最終保護膜の堆積工程については第５の実施例の製造方法と同様である。
次の最終保護膜の加工では、最初に、シリコン窒化膜の上にパターニングしたレジストを２０形成する。レジスト２０はヒューズ素子領域上とボンディングパッド領域上において部分的に開口したパターンである。このレジスト２０をマスクとしてシリコン窒化膜２５を選択的にエッチング除去することで、ヒューズ素子領域にレーザーヒューズカット用開口部１０とボンディングパッド１９領域に開口部を同時に形成する（図１８（２））。
さらに、別のフォトレジストと別のフォトマスクを用い、ボンディングパッド１９上のシリコン酸化膜のみをエッチング除去する（図１８（３））。
この最終保護膜の加工については、シリコン窒化膜加工用の第１のフォトレジストの塗布、シリコン窒化膜上の第１のフォトレジストの開口、シリコン窒化膜のエッチング除去を行った後に、第１のフォトレジストを除去し、さらに第２のフォトレジストの塗布、シリコン酸化膜上の第２のフォトレジストの開口、シリコン酸化膜のエッチング除去、第２のフォトレジストの除去、という第１の加工法を採用することで実現できる。
または、最終保護膜の第２の加工法としては、第１のフォトレジストの塗布、シリコン窒化膜上の第１のフォトレジストの開口、シリコン窒化膜のエッチング除去という工程を経た後に、第１のフォトレジストを除去せずに、第２のフォトレジストの塗布、シリコン酸化膜上の第２のフォトレジストの開口、シリコン酸化膜の除去、第１及び第２のフォトレジストの除去、という方法を採用してもよい。最終保護膜の第２の加工法の利点は、第１及び第２のフォトレジストを最後に一度に除去することによる製造工程の削減効果もあるが、ボンディングパッド開口部のエッジのシリコン窒化膜へのダメージを除去する、という効果も併せ持つ。
最終保護膜の第１の加工法における第２のフォトレジスト開口においては、既に行ったシリコン窒化膜の開口部よりも広く開口することにより、第２のフォトレジスト開口の位置ずれによるボンディングパッド開口部のシリコン酸化膜残渣の発生を抑制する方法をとる。そして露出したシリコン窒化膜開口部をマスクとしてシリコン酸化膜をエッチング除去するが、その第２のフォトレジスト開口時に露出するボンディングパッド部のシリコン窒化膜に対し、シリコン酸化膜エッチングのダメージが入ることが避けられない。この第１の方法をとることにより、ボンディングパッド部エッジでの水分進入の促進などによる長期信頼性不良が懸念される場合は、最終保護膜に対し第２の加工法を採用することでその懸念を払拭することが出来る。
最終保護膜の第２の加工法においては、シリコン窒化膜のエッチング後にそのまま第２のフォトレジストを覆い、同じくシリコン窒化膜開口部よりも広く第２のフォトレジストを開口するが、その際、下地の第１のフォトレジストは先のシリコン窒化膜のプラズマエッチング処理で硬化してそのまま残るので、次のシリコン酸化膜エッチング時には、この硬化した第１のフォトレジストをそのまま開口マスクに利用でき、下地のシリコン窒化膜へのエッチングダメージを抑制することができる。
もし、エッチングに利用した第１のフォトレジストの硬化が十分でなく、フォトレジストの溶媒に対して易溶であれば、第２のフォトレジスト塗布前にＵＶキュア処理を行うと良い。ＵＶキュア処理によってレジストの内部まで硬化が進み、難溶性の性状となり、第２のフォトレジストの溶媒によって第１のフォトレジストのパターンが崩れる懸念がなくなる。また、後続の第１および第２のフォトレジスト除去も容易になるという効果もある。
以上説明した方法を採用することにより本発明は、ボンディングパッド開口部の反射防止膜を除去し、さらにボンディングパッド開口部エッジのエッチングダメージを回避することで、長期信頼性に優れ、ヒューズ素子のレーザーカット性を向上させた製造方法を提供できる。
以下では第１１の実施例として、図９、１０を用い、本発明の第７の実施例の製造方法を説明する。ここで、第７の実施例は、第５の実施例に使用しているヒューズ素子を、第３の実施例に従い、アモルファスシリコン層と高融点金属膜との積層構造にした場合の製造方法である。
従って、半導体基板１上の第２の金属配線１１上の層間絶縁膜２２までの形成工程（図９（１））、反射防止膜２３を用いた第３の金属配線１４の形成工程（図９（２））までは同一の製造工程を経ることになる。
次に、ＴｉＮなどからなる高融点金属膜１８、続いてアモルファスシリコン層１７をともに半導体基板上全面にスパッタリング法にて積層する（図９（３））。
次に、ヒューズ素子加工のためのレジストパターニング工程（図１０（１））を行ったのち、同一フォトレジストをマスクとして、アモルファスシリコン層１７と高融点金属膜１８をエッチング加工する。その際に、ヒューズ素子以外の領域の第３の金属配線上の反射防止膜も、併せて同一フォトレジストマスクでエッチング除去する。
その後、シリコン酸化膜２４及びシリコン窒化膜２５からなる最終保護膜の堆積工程（図１０（２））を経て、ボンディングパッド１９上の最終保護膜を除去する（図１０（３））ことについては第５の実施例の製造方法と同様である。
以下では第１２の実施例として、図１１、１２を用い、本発明の第８の実施例の製造方法を説明する。ここで、第８の実施例の第７の実施例に対する構造的な相違点は、最終保護膜の開口部の部分である。従って、半導体基板１上の第２の金属配線１１上の層間絶縁膜２２までの形成工程（図１１（１））、反射防止膜２３を用いた第３の金属配線１４の形成工程（図１１（２））、ヒューズ素子用の高融点金属膜１８及びアモルファスシリコン層１７の堆積工程（図１１（３））、ヒューズ素子加工のためのレジストパターニング工程（図１２（１））と、そのエッチング加工工程及び、シリコン酸化膜及びシリコン窒化膜からなる最終保護膜の堆積工程については第７の実施例の製造方法と同様である。
次の最終保護膜の加工については、最初にヒューズ素子上とボンディングパッド上の最終保護膜のうち、上層のシリコン窒化膜２５を、同一フォトレジストを用いてエッチング除去し、レーザーヒューズカット用開口部１０とボンディングパッド１９上の開口部を形成する（図１２（２））。
さらに別のフォトレジストと別のフォトマスクを用い、ボンディングパッド１９上のシリコン酸化膜のみをエッチング除去する（図１２（３））。
このとき、最終保護膜に対するさらに詳細な加工方法は、第６の実施例の製造方法の説明において述べたように、第１のフォトレジストを除去した後に第２のフォトレジストを使ってシリコン酸化膜をエッチング除去する第１の加工法と、第１のフォトレジストを残したまま第２のフォトレジストを使ってシリコン酸化膜をエッチング除去する第２の加工法があり、そのどちらを採用しても構わない。
以上の説明において、高融点金属はＴｉあるいはＴｉＮに限られるものではなく、他のＴｉ化合物でも良い。
以上のような構造及び製造方法の本発明は、これまで述べたような降圧型シリーズレギュレータや電圧検出器に限らず、ヒューズカットを行って半導体集積回路の性能を調整する全ての製品へ応用できる。そのため、パワーマネジメントＩＣ以外への用途へも本発明が適用できることはいうまでもない。
１ 半導体基板
５ 多結晶シリコン膜
６ ゲート電極
７ コンタクトホール
８ １層目の金属配線
９ ゲート絶縁膜
１０ レーザーヒューズカット用開口部
１１ ２層目の金属配線
１２ Ｎ型ソース／ドレイン領域
１３ ＬＯＣＯＳ絶縁膜
１４ ３層目の金属配線
１５ ビアホール
１６ ＢＰＳＧ膜
１７ アモルファスシリコン膜
１８ 高融点金属膜
１９ ボンディングパッド
２０ フォトレジスト
２１ 内部回路用微細金属配線
２２ 層間絶縁膜
２３ 反射防止膜
２４ シリコン酸化膜
２５ シリコン窒化膜
２６ Ｐ型ウェル領域
２７ Ｎ型チャネル不純物領域
２８ Ｐ型チャネル不純物領域
３０１ ヒューズ１
３０２ ヒューズ２
３０３ ヒューズ３
３０４ ヒューズ４

Claims (16)

  1. 半導体基板と、
    前記半導体基板上に形成された絶縁膜と、
    前記絶縁膜上に離間して配置された金属からなる２つの導電体と、
    前記導電体上に積層された第１の高融点金属膜と、
    前記第１の高融点金属膜上及び前記導電体の側面を覆い、前記２つの導電体の離間した前記絶縁膜上の領域に設けられたアモルファスシリコン層からなるヒューズ素子と、
    を含む半導体集積回路装置。
  2. 前記アモルファスシリコン層の下に、平面視的に前記アモルファスシリコン層と同一形状の第２の高融点金属膜を設けたことを特徴とする請求項１記載の半導体集積回路装置。
  3. 前記半導体集積回路装置は、少なくとも２層以上の金属配線層から構成され、前記導電体は前記金属配線層のうちの最上層からなり、前記最上層の金属配線層上にはさらに保護膜が設けられていること特徴とする請求項１または２記載の半導体集積回路装置。
  4. 前記保護膜は、シリコン酸化膜と、その上に形成されたシリコン窒化膜とからなり、前記ヒューズ素子上には前記シリコン窒化膜を除去した開口部が設けられていることを特徴とする請求項３記載の半導体集積回路装置。
  5. 前記第１の高融点金属膜はＴｉＮあるいはＴｉ化合物であることを特徴とする請求項１乃至４のいずれか１項記載の半導体集積回路装置。
  6. 前記第２の高融点金属がＴｉＮあるいはＴｉ化合物であることを特徴とする請求項２乃至５のいずれか１項記載の半導体集積回路装置。
  7. 前記アモルファスシリコン層の厚さが１５０Å以上１０００Å以下の範囲であることを特徴とする請求項１乃至６のいずれか１項記載の半導体集積回路装置。
  8. 前記最上層の金属配線層を、前記ヒューズ素子以外の半導体集積回路装置内の配線及びボンディングパッドに使用することを特徴とする請求項３乃至７のいずれか１項記載の半導体集積回路装置。
  9. 前記最上層の金属配線層上に、ＴｉＮあるいはＴｉ化合物で構成された反射防止膜を積層していないことを特徴とする請求項８記載の半導体集積回路装置。
  10. ヒューズ素子を含む半導体集積回路装置の製造方法であって、
    半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜の上に第１の金属膜および第１の高融点金属膜をこの順で積層する工程と、
    前記第１の金属膜および前記第１の高融点金属膜をエッチングして、ヒューズ素子領域に離間した、前記第１の金属膜の上に前記第１の高融点金属膜が配置された２つの導電体を形成し、ボンディングパッド領域にボンディングパッドを形成する工程と、
    前記２つの導電体と前記ボンディングパッドと前記絶縁膜の上にアモルファスシリコン層を堆積する工程と、
    前記ヒューズ素子領域において前記第１の高融点金属膜の上及び前記２つの導電体の側面を覆い、前記２つの導電体の離間した前記絶縁膜上の領域に設けられた前記アモルファスシリコン層からなるヒューズ素子を形成する工程と、
    前記ボンディングパッド領域において前記アモルファスシリコン層および前記第１の高融点金属膜を除去する工程と、
    前記ヒューズ素子を含む前記半導体基板上に、下層のシリコン酸化膜と上層のシリコン窒化膜とからなる保護膜を堆積する工程と、
    前記ボンディングパッド上の前記保護膜を除去する保護膜形成工程と、
    からなることを特徴とする半導体集積回路装置の製造方法。
  11. 前記保護膜形成工程において、前記ヒューズ素子上の前記シリコン窒化膜を除去することを特徴とする請求項１０に記載の半導体集積回路装置の製造方法。
  12. 前記アモルファスシリコン層を堆積する工程の前に、第２の高融点金属膜を堆積する工程をさらに有し、
    前記ヒューズ素子を形成する工程において、前記ヒューズ素子領域において前記第１の高融点金属膜上及び前記２つの導電体の側面を覆い、前記２つの導電体の離間した前記絶縁膜上の領域に設けられた前記アモルファスシリコン層および前記第２の高融点金属膜からなるヒューズ素子を形成することを特徴とする請求項１０または請求項１１に記載の半導体集積回路装置の製造方法。
  13. 前記第１の高融点金属膜に、ＴｉＮあるいはＴｉ化合物を用いることを特徴とする請求項１０乃至１２のいずれか１項に記載の半導体集積回路装置の製造方法。
  14. 前記第２の高融点金属膜に、ＴｉＮあるいはＴｉ化合物を用いることを特徴とする請求項１２または１３に記載の半導体集積回路装置の製造方法。
  15. 前記アモルファスシリコン層の厚さを１５０Å以上１０００Å以下の範囲とすることを特徴とする請求項１０乃至１４のいずれか１項に記載の半導体集積回路装置の製造方法。
  16. ヒューズ素子を含む半導体集積回路装置の製造方法であって、
    半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜の上に第１の金属膜および第１の高融点金属膜をこの順で積層する工程と、
    前記第１の金属膜および前記第１の高融点金属膜をエッチングして、ヒューズ素子領域に離間した、前記第１の金属膜の上に前記第１の高融点金属膜が配置された２つの導電体を形成工程と、
    前記２つの導電体と前記絶縁膜の上にアモルファスシリコン層を堆積する工程と、
    前記ヒューズ素子領域において前記第１の高融点金属膜の上及び前記２つの導電体の側面を覆い、前記２つの導電体の離間した前記絶縁膜上の領域に設けられた前記アモルファスシリコン層からなるヒューズ素子を形成する工程と、
    前記第１の金属膜の上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜の上に第２の金属膜を形成する工程と、
    前記第２の金属膜をエッチングして、ボンディングパッド領域にボンディングパッドを形成する工程と、
    前記ヒューズ素子を含む前記半導体基板上に、下層のシリコン酸化膜と上層のシリコン窒化膜とからなる保護膜を堆積する工程と、
    前記ボンディングパッド上の前記保護膜を除去する保護膜形成工程と、
    からなることを特徴とする半導体集積回路装置の製造方法。
JP2015194573A 2015-03-06 2015-09-30 半導体集積回路装置およびその製造方法 Expired - Fee Related JP6595873B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW105105311A TW201642430A (zh) 2015-03-06 2016-02-23 半導體積體電路裝置及其製造方法
US15/059,112 US9831176B2 (en) 2015-03-06 2016-03-02 Semiconductor integrated circuit device and method of manufacturing the same
KR1020160025689A KR20160108202A (ko) 2015-03-06 2016-03-03 반도체 집적 회로 장치 및 그 제조 방법
CN201610123635.XA CN106972000B (zh) 2015-03-06 2016-03-04 半导体集成电路装置及其制造方法
US15/818,007 US10014253B2 (en) 2015-03-06 2017-11-20 Method of manufacturing semiconductor integrated circuit device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015044971 2015-03-06
JP2015044971 2015-03-06
JP2015046302 2015-03-09
JP2015046302 2015-03-09

Publications (2)

Publication Number Publication Date
JP2016171301A true JP2016171301A (ja) 2016-09-23
JP6595873B2 JP6595873B2 (ja) 2019-10-23

Family

ID=56984183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015194573A Expired - Fee Related JP6595873B2 (ja) 2015-03-06 2015-09-30 半導体集積回路装置およびその製造方法

Country Status (4)

Country Link
JP (1) JP6595873B2 (ja)
KR (1) KR20160108202A (ja)
CN (1) CN106972000B (ja)
TW (1) TW201642430A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148091A (ja) * 2017-03-07 2018-09-20 エイブリック株式会社 半導体装置
JP2019186983A (ja) * 2018-04-02 2019-10-24 株式会社豊田中央研究所 スナバコンデンサ内蔵半導体パワーモジュール

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203678B (zh) * 2022-02-18 2022-05-06 威海嘉瑞光电科技股份有限公司 一种集成封装结构及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189737A (ja) 1996-12-20 1998-07-21 Sony Corp 半導体装置の製造方法
JP4127678B2 (ja) * 2004-02-27 2008-07-30 株式会社東芝 半導体装置及びそのプログラミング方法
US7759765B2 (en) * 2006-07-07 2010-07-20 Semiconductor Energy Laboratory Co., Ltd Semiconductor device mounted with fuse memory
US9082769B2 (en) * 2011-02-07 2015-07-14 Rohm Co., Ltd. Semiconductor device and fabrication method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148091A (ja) * 2017-03-07 2018-09-20 エイブリック株式会社 半導体装置
JP2019186983A (ja) * 2018-04-02 2019-10-24 株式会社豊田中央研究所 スナバコンデンサ内蔵半導体パワーモジュール

Also Published As

Publication number Publication date
CN106972000B (zh) 2019-09-20
JP6595873B2 (ja) 2019-10-23
CN106972000A (zh) 2017-07-21
KR20160108202A (ko) 2016-09-19
TW201642430A (zh) 2016-12-01

Similar Documents

Publication Publication Date Title
JP5139689B2 (ja) 半導体装置とその製造方法
US8658529B2 (en) Method for manufacturing semiconductor device
JP4996166B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007059769A (ja) 半導体装置の製造方法、半導体装置およびウエハ
JP6595873B2 (ja) 半導体集積回路装置およびその製造方法
JP2014160801A (ja) 半導体装置
JP2018206938A (ja) 半導体装置およびその製造方法
US20070080404A1 (en) Semiconductor device
US10014253B2 (en) Method of manufacturing semiconductor integrated circuit device
WO2007024009A1 (en) Semiconductor integrated circuit device and method for manufacturing same
JP4644953B2 (ja) 半導体装置の製造方法
US8803281B2 (en) Semiconductor device
TW200527533A (en) Semiconductor device and manufacturing method thereof
JP2006222410A (ja) 半導体装置及びその製造方法
JP2007266499A (ja) 不揮発性半導体メモリ及びその製造方法
JP2008311312A (ja) 半導体装置およびその製造方法
JP4646891B2 (ja) 半導体装置及びその製造方法
US7566594B2 (en) Fabricating method of semiconductor device
JP2012004499A (ja) 半導体装置およびその製造方法
JP4670243B2 (ja) Ｅｅｐｒｏｍの製法
JP2008235749A (ja) 半導体装置
JP2023128002A (ja) 半導体装置およびその製造方法
JP5516472B2 (ja) 半導体装置の製造方法
JP2012114258A (ja) 半導体装置及びその製造方法
JP2008270256A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190927

R150 Certificate of patent or registration of utility model

Ref document number: 6595873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees