JP2014160801A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014160801A JP2014160801A JP2013245290A JP2013245290A JP2014160801A JP 2014160801 A JP2014160801 A JP 2014160801A JP 2013245290 A JP2013245290 A JP 2013245290A JP 2013245290 A JP2013245290 A JP 2013245290A JP 2014160801 A JP2014160801 A JP 2014160801A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- insulating film
- interlayer insulating
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000011229 interlayer Substances 0.000 claims abstract description 55
- 238000002161 passivation Methods 0.000 claims abstract description 40
- 239000010410 layer Substances 0.000 claims abstract description 39
- 150000004767 nitrides Chemical class 0.000 claims abstract description 30
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 26
- 230000008569 process Effects 0.000 abstract description 21
- 238000005530 etching Methods 0.000 abstract description 10
- 230000006866 deterioration Effects 0.000 abstract description 7
- 230000007774 longterm Effects 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 3
- 238000007654 immersion Methods 0.000 abstract 3
- 239000000203 mixture Substances 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 105
- 238000009966 trimming Methods 0.000 description 8
- 230000007797 corrosion Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910018125 Al-Si Inorganic materials 0.000 description 3
- 229910018182 Al—Cu Inorganic materials 0.000 description 3
- 229910018520 Al—Si Inorganic materials 0.000 description 3
- 229910018594 Si-Cu Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910008465 Si—Cu Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 241000270281 Coluber constrictor Species 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- OQZCSNDVOWYALR-UHFFFAOYSA-N flurochloridone Chemical compound FC(F)(F)C1=CC=CC(N2C(C(Cl)C(CCl)C2)=O)=C1 OQZCSNDVOWYALR-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42B—HATS; HEAD COVERINGS
- A42B1/00—Hats; Caps; Hoods
- A42B1/18—Coverings for protecting hats, caps or hoods against dust, rain, or sunshine
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42B—HATS; HEAD COVERINGS
- A42B1/00—Hats; Caps; Hoods
- A42B1/018—Hats; Caps; Hoods with means for protecting the eyes, ears or nape, e.g. sun or rain shields; with air-inflated pads or removable linings
- A42B1/0186—Hats; Caps; Hoods with means for protecting the eyes, ears or nape, e.g. sun or rain shields; with air-inflated pads or removable linings with means for protecting the ears or nape
- A42B1/0188—Protection for the ears, e.g. removable ear muffs
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42B—HATS; HEAD COVERINGS
- A42B1/00—Hats; Caps; Hoods
- A42B1/02—Hats; Stiff caps
-
- A—HUMAN NECESSITIES
- A42—HEADWEAR
- A42B—HATS; HEAD COVERINGS
- A42B3/00—Helmets; Helmet covers ; Other protective head coverings
- A42B3/04—Parts, details or accessories of helmets
- A42B3/06—Impact-absorbing shells, e.g. of crash helmets
- A42B3/062—Impact-absorbing shells, e.g. of crash helmets with reinforcing means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- D—TEXTILES; PAPER
- D10—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
- D10B—INDEXING SCHEME ASSOCIATED WITH SUBLASSES OF SECTION D, RELATING TO TEXTILES
- D10B2501/00—Wearing apparel
- D10B2501/06—Details of garments
- D10B2501/063—Fasteners
- D10B2501/0632—Fasteners of the touch-and-close type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】多層配線プロセスにおいてヒューズ開口部に起因する水分の浸入における長期信頼性の劣化を防止する半導体装置を提供する。
【解決手段】ヒューズ開口部からの水分侵入を防ぐため、酸化膜からなる層間絶縁膜をプラズマＴＥＯＳ酸化膜層の一部を残すようにエッチングし、その後パッシベーション窒化膜を堆積、パターニングした後、部分的にパッシベーション窒化膜を除去することで、ヒューズ開口部の層間絶縁膜の側壁および側底面をパッシベーション窒化膜で覆う構造とする。これにより積層されている層間絶縁膜の界面やＳＯＧ層からの水分浸入を抑えることが可能となり、水分によるＩＣ特性の劣化を防ぐことが可能となる。
【選択図】図２
【解決手段】ヒューズ開口部からの水分侵入を防ぐため、酸化膜からなる層間絶縁膜をプラズマＴＥＯＳ酸化膜層の一部を残すようにエッチングし、その後パッシベーション窒化膜を堆積、パターニングした後、部分的にパッシベーション窒化膜を除去することで、ヒューズ開口部の層間絶縁膜の側壁および側底面をパッシベーション窒化膜で覆う構造とする。これにより積層されている層間絶縁膜の界面やＳＯＧ層からの水分浸入を抑えることが可能となり、水分によるＩＣ特性の劣化を防ぐことが可能となる。
【選択図】図２
Description
本発明はＣＭＯＳトランジスタおよび抵抗および、レーザートリミング用のヒューズを有する半導体装置に関する。
電圧検出器などの高精度のアナログＩＣにおいて、トランジスタと抵抗体を組み合わせて所望の特性を得るために、たとえば多結晶シリコンの薄膜で構成されたレーザートリミング用のヒューズを、レーザー照射によって溶断することで抵抗体の組み合わせパターンを調節し、半導体ウェハの加工工程である前工程における製造バラツキによる特性のバラツキや回路の狙い値を調節する施策が一般的にとられている。
このようなアナログＩＣにおけるレーサートリミング用のヒューズについて図４から図６を参考に説明する。図４は平面図、図５は切断線Ｃ−Ｃにそった断面模式図、そして図６は切断線Ｄ−Ｄにそった断面模式図である。Ｐ型半導体基板２０１表面に形成されたフィールド絶縁膜２０３の上に多結晶シリコンの薄膜抵抗からなるヒューズ２０６が配置されている。ヒューズ２０６にレーザーが照射できるよう保護膜である窒化膜２２０、酸化膜１１９、および多層配線間の層間絶縁膜２１６、２１４を表面から部分的にエッチングし、ヒューズ開口部２２２が形成されるが、ヒューズ開口部２２２では窒素膜や層間絶縁膜の側壁がむき出しとなる。ここで、ダブルメタルプロセスもしくはそれ以上の多層配線プロセスにおいては、平坦化の１つの技術として例えばＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）からなるＳＯＧ層をコートしたのちエッチバックする技術が用いられる。ＳＯＧはエッチバックに用いる材料として優れた特性を有するが、一般に吸湿性が高いという特徴を有している。そのため、エッチバックの後に、積層している層間絶縁膜の間のＳＯＧ層２１７が残ることで、そのＳＯＧ層から水分が浸入することによりＩＣの素子特性変動をおこし、長期信頼性に関わる問題を生じうる。特にＰＭＯＳトランジスタにおいては高温状態において負のゲートバイアスを加えた場合に起こるＮＢＴＩ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｎｓｔａｂｉｌｉｔｙ）によりトランジスタの閾値電圧シフトが発生することが知られている。
ヒューズ開口部についてさらに説明する。ヒューズ開口部２２２をフォトリソグラフィーでパターニング後エッチングしヒューズ上の層間絶縁膜の膜厚を調節することで、レーザートリミング時の切れ残りなどのトリミング不良が発生しないようにしている。そして従来構造においては、最終保護膜であるパッシベーション窒化膜２２０を堆積した後に、ヒューズ開口２２２と図示されていないＰａｄ部のパッシベーション窒化膜２２０を部分的に除去したのち、改めてヒューズ上部の層間絶縁膜が一定の厚さとなるようにエッチングをしている。
尚、ヒューズ開口部２２２とＩＣチップの間に水分侵入を防ぐための第１および第２の金属配線で形成されているガードリング２２１を配置している。このガードリング２２１を有することで図５おいて示すように層間絶縁膜として用いているＳＯＧ層２１７がチップ内部へ到達しないように寸断されている。
しかしながら、ヒューズ開口部の層間絶縁膜の側壁においては、絶縁膜である酸化膜が露出している状態であり、ＳＯＧエッチバックを行っている絶縁膜層ではＳＯＧ層が露出するため水分浸入が起こりＮＢＴＩだけでなく、金属配線の腐食などが発生しＩＣの特性劣化に至る可能性がある。
そのヒューズ開口部からの水分侵入に起因する長期信頼性の劣化をさせないために、ヒューズ開口部よりＩＣの内部に、障壁となるようメタルを用いてガードリングを形成することで水分の侵入を防止する対策が、例えば、特許文献１および特許文献２において開示されている。
アナログＩＣにおいてチップサイズ縮小のため、各要素回路部の縮小は必須となるが、ヒューズ部からの水分浸入により素子特性の変動や金属配線の腐食を抑制するためにヒューズ開口部からの距離を確保するとチップサイズの拡大となり、競争力を失う。
またＳＯＧを介した水分浸入を防ぐために金属配線で障壁となるガードリングを形成する対策においても、ＮＢＴＩなどの特性シフトの抑制に効果はあるが、ヒューズ開口部にＳＯＧ層が露出しているため、金属配線のガードリングが配線腐食を起こす可能性を有することになる。
そこで本発明は、ヒューズ開口部に起因する水分の浸入における長期信頼性の劣化および配線腐食を防止することが可能な半導体装置を提供することを目的とする。
この目的を達成するために、請求項１記載の発明では、
半導体基板と、
前記半導体基板の表面に設けられたフィールド絶縁膜と、
前記フィールド絶縁膜の上に配置された抵抗体及びヒューズと、
前記ヒューズの上に設けられた第一の層間絶縁膜と、
前記第一の層間絶縁膜の上に設けられた第二の層間絶縁膜と、
前記第二の層間絶縁膜の上に設けられた、ＳＯＧ層を間に有する第三の層間絶縁膜と、
前記第三の層間絶縁膜上に形成されたパッシベーション酸化膜と、
前記ヒューズの上に、前記パッシベーション酸化膜から前記第二の層間絶縁膜の途中まで、その間の膜を除去することで設けられたヒューズ開口部と、
前記パッシベーション酸化膜の上と前記ヒューズ開口部の側面および側底面を覆うパッシベーション窒化膜と、を有し、
前記ヒューズ開口部の底面において前記第二の層間絶縁膜が前記パッシベーション窒化膜から露出するように、前記パッシベーション窒化膜が除去されていることを特徴とする半導体装置とした。
半導体基板と、
前記半導体基板の表面に設けられたフィールド絶縁膜と、
前記フィールド絶縁膜の上に配置された抵抗体及びヒューズと、
前記ヒューズの上に設けられた第一の層間絶縁膜と、
前記第一の層間絶縁膜の上に設けられた第二の層間絶縁膜と、
前記第二の層間絶縁膜の上に設けられた、ＳＯＧ層を間に有する第三の層間絶縁膜と、
前記第三の層間絶縁膜上に形成されたパッシベーション酸化膜と、
前記ヒューズの上に、前記パッシベーション酸化膜から前記第二の層間絶縁膜の途中まで、その間の膜を除去することで設けられたヒューズ開口部と、
前記パッシベーション酸化膜の上と前記ヒューズ開口部の側面および側底面を覆うパッシベーション窒化膜と、を有し、
前記ヒューズ開口部の底面において前記第二の層間絶縁膜が前記パッシベーション窒化膜から露出するように、前記パッシベーション窒化膜が除去されていることを特徴とする半導体装置とした。
また請求項２記載の発明では、請求項１記載の半導体装置において、前記ヒューズは第一の多結晶シリコンにより形成されていることを特徴とする半導体装置とした。
また請求項３記載の発明では、請求項２記載の半導体装置において、前記抵抗体は前記第一の多結晶シリコンとはことなる第二の多結晶シリコンから形成されていることを特徴とする半導体装置とした。
また請求項４記載の発明では、請求項１乃至３のいずれか１項に記載の半導体装置において、前記第一の層間絶縁膜がＢＰＳＧおよびＮＳＧ層で形成され、前記第二の層間絶縁膜がプラズマＴＥＯＳシリコン酸化膜で形成され、前記第三の層間絶縁膜がプラズマＴＥＯＳシリコン酸化膜とＳＯＧとプラズマＴＥＯＳシリコン酸化膜で構成されていることを特徴とする半導体装置とした。
また請求項５記載の発明では、請求項１乃至４のいずれか１項に記載の半導体装置において、前記ヒューズ開口部の周囲を取り囲む、金属配線材料からなるガードリングをさらに有することを特徴とする半導体装置とした。
多層配線を形成するＩＣにおいて、長期信頼性劣化の起因となるような、ヒューズ開口部から積層された層間絶縁膜側壁からの水分進入経路を確実に遮断し、ＮＢＴＩおよび配線腐食によるＩＣの特性劣化を防止することができる。
以下に、この発明の実施の形態を図面に基づいて説明する。
図１に本発明の実施例となる半導体装置のヒューズ部の平面図、図２および図３に同じ半導体装置の模式断面図を示す。
図２は図１の切断線Ａ−Ａにおける半導体装置の模式断面図であり、図３は図１の切断線Ｂ−Ｂにおける半導体装置の模式断面図である。Ｐ型シリコン半導体基板１０１上にＰＭＯＳ領域に形成されたＮ型ウエル拡散層１０２と、特に記載はしないがＮＭＯＳ領域にＰ型ウエル拡散層を形成し、ＬＯＣＯＳ法により形成された酸化膜のフィールド絶縁膜１０３を例えば４０００〜８０００Å程形成している。
図２は図１の切断線Ａ−Ａにおける半導体装置の模式断面図であり、図３は図１の切断線Ｂ−Ｂにおける半導体装置の模式断面図である。Ｐ型シリコン半導体基板１０１上にＰＭＯＳ領域に形成されたＮ型ウエル拡散層１０２と、特に記載はしないがＮＭＯＳ領域にＰ型ウエル拡散層を形成し、ＬＯＣＯＳ法により形成された酸化膜のフィールド絶縁膜１０３を例えば４０００〜８０００Å程形成している。
そして熱酸化によるゲート絶縁膜１０４を１００〜４００Å程度形成し、所望の閾値電圧を得るようにイオン注入を行なった後、ＣＶＤ法でゲート電極となる多結晶シリコン膜を堆積させ、フォトレジストでパターニングを施しゲート電極１０５とレーザートリミングでカットされるヒューズ１０６を形成している。このときゲート電極１０５およびヒューズ１０６となる多結晶シリコン膜中に、リンおよびボロンをイオン注入やＤｏｐｅｄ−ＣＶＤ法で拡散させ、電極の極性をＮ型もしくはＰ型にしている。その後、第２の多結晶シリコンを堆積させ、抵抗体となるよう、第２の多結晶シリコンに低濃度不純物をイオン注入する。ここではＰ型抵抗体でもＮ型抵抗体でもどちらを形成してもかまわない。また、Ｄｏｐｅｄ−ＣＶＤ法で形成してもかまわない。その後、フォトリソグラフィー工程の後、エッチングを施しパターンを形成し、高抵抗抵抗体１０７を作成する。
その後、ＰＭＯＳトランジスタのドレイン・ソースとなるＰ型高濃度不純物領域１０８、特に図示しないがＮＭＯＳトランジスタのソースおよびドレインとなるＮ型高濃度不純物領域を形成する。また、抵抗体のコンタクト部分の低抵抗化を図る為に、同時にＰ型またはＮ型の高濃度不純物のイオン注入を抵抗体の低濃度領域１０９に対して行い、抵抗体の両端に高濃度領域１１０を形成する。
次に第一の層間絶縁膜１１１を例えば常圧ＣＶＤ法にて５０００〜２００００Åの厚さとなるよう堆積させることで形成する。第一の層間絶縁膜はボロンとリンを含んだＢＰＳＧ膜の単層構造や、ノンドープのＮＳＧ膜とＢＰＳＧ膜の２層構造で構成してもよい。そして第一の層間絶縁膜を積層したのち、ＣＭＰ工程で平坦化処理を行い所望の厚さ、例えばシリコン基板より１００００Åの厚みにする。尚、ここでは平坦化処理としてＣＭＰを用いたが、従来から使用されてきたリフロー処理にて平坦化してもよい。
その後、接続孔１１２（コンタクトホール）を形成し、例えばタングステンなどの高融点金属を埋め込むいわゆるプラグ構造を形成したのち、第１の金属配線１１３を例えばスパッタ法で３０００Å〜８０００Å堆積させる。コンタクトのスパイク防止の為にタングステンを埋め込む前にＴｉ、ＴｉＮからなるバリアメタル層を敷いてもよい。金属配線１１３にはＡｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕを用いても構わない。そして第１の配線金属１１３をフォトリソグラフィー、エッチング工程で形成する。
次に多層配線を形成するために、第二の層間絶縁膜１１４をたとえばプラズマＣＶＤ法によるＴＥＯＳ酸化膜で５０００Å〜１５０００Åの厚みで形成し、第一の層間絶縁膜の時と同様にＣＭＰ処理にて平坦化し、例えば５０００Å程度の所望の厚みとなるような層間絶縁膜にする。その後第１の金属配線と接続するための接続孔を形成し、例えばタングステンなどの高融点金属を埋め込んだプラグ構造を形成した後、第２の金属配線１１５を例えばスパッタ法で３０００Å〜８０００Åの厚さで堆積させる。プラグ構造を形成する前には、Ｔｉ、ＴｉＮからなるバリアメタル層を敷いてもよいし、金属配線１１５にはＡｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕを用いても構わない。そして第２の金属配線１１５のパターンをフォトリソグラフィー工程およびエッチング工程で形成する。
第２の金属配線１１５を形成後、第三の層間絶縁膜１１６をプラズマＣＶＤ法によるＴＥＯＳ酸化膜にて堆積させる。このとき第三の層間絶縁膜の表面には平坦化のためにＳＯＧ（Spin On Glass）層１１７をコートしたのちエッチバックを施し、さらにＴＥＯＳ酸化膜１１６を堆積させた構造としている。ＳＯＧ法はＣＭＰプロセスに対し簡便に平坦化が行えるため、多層配線プロセスにおいて最上層の金属配線を堆積させる層間絶縁膜にはＳＯＧ法を用いる場合がある。
そしてプラズマＣＶＤ法で形成したＴＥＯＳ酸化膜とＳＯＧ層で構成される第三の層間絶縁膜に接続孔を形成し、例えばタングステンなどの高融点金属を埋め込んだプラグ構造を形成した後、第３の金属配線１１８を、第１および第２の金属配線と同様に、例えばスパッタ法で３０００〜３００００Åの厚みで堆積させる。第３の金属配線１１８は例えばＡｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕで構わない。そして第３の金属配線１１８のパターンをフォトリソグラフィー工程およびエッチング工程で形成する。
そして最終保護膜であるパッシベーション酸化膜１１９とパッシベーション窒化膜１２０の２層パッシベーション膜の形成とＰａｄ開口部およびヒューズ開口部１２２における酸化膜と絶縁膜およびパッシベーション窒化膜のパターニングを経て、半導体装置が形成される。
ここで、ヒューズ開口部１２２の周囲にはヒューズ開口部１２２からＩＣチップ内部への水分侵入を防ぐために、ヒューズ開口部１２２を取り囲むように、第１および第２の金属配線により形成されているガードリング１２１を矩形状に配置している。このガードリング１２１を配置することで、図２おいて示すように、層間絶縁膜として用いているＳＯＧ層１１７がＩＣチップ内部へと直接延伸して到達しないようにＳＯＧ層１１７を寸断することができる。
さらに本実施例では、図１、図２および図３に示すようにヒューズ開口部１２２の層間絶縁膜が露出している側壁および底面と側壁が交わる底面の周辺領域である側底面をパッシベーション窒化膜１２０で覆う構造としている。ヒューズ開口部１２２の底面は側底面を除いてパッシベーション窒化膜１２０が除去されている。パッシベーション窒化膜１２０はヒューズ開口部１２２の底面においてヒューズ開口部１２２とは異なる形状の開口部１２３を有していることになる。従って、ヒューズ開口部１２２において露出している膜は、側底面を除いた底面の第二の層間絶縁膜だけである。このように構成することで、積層されている第一、第二および第三の層間絶縁膜の界面での密着性低下から、発生した隙間を解しての水分浸入を防ぐことを可能としている。またＳＯＧ層についても同様にパッシベーション窒化膜１２０で覆う構造としているためＳＯＧ層を介しての水分浸入を抑制できる構造となっている。
また、ヒューズ開口部１２２のエッチングは第二の層間絶縁膜の途中で止まるようにしている。これは第一の層間絶縁膜まで到達させてしまうと、吸湿性のあるＢＰＳＧ層が露出してしまい、側壁をパッシベーション窒化膜１２０で覆い被してもＢＰＳＧ層を介してＩＣチップ内へ水分浸入が容易となってしまうからである。また第三の層間絶縁膜１１６でヒューズ開口部１２２のエッチングを止めてしまうと、ＳＯＧ層１１７がやはり露出してしまい水分浸入経路となりうるが、酸化膜でも水分浸入が少ないプラズマＴＥＯＳ層である第二の層間絶縁膜で開口のエッチングを止めることで、ヒューズトリミング不良を抑制しつつ水分浸入によるＩＣ特性の劣化を防ぐことが可能となっている。
本実施例により示した半導体装置の製造方法は図示しないが、第３の金属配線を形成した後、２層パッシベーション膜のうちまずパッシベーション酸化膜１１９をプラズマＣＶＤ法で堆積させた後、ヒューズの開口を第二層間絶縁膜の途中までエッチングしてヒューズ開口部１２２を形成する。その後パッシベーション窒化膜を堆積させたのち、Ｐａｄとヒューズ部分の開口を形成するためにパッシベーション窒化膜を部分的に除去することで本実施例により示した半導体装置の最終形態となる。
次に、実施例２となる、上記実施例１で示した実施形態からの変形例を図７から図９を用いて説明する。図７は変形例のヒューズ部を示す平面図であり、図８は図７の切断線Ａ−Ａにおける半導体装置の模式断面図であり、図９は図７の切断線Ｂ−Ｂにおける半導体装置の模式断面図である。
図７から明らかなように、本変形例においては第１および第２の金属配線により形成されるガードリング（図１から図３において符号１２１で示されている）をヒューズ開口部の周囲に配置していない。そして、その他の部分に関しては、実施例１と同様の構成となっている。これは、パッシベーション窒化膜１２０の水分の浸入に対する耐性が十分であることが確認できる場合は、水分の浸入に対する二重の防御のひとつである第１および第２の金属配線により形成されるガードリングを省くことが可能となるからである。ヒューズ開口部の周囲にガードリングがないと、ＳＯＧ層は寸断されず、図８および図９で示すようにＳＯＧ層がＩＣチップ内部へと延伸する可能性があるが、ヒューズ開口部に形成されたパッシベーション窒化膜１２０が水分の浸入を十分に防ぐので、ＳＯＧ層を介しての水分の浸入を懸念する必要がなくなるのである。
実施例２の構成においては、ガードリングを省いた分、切断線Ａ−Ａに沿ったヒューズ全体の長さを、製造工程において許される限りにおいて短縮することが可能となるという効果を有する。
次に、実施例３を図１０および図１１を用いて説明する。図１０は実施例３のヒューズ部を示す平面図であり、図１１はその変形例となるヒューズ部を示す平面図である。実施例３においては、ヒューズ開口部の最終的な形状を決定しているパッシベーション窒化膜１２０の開口部１２３の形状を、それぞれのヒューズにおいて独立した開口部が配置されるようにしてある。それぞれのヒューズにおける開口部１２３の形状は図１０では矩形（長方形）であり、変形例である図１１では円形としている。開口部１２３の形状はパッシベーション窒化膜１２０のパターニングで決まるので、追加の工程は生じない。このようにそれぞれのヒューズにおいて独立した開口を配置することで、レーザートリミングにおいて切断されるヒューズの部分だけが露出され、その周囲はパッシベーション窒化膜１２０によって覆われることになるので、高温で溶断されたヒューズの残渣による汚染の影響を小さくし、さらに溶断されるヒューズの周囲の温度が上がることによる膨張の影響を抑制するという効果を有する。
以上に示した実施例においては、３層の金属配線プロセスを例に説明したが、４層以上の多層配線プロセスにおいても同様に本発明を適用することが可能であることはいうまでもない。
１０１、２０１ Ｐ型シリコン半導体基板
１０２ Ｎ型ウエル拡散層
１０３、２０３ フィールド絶縁膜
１０４ ゲート絶縁膜
１０５ ゲート電極
１０６ ヒューズ
１０７ 高抵抗抵抗体
１０８ Ｐ型高濃度不純物領域
１０９ 抵抗体の低濃度領域
１１０ 抵抗体の高濃度領域
１１１、２１１ 第一の層間絶縁膜
１１２ 接続孔
１１３ 第一の金属配線
１１４、２１４ 第二の層間絶縁膜
１１５ 第二の金属配線
１１６、２１６ 第三の層間絶縁膜
１１７、２１７ ＳＯＧ層
１１８ 第三の金属配線
１１９、２１９ パッシベーション酸化膜
１２０、２２０ パッシベーション窒化膜
１２１、２２１ ガードリング
１２２、２２２ ヒューズ開口部
１２３ パッシベーション窒化膜の開口部
１０２ Ｎ型ウエル拡散層
１０３、２０３ フィールド絶縁膜
１０４ ゲート絶縁膜
１０５ ゲート電極
１０６ ヒューズ
１０７ 高抵抗抵抗体
１０８ Ｐ型高濃度不純物領域
１０９ 抵抗体の低濃度領域
１１０ 抵抗体の高濃度領域
１１１、２１１ 第一の層間絶縁膜
１１２ 接続孔
１１３ 第一の金属配線
１１４、２１４ 第二の層間絶縁膜
１１５ 第二の金属配線
１１６、２１６ 第三の層間絶縁膜
１１７、２１７ ＳＯＧ層
１１８ 第三の金属配線
１１９、２１９ パッシベーション酸化膜
１２０、２２０ パッシベーション窒化膜
１２１、２２１ ガードリング
１２２、２２２ ヒューズ開口部
１２３ パッシベーション窒化膜の開口部
Claims (6)
- 半導体基板と、
前記半導体基板の表面に設けられたフィールド絶縁膜と、
前記フィールド絶縁膜の上に配置された抵抗体及びヒューズと、
前記ヒューズの上に設けられた第一の層間絶縁膜と、
前記第一の層間絶縁膜の上に設けられた第二の層間絶縁膜と、
前記第二の層間絶縁膜の上に設けられた、ＳＯＧ層を間に有する第三の層間絶縁膜と、
前記第三の層間絶縁膜上に形成されたパッシベーション酸化膜と、
前記ヒューズの上に、前記パッシベーション酸化膜から前記第二の層間絶縁膜の途中まで、その間の膜を除去することで設けられたヒューズ開口部と、
前記パッシベーション酸化膜の上と前記ヒューズ開口部の側面および側底面を覆うパッシベーション窒化膜と、
を有し、
前記ヒューズ開口部の底面において前記第二の層間絶縁膜が前記パッシベーション窒化膜から露出するように、前記パッシベーション窒化膜が除去されていて、前記パッシベーション窒化膜は前記ヒューズ開口部とは異なる形状の開口部を有することを特徴とする半導体装置。 - 前記ヒューズは第一の多結晶シリコンにより形成されていることを特徴とする、請求項１記載の半導体装置。
- 前記抵抗体は前記第一の多結晶シリコンとはことなる第二の多結晶シリコンから形成されていることを特徴とする、請求項２記載の半導体装置。
- 前記ヒューズ開口部の周囲を取り囲む、金属配線材料からなるガードリングをさらに有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
- 前記ヒューズは複数配置されており、前記パッシベーション窒化膜が有する前記開口部は、それぞれの前記ヒューズにおいて独立した開口部となっていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
- 前記第一の層間絶縁膜がＢＰＳＧおよびＮＳＧ層で形成され、前記第二の層間絶縁膜がプラズマＴＥＯＳシリコン酸化膜で形成され、前記第三の層間絶縁膜がプラズマＴＥＯＳシリコン酸化膜とＳＯＧとプラズマＴＥＯＳシリコン酸化膜で構成されていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013245290A JP6215020B2 (ja) | 2013-01-25 | 2013-11-27 | 半導体装置 |
| TW103101602A TWI618221B (zh) | 2013-01-25 | 2014-01-16 | 半導體裝置 |
| KR1020140008320A KR102156820B1 (ko) | 2013-01-25 | 2014-01-23 | 반도체 장치 |
| US14/161,894 US9570537B2 (en) | 2013-01-25 | 2014-01-23 | Semiconductor device |
| CN201410033375.8A CN103972211B (zh) | 2013-01-25 | 2014-01-24 | 半导体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013012386 | 2013-01-25 | ||
| JP2013012386 | 2013-01-25 | ||
| JP2013245290A JP6215020B2 (ja) | 2013-01-25 | 2013-11-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014160801A true JP2014160801A (ja) | 2014-09-04 |
| JP6215020B2 JP6215020B2 (ja) | 2017-10-18 |
Family
ID=51222018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013245290A Active JP6215020B2 (ja) | 2013-01-25 | 2013-11-27 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9570537B2 (ja) |
| JP (1) | JP6215020B2 (ja) |
| KR (1) | KR102156820B1 (ja) |
| CN (1) | CN103972211B (ja) |
| TW (1) | TWI618221B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016122771A (ja) * | 2014-12-25 | 2016-07-07 | ローム株式会社 | チップ部品 |
| JP2016213293A (ja) * | 2015-05-01 | 2016-12-15 | エスアイアイ・セミコンダクタ株式会社 | 半導体集積回路装置 |
| JP7158160B2 (ja) | 2018-03-05 | 2022-10-21 | エイブリック株式会社 | 半導体装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789178A (zh) * | 2014-12-25 | 2016-07-20 | 中航（重庆）微电子有限公司 | 熔丝结构、包含该熔丝结构的半导体器件及制备方法 |
| JP6620024B2 (ja) * | 2015-03-12 | 2019-12-11 | エイブリック株式会社 | 半導体装置 |
| JP6620023B2 (ja) * | 2015-03-12 | 2019-12-11 | エイブリック株式会社 | 半導体装置およびその製造方法 |
| US9917055B2 (en) * | 2015-03-12 | 2018-03-13 | Sii Semiconductor Corporation | Semiconductor device having fuse element |
| JP2017045839A (ja) * | 2015-08-26 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6926806B2 (ja) * | 2017-08-09 | 2021-08-25 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| US10651136B2 (en) * | 2017-09-05 | 2020-05-12 | Globalfoundries Inc. | Technique for decoupling plasma antennae from actual circuitry |
| JP7390841B2 (ja) * | 2019-09-30 | 2023-12-04 | エイブリック株式会社 | 半導体装置及びその製造方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722508A (ja) * | 1993-06-24 | 1995-01-24 | Hitachi Ltd | 半導体集積回路装置 |
| JPH0846048A (ja) * | 1994-07-26 | 1996-02-16 | Oki Electric Ind Co Ltd | 半導体素子の冗長回路の製造方法 |
| JPH08125023A (ja) * | 1994-10-28 | 1996-05-17 | Sony Corp | 半導体装置の製造方法 |
| US5879966A (en) * | 1994-09-06 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making an integrated circuit having an opening for a fuse |
| JP2001185626A (ja) * | 1999-11-26 | 2001-07-06 | Samsung Electronics Co Ltd | 半導体素子のヒューズ部及びその形成方法 |
| JP2001189385A (ja) * | 1999-12-22 | 2001-07-10 | Samsung Electronics Co Ltd | 半導体素子のヒューズ部及びその形成方法 |
| JP2003037168A (ja) * | 2001-07-04 | 2003-02-07 | Samsung Electronics Co Ltd | 半導体素子のリペアヒューズ開口方法 |
| US20030134457A1 (en) * | 1999-08-31 | 2003-07-17 | Samsung Electronics Co., Ltd. | Semiconductor device capable of preventing moisture absorption of fuse area thereof and method for manufacturing the fuse area |
| JP2003282714A (ja) * | 2002-03-11 | 2003-10-03 | Samsung Electronics Co Ltd | 半導体装置のヒューズボックスガードリング形成方法及びこれを利用した半導体装置 |
| JP2004179358A (ja) * | 2002-11-27 | 2004-06-24 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2007165569A (ja) * | 2005-12-14 | 2007-06-28 | Sharp Corp | 半導体装置 |
| JP2008071991A (ja) * | 2006-09-15 | 2008-03-27 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2695548B2 (ja) | 1991-09-04 | 1997-12-24 | 富士通株式会社 | 半導体装置 |
| KR100483226B1 (ko) * | 1997-10-13 | 2005-04-15 | 후지쯔 가부시끼가이샤 | 퓨즈를 갖는 반도체 장치 및 그 제조 방법 |
| JP3584928B2 (ja) * | 2002-01-16 | 2004-11-04 | セイコーエプソン株式会社 | 半導体装置 |
| US7566607B2 (en) * | 2004-09-30 | 2009-07-28 | Ricoh Company, Ltd. | Semiconductor device and fabrication process thereof |
| JP5544812B2 (ja) * | 2009-10-02 | 2014-07-09 | 株式会社リコー | 半導体装置 |
| US8350337B2 (en) * | 2009-12-29 | 2013-01-08 | United Microelectronics Corp. | Semiconductor device and method of forming the same |
| JP2012004499A (ja) * | 2010-06-21 | 2012-01-05 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
-
2013
- 2013-11-27 JP JP2013245290A patent/JP6215020B2/ja active Active
-
2014
- 2014-01-16 TW TW103101602A patent/TWI618221B/zh active
- 2014-01-23 US US14/161,894 patent/US9570537B2/en active Active
- 2014-01-23 KR KR1020140008320A patent/KR102156820B1/ko active IP Right Grant
- 2014-01-24 CN CN201410033375.8A patent/CN103972211B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722508A (ja) * | 1993-06-24 | 1995-01-24 | Hitachi Ltd | 半導体集積回路装置 |
| JPH0846048A (ja) * | 1994-07-26 | 1996-02-16 | Oki Electric Ind Co Ltd | 半導体素子の冗長回路の製造方法 |
| US5879966A (en) * | 1994-09-06 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making an integrated circuit having an opening for a fuse |
| JPH08125023A (ja) * | 1994-10-28 | 1996-05-17 | Sony Corp | 半導体装置の製造方法 |
| US20030134457A1 (en) * | 1999-08-31 | 2003-07-17 | Samsung Electronics Co., Ltd. | Semiconductor device capable of preventing moisture absorption of fuse area thereof and method for manufacturing the fuse area |
| JP2001185626A (ja) * | 1999-11-26 | 2001-07-06 | Samsung Electronics Co Ltd | 半導体素子のヒューズ部及びその形成方法 |
| JP2001189385A (ja) * | 1999-12-22 | 2001-07-10 | Samsung Electronics Co Ltd | 半導体素子のヒューズ部及びその形成方法 |
| JP2003037168A (ja) * | 2001-07-04 | 2003-02-07 | Samsung Electronics Co Ltd | 半導体素子のリペアヒューズ開口方法 |
| JP2003282714A (ja) * | 2002-03-11 | 2003-10-03 | Samsung Electronics Co Ltd | 半導体装置のヒューズボックスガードリング形成方法及びこれを利用した半導体装置 |
| JP2004179358A (ja) * | 2002-11-27 | 2004-06-24 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2007165569A (ja) * | 2005-12-14 | 2007-06-28 | Sharp Corp | 半導体装置 |
| JP2008071991A (ja) * | 2006-09-15 | 2008-03-27 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016122771A (ja) * | 2014-12-25 | 2016-07-07 | ローム株式会社 | チップ部品 |
| US10586774B2 (en) | 2014-12-25 | 2020-03-10 | Rohm Co., Ltd. | Structure comprising an inductor and resistor |
| JP2016213293A (ja) * | 2015-05-01 | 2016-12-15 | エスアイアイ・セミコンダクタ株式会社 | 半導体集積回路装置 |
| JP7158160B2 (ja) | 2018-03-05 | 2022-10-21 | エイブリック株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI618221B (zh) | 2018-03-11 |
| TW201448162A (zh) | 2014-12-16 |
| KR102156820B1 (ko) | 2020-09-16 |
| CN103972211B (zh) | 2018-10-12 |
| JP6215020B2 (ja) | 2017-10-18 |
| US20140210042A1 (en) | 2014-07-31 |
| CN103972211A (zh) | 2014-08-06 |
| KR20140095990A (ko) | 2014-08-04 |
| US9570537B2 (en) | 2017-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6215020B2 (ja) | 半導体装置 | |
| TWI566362B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| TWI555162B (zh) | 半導體積體電路裝置及其製造方法 | |
| JP7277248B2 (ja) | 半導体装置及びその製造方法 | |
| JP5981260B2 (ja) | 半導体装置 | |
| JP2001053148A (ja) | 半導体装置 | |
| TWI575697B (zh) | 半導體積體電路裝置 | |
| JP2014017437A (ja) | 半導体装置およびその製造方法 | |
| JP2012004499A (ja) | 半導体装置およびその製造方法 | |
| US5814887A (en) | Semiconductor device and production method thereof | |
| JP5666411B2 (ja) | 半導体装置 | |
| JP5666410B2 (ja) | 半導体装置 | |
| JP2014093438A (ja) | 半導体装置及び半導体装置の製造方法、半導体装置の特性調整方法 | |
| JP6072858B2 (ja) | 半導体装置の製造方法 | |
| JP4608880B2 (ja) | 半導体装置の製造方法 | |
| JP2008235749A (ja) | 半導体装置 | |
| JP2011187816A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170920 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6215020 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |