JP2003037168A - 半導体素子のリペアヒューズ開口方法 - Google Patents
半導体素子のリペアヒューズ開口方法Info
- Publication number
- JP2003037168A JP2003037168A JP2002142070A JP2002142070A JP2003037168A JP 2003037168 A JP2003037168 A JP 2003037168A JP 2002142070 A JP2002142070 A JP 2002142070A JP 2002142070 A JP2002142070 A JP 2002142070A JP 2003037168 A JP2003037168 A JP 2003037168A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- fuse
- interlayer insulating
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 230000008439 repair process Effects 0.000 title claims abstract description 45
- 239000011229 interlayer Substances 0.000 claims abstract description 84
- 230000000903 blocking effect Effects 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 59
- 239000010410 layer Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 238000002161 passivation Methods 0.000 claims description 35
- 239000004020 conductor Substances 0.000 claims description 26
- 238000005498 polishing Methods 0.000 claims description 20
- 239000000126 substance Substances 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052684 Cerium Inorganic materials 0.000 claims 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 42
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 207
- 238000000206 photolithography Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 10
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 リペアヒューズを安定的に開口させ得る半導
体素子のリペアヒューズ開口方法を提供する。 【解決手段】 セル領域及びヒューズ領域に上部プレー
ト電極及びブロッキング絶縁膜を形成して安定的にリペ
アヒューズを開口させ得るリペアヒューズ開口方法を特
徴とする。これにより、リペアヒューズ開口工程で従来
に比べてエッチング量が顕著に減るので量産側面でスル
ープットを高められる。又、ヒューズラインの上部に第
３層間絶縁膜を均一に残せるのでレーザリペア工程も改
善させ得る。
体素子のリペアヒューズ開口方法を提供する。 【解決手段】 セル領域及びヒューズ領域に上部プレー
ト電極及びブロッキング絶縁膜を形成して安定的にリペ
アヒューズを開口させ得るリペアヒューズ開口方法を特
徴とする。これにより、リペアヒューズ開口工程で従来
に比べてエッチング量が顕著に減るので量産側面でスル
ープットを高められる。又、ヒューズラインの上部に第
３層間絶縁膜を均一に残せるのでレーザリペア工程も改
善させ得る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に係り、より詳しくは半導体素子のリペアヒューズ開
口方法に関する。
法に係り、より詳しくは半導体素子のリペアヒューズ開
口方法に関する。
【０００２】
【従来の技術】最近半導体メモリ素子はフォトリソグラ
フィー技術、新たなメモリセル構造、トランジスタ技術
及び回路技術の発達だけではなく、材料技術、薄膜技術
等広範囲な技術の進歩に伴って高集積化と大容量化とが
可能となった。特に、ＤＲＡＭの場合半導体素子のスケ
−ルダウンが進行することによりデ−タを読み取り（ｒ
ｅａｄ）、書込み（ｗｒｉｔｅ）に必要なキャパシタ容
量を確保するのが主要な問題として台頭してきた。これ
を解決するための３次元的キャパシタ構造は広くＣＯＢ
（Ｃａｐａｃｉｔｏｒ Ｏｖｅｒ Ｂｉｔ−Ｌｉｎｅ）の
スタック構造とＣＵＢ（Ｃａｐａｃｉｔｏｒ Ｕｎｄｅ
ｒ Ｂｉｔ−Ｌｉｎｅ）のトレンチ構造とに分けられ、
現在はＣＯＢのスタック構造が主流を成している。
フィー技術、新たなメモリセル構造、トランジスタ技術
及び回路技術の発達だけではなく、材料技術、薄膜技術
等広範囲な技術の進歩に伴って高集積化と大容量化とが
可能となった。特に、ＤＲＡＭの場合半導体素子のスケ
−ルダウンが進行することによりデ−タを読み取り（ｒ
ｅａｄ）、書込み（ｗｒｉｔｅ）に必要なキャパシタ容
量を確保するのが主要な問題として台頭してきた。これ
を解決するための３次元的キャパシタ構造は広くＣＯＢ
（Ｃａｐａｃｉｔｏｒ Ｏｖｅｒ Ｂｉｔ−Ｌｉｎｅ）の
スタック構造とＣＵＢ（Ｃａｐａｃｉｔｏｒ Ｕｎｄｅ
ｒ Ｂｉｔ−Ｌｉｎｅ）のトレンチ構造とに分けられ、
現在はＣＯＢのスタック構造が主流を成している。
【０００３】半導体素子の小型化と相まって、スタック
状の３次元的構造ではＤＲＡＭセルの安定的な動作のた
めのキャパシタ容量を具現するためキャパシタ高さが大
きくなってきている。一般に２５６Ｍ ＤＲＡＭ以上の
高集積素子においてはキャパシタの高さが１μｍ以上が
要求されている実情である。
状の３次元的構造ではＤＲＡＭセルの安定的な動作のた
めのキャパシタ容量を具現するためキャパシタ高さが大
きくなってきている。一般に２５６Ｍ ＤＲＡＭ以上の
高集積素子においてはキャパシタの高さが１μｍ以上が
要求されている実情である。
【０００４】一方、半導体メモリ素子を含んで通常の半
導体素子は製造過程における欠陥等により動作しない回
路を余分の回路に代替するリペア（ｒｅｐａｉｒ）工程
や、一部回路の特性を応用に似合うように変更するトリ
ミング（ｔｒｉｍｍｉｎｇ）工程を遂行する。こうした
リペア工程やトリミング工程は、所定の配線一部をレー
ザの照射等を用いて切ることにより遂行される。このよ
うにレーザの照射により切れる配線をヒューズラインと
言い、その切れる部位とこれを取り囲む領域をここでは
ヒューズ領域という。半導体装置において、ヒューズは
通常的にリペアを通じるメモリセルの救済に広く使用さ
れており、欠陥セルをリダンダンシセルに代替する作業
は、代替しようとするメインセルのアドレスに対応され
るリダンダンシデコ−ダのヒューズをレーザビ−ム等の
技術を用いて切断することにより行われる。
導体素子は製造過程における欠陥等により動作しない回
路を余分の回路に代替するリペア（ｒｅｐａｉｒ）工程
や、一部回路の特性を応用に似合うように変更するトリ
ミング（ｔｒｉｍｍｉｎｇ）工程を遂行する。こうした
リペア工程やトリミング工程は、所定の配線一部をレー
ザの照射等を用いて切ることにより遂行される。このよ
うにレーザの照射により切れる配線をヒューズラインと
言い、その切れる部位とこれを取り囲む領域をここでは
ヒューズ領域という。半導体装置において、ヒューズは
通常的にリペアを通じるメモリセルの救済に広く使用さ
れており、欠陥セルをリダンダンシセルに代替する作業
は、代替しようとするメインセルのアドレスに対応され
るリダンダンシデコ−ダのヒューズをレーザビ−ム等の
技術を用いて切断することにより行われる。
【０００５】半導体メモリ装置の高集積化につれ、さら
に多数のリダンダンシセルと欠陥セルとをリペアするた
めのさらに多数のヒューズを必要とするようになった。
これにより、ヒューズの間隔、幅がさらに狭くなって、
より高精度の製造工程が要求されている実情である。こ
れは微細な間隔を有するヒューズを正確にアラインし
て、欠陥が発生されたセルに対応されるヒューズを切断
しなければならないことを意味する。
に多数のリダンダンシセルと欠陥セルとをリペアするた
めのさらに多数のヒューズを必要とするようになった。
これにより、ヒューズの間隔、幅がさらに狭くなって、
より高精度の製造工程が要求されている実情である。こ
れは微細な間隔を有するヒューズを正確にアラインし
て、欠陥が発生されたセルに対応されるヒューズを切断
しなければならないことを意味する。
【０００６】しかし、キャパシタの高さが次第に高まる
ことにより、リペアヒューズ（ｒｅｐａｉｒ ｆｕｓ
ｅ）を開口させるためエッチングする深さが３μｍ以上
要求されている。これにより、ヒューズラインが安定的
に開口されず、又はヒューズライン開口のためのエッチ
ング時にヒューズラインのアタックが発生する問題が生
じている。
ことにより、リペアヒューズ（ｒｅｐａｉｒ ｆｕｓ
ｅ）を開口させるためエッチングする深さが３μｍ以上
要求されている。これにより、ヒューズラインが安定的
に開口されず、又はヒューズライン開口のためのエッチ
ング時にヒューズラインのアタックが発生する問題が生
じている。
【０００７】図１乃至図７は従来の半導体素子のリペア
ヒューズ開口方法を工程順に従って示した断面図であ
る。
ヒューズ開口方法を工程順に従って示した断面図であ
る。
【０００８】図１を参照すれば、半導体基板１００上に
セル領域ａ、周辺回路領域ｂ及びヒューズ領域ｃを定義
（画定）し、前記各領域に半導体基板１００の活性領域
を電気的に分離させるフィ−ルド酸化膜１０２を形成す
る。
セル領域ａ、周辺回路領域ｂ及びヒューズ領域ｃを定義
（画定）し、前記各領域に半導体基板１００の活性領域
を電気的に分離させるフィ−ルド酸化膜１０２を形成す
る。
【０００９】次いで、セル領域ａと周辺回路領域ｂとに
ソ−ス１０４、ドレ−ン１０４及びゲ−ト電極１１２よ
り成ったトランジスタを形成する。ゲ−ト電極１１２は
ゲ−ト酸化膜１０６と、ゲ−ト導電層１０８と、キャッ
ピング絶縁膜１１０とから成り、その側壁にはスペ−サ
１１４が形成される。
ソ−ス１０４、ドレ−ン１０４及びゲ−ト電極１１２よ
り成ったトランジスタを形成する。ゲ−ト電極１１２は
ゲ−ト酸化膜１０６と、ゲ−ト導電層１０８と、キャッ
ピング絶縁膜１１０とから成り、その側壁にはスペ−サ
１１４が形成される。
【００１０】次いで、前記トランジスタが形成されてい
る半導体基板１００上に第１層間絶縁膜１１５を蒸着
し、これを化学機械的研磨して平坦化する。
る半導体基板１００上に第１層間絶縁膜１１５を蒸着
し、これを化学機械的研磨して平坦化する。
【００１１】次に、ソ−ス及び／又はドレ−ン領域１０
４と電気的に連結されるコンタクトパッド１１６を形成
するために第１層間絶縁膜１１５をパターニングする。
次いで、第１層間絶縁膜１１５内に導電物質を埋め込
み、これを化学機械的研磨して平坦化する。セル領域ａ
では前記平坦化工程によりノ−ド分離が成されてソ−ス
及び／又はドレ−ン領域１０４と電気的に連結されるコ
ンタクトパッド１１６が形成される。
４と電気的に連結されるコンタクトパッド１１６を形成
するために第１層間絶縁膜１１５をパターニングする。
次いで、第１層間絶縁膜１１５内に導電物質を埋め込
み、これを化学機械的研磨して平坦化する。セル領域ａ
では前記平坦化工程によりノ−ド分離が成されてソ−ス
及び／又はドレ−ン領域１０４と電気的に連結されるコ
ンタクトパッド１１６が形成される。
【００１２】次に、半導体基板１００の全面に第２層間
絶縁膜１１８を形成した後、化学機械的研磨して平坦化
する。
絶縁膜１１８を形成した後、化学機械的研磨して平坦化
する。
【００１３】次いで、通常のフォトリソグラフィー工程
及びエッチング工程を用いて第２層間絶縁膜１１８及び
／又は第１層間絶縁膜１１５を貫通するコンタクトホ−
ルを形成した後、導電物質で埋め込んでコンタクプラグ
１２０を形成する。
及びエッチング工程を用いて第２層間絶縁膜１１８及び
／又は第１層間絶縁膜１１５を貫通するコンタクトホ−
ルを形成した後、導電物質で埋め込んでコンタクプラグ
１２０を形成する。
【００１４】次いで、第２層間絶縁膜１１８上に導電物
質及びキャッピング絶縁膜を蒸着した後、パターニング
してビットライン１２６及びヒューズライン１２６を形
成する。ビットライン１２６及びヒューズライン１２６
は導電層１２２及びキャッピング絶縁膜１２４が順次に
積層された構造を有し、その側壁にはスペ−サ１２８が
形成できる。ビットライン１２６はコンタクトプラグ１
２０に電気的に連結される。
質及びキャッピング絶縁膜を蒸着した後、パターニング
してビットライン１２６及びヒューズライン１２６を形
成する。ビットライン１２６及びヒューズライン１２６
は導電層１２２及びキャッピング絶縁膜１２４が順次に
積層された構造を有し、その側壁にはスペ−サ１２８が
形成できる。ビットライン１２６はコンタクトプラグ１
２０に電気的に連結される。
【００１５】次いで、ビットライン１２６及びヒューズ
ライン１２６が形成されている半導体基板１００の全面
に第３層間絶縁膜１３０を形成した後、化学機械的研磨
して平坦化する。
ライン１２６が形成されている半導体基板１００の全面
に第３層間絶縁膜１３０を形成した後、化学機械的研磨
して平坦化する。
【００１６】次いで、通常のフォトリソグラフィー工程
及びエッチング工程を用いて第３層間絶縁膜１３０及び
第２層間絶縁膜１１８を貫通するコンタクトホ−ルを形
成した後、導電物質で埋め込んでコンタクトプラグ１３
２を形成する。コンタクトプラグ１３２はコンタクトパ
ッド１１６と電気的に連結される。
及びエッチング工程を用いて第３層間絶縁膜１３０及び
第２層間絶縁膜１１８を貫通するコンタクトホ−ルを形
成した後、導電物質で埋め込んでコンタクトプラグ１３
２を形成する。コンタクトプラグ１３２はコンタクトパ
ッド１１６と電気的に連結される。
【００１７】次いで、第３層間絶縁膜１３０及びコンタ
クトプラグ１３２上に下部電極１３４、誘電膜１３６及
び上部プレート電極１３８より成ったキャパシタ１４０
を形成する。下部電極１３４はコンタクトプラグ１３２
と電気的に連結される。
クトプラグ１３２上に下部電極１３４、誘電膜１３６及
び上部プレート電極１３８より成ったキャパシタ１４０
を形成する。下部電極１３４はコンタクトプラグ１３２
と電気的に連結される。
【００１８】図２を参照すれば、半導体基板１００の全
面に第４層間絶縁膜１４２を蒸着する。
面に第４層間絶縁膜１４２を蒸着する。
【００１９】図３を参照すれば、第４層間絶縁膜１４２
を化学機械的研磨して平坦化する。この際、平坦化され
た第４層間絶縁膜１４２ａの厚さはキャパシタの高さよ
り大きくする。
を化学機械的研磨して平坦化する。この際、平坦化され
た第４層間絶縁膜１４２ａの厚さはキャパシタの高さよ
り大きくする。
【００２０】図４を参照すれば、通常のフォトリソグラ
フィー工程及びエッチング工程を用いて半導体基板１０
０にコンタクトホ−ルを形成し、導電物質で埋め込んで
メタルコンタクト１４４を形成する。
フィー工程及びエッチング工程を用いて半導体基板１０
０にコンタクトホ−ルを形成し、導電物質で埋め込んで
メタルコンタクト１４４を形成する。
【００２１】次いで、第４層間絶縁膜１４２ａ及びメタ
ルコンタクト１４４上に導電物質を蒸着した後、通常の
フォトリソグラフィー工程及びエッチング工程を用いて
前記導電物質をパターニングして第１金属配線１４６を
形成する。第１金属配線１４６はメタルコンタクト１４
４と電気的に連結される。
ルコンタクト１４４上に導電物質を蒸着した後、通常の
フォトリソグラフィー工程及びエッチング工程を用いて
前記導電物質をパターニングして第１金属配線１４６を
形成する。第１金属配線１４６はメタルコンタクト１４
４と電気的に連結される。
【００２２】図５を参照すれば、第１金属配線１４６が
形成されている半導体基板１００の全面に配線間絶縁膜
１４８を形成する。
形成されている半導体基板１００の全面に配線間絶縁膜
１４８を形成する。
【００２３】次に、通常のフォトリソグラフィー工程及
びエッチング工程を用いて第１金属配線１４６と連結さ
れるビアホ−ルを形成した後、導電物質で埋め込んでビ
アコンタクト１５０を形成する。
びエッチング工程を用いて第１金属配線１４６と連結さ
れるビアホ−ルを形成した後、導電物質で埋め込んでビ
アコンタクト１５０を形成する。
【００２４】次いで、ビアコンタクト１５０及び配線間
絶縁膜１４８上に導電物質を蒸着した後、通常のフォト
リソグラフィー工程及びエッチング工程を用いてビアコ
ンタクト１５０と電気的に連結される第２金属配線１５
２を形成する。
絶縁膜１４８上に導電物質を蒸着した後、通常のフォト
リソグラフィー工程及びエッチング工程を用いてビアコ
ンタクト１５０と電気的に連結される第２金属配線１５
２を形成する。
【００２５】図６を参照すれば、第２金属配線１５２が
形成されている半導体基板１００の全面にパッシベーシ
ョン酸化膜１５４及びパッシベーション窒化膜１５６を
順次に形成する。
形成されている半導体基板１００の全面にパッシベーシ
ョン酸化膜１５４及びパッシベーション窒化膜１５６を
順次に形成する。
【００２６】図７を参照すれば、通常のフォトリソグラ
フィー工程及びエッチング工程を用いてヒューズオープ
ン（ｆｕｓｅ ｏｐｅｎ）工程を進行する。即ち、ヒュ
ーズライン１２６の上部に形成されたパッシベーション
窒化膜１５６、パッシベーション酸化膜１５４、配線間
絶縁膜１４８及び第４層間絶縁膜１４２ａを乾式エッチ
ングして除去する。又、第３層間絶縁膜１３０の一部も
所定深さのリセス（凹所）が形成されるように乾式エッ
チングする。しかし、前述したようにリペアヒューズを
開口させるためエッチングする深さが３μｍ以上要求さ
れている。即ち、リペアヒューズを開口させるためには
パッシベーション窒化膜１５６、パッシベーション酸化
膜１５４、配線間絶縁膜１４８及び第４層間絶縁膜１４
２ａをエッチングしなければならない。これにより、リ
ペアヒューズが開口されなかったり、又は開口のための
エッチング時にヒューズライン１２６のアタックが発生
する問題が生じている。又、リペアヒューズを開口させ
るため相当な深さにエッチングしなければならないた
め、ウェ−ハ１枚当たりエッチングするのに長時間が所
要され、これはエッチング装備に相当な無理を加えるだ
けではなく、量産観点でもスループットを落とす要因と
して作用する。
フィー工程及びエッチング工程を用いてヒューズオープ
ン（ｆｕｓｅ ｏｐｅｎ）工程を進行する。即ち、ヒュ
ーズライン１２６の上部に形成されたパッシベーション
窒化膜１５６、パッシベーション酸化膜１５４、配線間
絶縁膜１４８及び第４層間絶縁膜１４２ａを乾式エッチ
ングして除去する。又、第３層間絶縁膜１３０の一部も
所定深さのリセス（凹所）が形成されるように乾式エッ
チングする。しかし、前述したようにリペアヒューズを
開口させるためエッチングする深さが３μｍ以上要求さ
れている。即ち、リペアヒューズを開口させるためには
パッシベーション窒化膜１５６、パッシベーション酸化
膜１５４、配線間絶縁膜１４８及び第４層間絶縁膜１４
２ａをエッチングしなければならない。これにより、リ
ペアヒューズが開口されなかったり、又は開口のための
エッチング時にヒューズライン１２６のアタックが発生
する問題が生じている。又、リペアヒューズを開口させ
るため相当な深さにエッチングしなければならないた
め、ウェ−ハ１枚当たりエッチングするのに長時間が所
要され、これはエッチング装備に相当な無理を加えるだ
けではなく、量産観点でもスループットを落とす要因と
して作用する。
【００２７】
【発明が解決しようとする課題】本発明の目的はヒュー
ズラインを安定的に開口させ得る半導体素子のリペアヒ
ューズ開口方法を提供することである。
ズラインを安定的に開口させ得る半導体素子のリペアヒ
ューズ開口方法を提供することである。
【００２８】
【課題を解決するための手段】本発明は前述した問題点
を解決するために案出されたもので、その目的は先ずセ
ル領域、周辺回路領域及びヒューズ領域が定義されてお
り、所定の下地層が形成されている半導体基板上に下部
電極を形成する。前記下部電極が形成された前記半導体
基板上に誘電膜を形成する。前記誘電膜が形成された前
記半導体基板のセル領域上に上部プレート電極及びブロ
ッキング絶縁膜を形成し、前記半導体基板のヒューズ領
域上に上部プレート電極及びブロッキング絶縁膜より成
るブロッキング層を形成する。前記半導体基板の全面に
層間絶縁膜を蒸着する。前記ブロッキング絶縁膜が露出
されるまで前記セル領域及び前記ヒューズ領域の前記層
間絶縁膜をエッチングする。前記層間絶縁膜を化学機械
的研磨する。前記層間絶縁膜及び前記半導体基板内にコ
ンタクトホ−ルを形成し、導電物質で埋め込んでメタル
コンタクトを形成する。前記メタルコンタクトと電気的
に連結される第１金属配線を形成する。前記第１金属配
線が形成されている前記半導体基板の前面に配線間絶縁
膜を形成する。前記配線間絶縁膜をエッチングして前記
第１金属配線と連結されるビアホ−ルを形成し、かつ前
記ヒューズ領域のブロッキング絶縁膜の上部に形成され
た前記配線間絶縁膜をエッチングして除去する。前記ビ
アホ−ルを導電物質で埋め込んでビアコンタクトを形成
する。前記ビアコンタクトと電気的に連結される第２金
属配線を形成する。前記第２金属配線が形成されている
前記半導体基板の全面にパッシベーション酸化膜及びパ
ッシベーション窒化膜を形成する。前記ヒューズ領域の
ブロッキング絶縁膜の上部に形成された前記パッシベー
ション窒化膜及び前記パッシベーション酸化膜を前記ブ
ロッキング絶縁膜が露出されるまでエッチングする。露
出された前記ヒューズ領域のブロッキング層をエッチン
グする。
を解決するために案出されたもので、その目的は先ずセ
ル領域、周辺回路領域及びヒューズ領域が定義されてお
り、所定の下地層が形成されている半導体基板上に下部
電極を形成する。前記下部電極が形成された前記半導体
基板上に誘電膜を形成する。前記誘電膜が形成された前
記半導体基板のセル領域上に上部プレート電極及びブロ
ッキング絶縁膜を形成し、前記半導体基板のヒューズ領
域上に上部プレート電極及びブロッキング絶縁膜より成
るブロッキング層を形成する。前記半導体基板の全面に
層間絶縁膜を蒸着する。前記ブロッキング絶縁膜が露出
されるまで前記セル領域及び前記ヒューズ領域の前記層
間絶縁膜をエッチングする。前記層間絶縁膜を化学機械
的研磨する。前記層間絶縁膜及び前記半導体基板内にコ
ンタクトホ−ルを形成し、導電物質で埋め込んでメタル
コンタクトを形成する。前記メタルコンタクトと電気的
に連結される第１金属配線を形成する。前記第１金属配
線が形成されている前記半導体基板の前面に配線間絶縁
膜を形成する。前記配線間絶縁膜をエッチングして前記
第１金属配線と連結されるビアホ−ルを形成し、かつ前
記ヒューズ領域のブロッキング絶縁膜の上部に形成され
た前記配線間絶縁膜をエッチングして除去する。前記ビ
アホ−ルを導電物質で埋め込んでビアコンタクトを形成
する。前記ビアコンタクトと電気的に連結される第２金
属配線を形成する。前記第２金属配線が形成されている
前記半導体基板の全面にパッシベーション酸化膜及びパ
ッシベーション窒化膜を形成する。前記ヒューズ領域の
ブロッキング絶縁膜の上部に形成された前記パッシベー
ション窒化膜及び前記パッシベーション酸化膜を前記ブ
ロッキング絶縁膜が露出されるまでエッチングする。露
出された前記ヒューズ領域のブロッキング層をエッチン
グする。
【００２９】前記ブロッキング層をエッチングする段階
後、露出された前記ヒューズ領域の半導体基板が所定深
さのリセスが形成されるように前記半導体基板の一部を
エッチングする段階をさらに含める。
後、露出された前記ヒューズ領域の半導体基板が所定深
さのリセスが形成されるように前記半導体基板の一部を
エッチングする段階をさらに含める。
【００３０】前記ブロッキング絶縁膜は前記層間絶縁
膜、前記配線間絶縁膜及び前記パッシベーション酸化膜
とのエッチング選択比が大きいシリコン窒化膜を使用し
て形成することが望ましい。前記ブロッキング絶縁膜１
０００Å〜１５００Å程度の厚さに形成することが望ま
しい。
膜、前記配線間絶縁膜及び前記パッシベーション酸化膜
とのエッチング選択比が大きいシリコン窒化膜を使用し
て形成することが望ましい。前記ブロッキング絶縁膜１
０００Å〜１５００Å程度の厚さに形成することが望ま
しい。
【００３１】前記上部プレート電極はチタン窒化膜及び
ドーピングされたポリシリコン膜で形成することが望ま
しい。
ドーピングされたポリシリコン膜で形成することが望ま
しい。
【００３２】前記層間絶縁膜は下部電極、誘電膜、上部
プレート電極及びブロッキング絶縁膜の全体高さよりさ
らに厚く蒸着する。
プレート電極及びブロッキング絶縁膜の全体高さよりさ
らに厚く蒸着する。
【００３３】前記層間絶縁膜の化学機械的研磨は前記ブ
ロッキング絶縁膜の上部表面と研磨された前記層間絶縁
膜の上部表面が殆ど同一な程度の高さになるまで遂行す
るのが望ましい。
ロッキング絶縁膜の上部表面と研磨された前記層間絶縁
膜の上部表面が殆ど同一な程度の高さになるまで遂行す
るのが望ましい。
【００３４】前記層間絶縁膜を化学機械的研磨する段階
は、研磨時前記ブロッキング絶縁膜の損失を小さくする
ように研磨剤として前記ブロッキング絶縁膜に対する前
記層間絶縁膜のエッチング選択比が大きい酸化セリウム
（ＣｅＯ2）を使用するのが望ましい。
は、研磨時前記ブロッキング絶縁膜の損失を小さくする
ように研磨剤として前記ブロッキング絶縁膜に対する前
記層間絶縁膜のエッチング選択比が大きい酸化セリウム
（ＣｅＯ2）を使用するのが望ましい。
【００３５】前記ブロッキング絶縁膜が露出される時ま
で前記層間絶縁膜をエッチングする段階で、前記エッチ
ングは湿式エッチングであることが望ましい。前記湿式
エッチングはエッチング液としてフッ酸（ＨＦ）溶液を
使用することが望ましい。
で前記層間絶縁膜をエッチングする段階で、前記エッチ
ングは湿式エッチングであることが望ましい。前記湿式
エッチングはエッチング液としてフッ酸（ＨＦ）溶液を
使用することが望ましい。
【００３６】前記ビアホ−ル形成と前記ヒューズ領域の
ブロッキング絶縁膜の上部に形成された配線間絶縁膜の
エッチングは同時に行われることが望ましい。
ブロッキング絶縁膜の上部に形成された配線間絶縁膜の
エッチングは同時に行われることが望ましい。
【００３７】前記層間絶縁膜はＢＰＳＧ（Ｂｏｒｏｎ
Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓ
ｓ）膜、ＰＳＧ（Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃ
ａｔｅＧｌａｓｓ）膜、ＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ
Ｅｎｈａｎｃｅｄ−Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈ
ｏ Ｓｉｌｉｃａｔｅ）膜、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓ
ｉｌｉｃａｔｅ Ｇｌａｓｓ）膜又はＨＤＰ（Ｈｉｇｈ
Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）酸化膜で形成すること
が望ましい。
Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓ
ｓ）膜、ＰＳＧ（Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃ
ａｔｅＧｌａｓｓ）膜、ＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ
Ｅｎｈａｎｃｅｄ−Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈ
ｏ Ｓｉｌｉｃａｔｅ）膜、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓ
ｉｌｉｃａｔｅ Ｇｌａｓｓ）膜又はＨＤＰ（Ｈｉｇｈ
Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）酸化膜で形成すること
が望ましい。
【００３８】前記配線間絶縁膜はＳＯＧ（Ｓｐｉｎ Ｏ
ｎ Ｇｌａｓｓ）膜とＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ Ｅ
ｎｈａｎｃｅｄ−Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ
Ｓｉｌｉｃａｔｅ）膜の組合わせで形成するのが望まし
い。
ｎ Ｇｌａｓｓ）膜とＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ Ｅ
ｎｈａｎｃｅｄ−Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ
Ｓｉｌｉｃａｔｅ）膜の組合わせで形成するのが望まし
い。
【００３９】前記パッシベーション酸化膜はＨＤＰ酸化
膜で形成することが望ましい。
膜で形成することが望ましい。
【００４０】前記パッシベーション窒化膜はシリコン窒
化膜（Ｓｉ3Ｎ4）で形成するのが望ましい。
化膜（Ｓｉ3Ｎ4）で形成するのが望ましい。
【００４１】
【発明の実施の形態】以下、添付した図面を参照して本
発明に係る望ましい実施例を詳細に説明する。しかし、
以下の実施例は本技術分野で通常の知識を持つ者にとっ
て本発明が充分に理解されるように提供されることであ
って、様々な他の態様に変形でき、本発明の範囲が次に
技術される実施例に限定されることではない。以下の説
明である層が他の層の上に存在すると記述される時、こ
れは他の層の直上に存在することもでき、その間に第３
の層が介在されることもできる。又、図面で各層の厚さ
やサイズは説明の便宜及び明確性のために誇張された。
図面上で同一符号は同一な要素を称する。
発明に係る望ましい実施例を詳細に説明する。しかし、
以下の実施例は本技術分野で通常の知識を持つ者にとっ
て本発明が充分に理解されるように提供されることであ
って、様々な他の態様に変形でき、本発明の範囲が次に
技術される実施例に限定されることではない。以下の説
明である層が他の層の上に存在すると記述される時、こ
れは他の層の直上に存在することもでき、その間に第３
の層が介在されることもできる。又、図面で各層の厚さ
やサイズは説明の便宜及び明確性のために誇張された。
図面上で同一符号は同一な要素を称する。
【００４２】図８乃至図１６は本発明の望ましい実施例
による半導体素子のリペアヒューズ開口方法を工程順に
従って示した断面図である。
による半導体素子のリペアヒューズ開口方法を工程順に
従って示した断面図である。
【００４３】図８を参照すれば、半導体基板２００上に
セル領域ａ、周辺回路領域ｂ及びヒューズ領域ｃを定義
し、前記各領域に半導体基板２００の活性領域を電気的
に分離させるフィ−ルド酸化膜２０２を形成する。フィ
−ルド酸化膜２０２は通常のＬＯＣＯＳ工程又は浅いト
レンチ素子分離工程で形成できる。
セル領域ａ、周辺回路領域ｂ及びヒューズ領域ｃを定義
し、前記各領域に半導体基板２００の活性領域を電気的
に分離させるフィ−ルド酸化膜２０２を形成する。フィ
−ルド酸化膜２０２は通常のＬＯＣＯＳ工程又は浅いト
レンチ素子分離工程で形成できる。
【００４４】次いで、セル領域ａと周辺回路領域ｂとに
ソ−ス２０４、ドレ−ン２０４及びゲ−ト電極２１２よ
り成ったトランジスタを形成する。ゲ−ト電極２１２は
ゲ−ト酸化膜２０６と、ゲ−ト導電層２０８と、キャッ
ピング絶縁膜２１０とより成り、その側壁にはスペ−サ
２１４が形成する。
ソ−ス２０４、ドレ−ン２０４及びゲ−ト電極２１２よ
り成ったトランジスタを形成する。ゲ−ト電極２１２は
ゲ−ト酸化膜２０６と、ゲ−ト導電層２０８と、キャッ
ピング絶縁膜２１０とより成り、その側壁にはスペ−サ
２１４が形成する。
【００４５】次いで、前記トランジスタが形成されてい
る半導体基板２００上に第１層間絶縁膜２１５を蒸着
し、これを化学機械的研磨して平坦化する。第１層間絶
縁膜２１５はＢＰＳＧ膜、ＰＳＧ膜、ＰＥ−ＴＥＯＳ
膜、ＵＳＧ膜又はＨＤＰ酸化膜で形成することが望まし
い。
る半導体基板２００上に第１層間絶縁膜２１５を蒸着
し、これを化学機械的研磨して平坦化する。第１層間絶
縁膜２１５はＢＰＳＧ膜、ＰＳＧ膜、ＰＥ−ＴＥＯＳ
膜、ＵＳＧ膜又はＨＤＰ酸化膜で形成することが望まし
い。
【００４６】次に、ソ−ス及び／又はドレ−ン領域２０
４と電気的に連結されるコンタクトパッド２１６を形成
するために第１層間絶縁膜２１５をパターニングする。
次いで、パターニングされた第１層間絶縁膜２１５内に
導電物質を埋め込み、これを化学機械的研磨又はエッチ
バックして平坦化する。セル領域ａでは前記平坦化工程
によりノ−ド分離が成されてソ−ス及び／又はドレ−ン
領域２０４と電気的に連結されるコンタクトパッド２１
６が形成される。
４と電気的に連結されるコンタクトパッド２１６を形成
するために第１層間絶縁膜２１５をパターニングする。
次いで、パターニングされた第１層間絶縁膜２１５内に
導電物質を埋め込み、これを化学機械的研磨又はエッチ
バックして平坦化する。セル領域ａでは前記平坦化工程
によりノ−ド分離が成されてソ−ス及び／又はドレ−ン
領域２０４と電気的に連結されるコンタクトパッド２１
６が形成される。
【００４７】次に、半導体基板２００の全面に第２層間
絶縁膜２１８を形成した後、化学機械的研磨して平坦化
する。第２層間絶縁膜はＢＰＳＧ膜、ＰＳＧ膜、ＰＥ−
ＴＥＯＳ膜、ＵＳＧ膜又はＨＤＰ酸化膜で形成すること
が望ましい。
絶縁膜２１８を形成した後、化学機械的研磨して平坦化
する。第２層間絶縁膜はＢＰＳＧ膜、ＰＳＧ膜、ＰＥ−
ＴＥＯＳ膜、ＵＳＧ膜又はＨＤＰ酸化膜で形成すること
が望ましい。
【００４８】次いで、通常のフォトリソグラフィー工程
及びエッチング工程を用いて第２層間絶縁膜２１８又は
第２層間絶縁膜２１８と第１層間絶縁膜２１５とを貫通
するコンタクトホ−ルを形成した後、導電物質で埋め込
んでコンタクトプラグ２２０を形成する。前記コンタク
トプラグ２２０はセル領域ａのコンタクトパッド２１
６、周辺回路領域ｂのソ−ス及び／又はドレ−ン領域２
０４、及び周辺回路領域ｂのゲ−ト導電層２０８と電気
的に連結される。
及びエッチング工程を用いて第２層間絶縁膜２１８又は
第２層間絶縁膜２１８と第１層間絶縁膜２１５とを貫通
するコンタクトホ−ルを形成した後、導電物質で埋め込
んでコンタクトプラグ２２０を形成する。前記コンタク
トプラグ２２０はセル領域ａのコンタクトパッド２１
６、周辺回路領域ｂのソ−ス及び／又はドレ−ン領域２
０４、及び周辺回路領域ｂのゲ−ト導電層２０８と電気
的に連結される。
【００４９】次いで、第２層間絶縁膜２１８上に導電物
質及びキャッピング絶縁膜を蒸着した後、パターニング
してビットライン２２６及びヒューズライン２２６を形
成する。ここで、セル領域ａのビットライン２２６は切
断面に対して見えないので点線で表示し、ヒューズ領域
ｃのビットラインはヒューズライン２２６と称した。ビ
ットライン２２６及びヒューズライン２２６は導電層２
２２及びキャッピング絶縁膜２２４が順次に積層された
構造を有し、その側壁にはスペ−サ２２８が形成でき
る。キャッピング絶縁膜２２４及びスペ−サ２２８はシ
リコン窒化膜で形成する。ビットライン２２６はコンタ
クトプラグ２２０に電気的に連結される。
質及びキャッピング絶縁膜を蒸着した後、パターニング
してビットライン２２６及びヒューズライン２２６を形
成する。ここで、セル領域ａのビットライン２２６は切
断面に対して見えないので点線で表示し、ヒューズ領域
ｃのビットラインはヒューズライン２２６と称した。ビ
ットライン２２６及びヒューズライン２２６は導電層２
２２及びキャッピング絶縁膜２２４が順次に積層された
構造を有し、その側壁にはスペ−サ２２８が形成でき
る。キャッピング絶縁膜２２４及びスペ−サ２２８はシ
リコン窒化膜で形成する。ビットライン２２６はコンタ
クトプラグ２２０に電気的に連結される。
【００５０】次いで、ビットライン２２６及びヒューズ
ライン２２６が形成されている半導体基板２００の全面
に第３層間絶縁膜２３０を形成した後、化学機械的研磨
して平坦化する。第３層間絶縁膜２３０はＢＰＳＧ膜、
ＰＳＧ膜、ＰＥ−ＴＥＯＳ膜、ＵＳＧ膜又はＨＤＰ酸化
膜で形成することが望ましい。示されないが、第３層間
絶縁膜２３０上にストッパ膜を形成することもできる。
前記ストッパ膜はシリコン窒化膜で形成するのが望まし
い。
ライン２２６が形成されている半導体基板２００の全面
に第３層間絶縁膜２３０を形成した後、化学機械的研磨
して平坦化する。第３層間絶縁膜２３０はＢＰＳＧ膜、
ＰＳＧ膜、ＰＥ−ＴＥＯＳ膜、ＵＳＧ膜又はＨＤＰ酸化
膜で形成することが望ましい。示されないが、第３層間
絶縁膜２３０上にストッパ膜を形成することもできる。
前記ストッパ膜はシリコン窒化膜で形成するのが望まし
い。
【００５１】次いで、通常のフォトリソグラフィー工程
及びエッチング工程を用いて第３層間絶縁膜２３０及び
第２層間絶縁膜２１８を貫通するコンタクトホ−ルを形
成した後、導電物質で埋め込んでコンタクトプラグ２３
２を形成する。コンタクトプラグ２３２はコンタクトパ
ッド２１６と電気的に連結される。
及びエッチング工程を用いて第３層間絶縁膜２３０及び
第２層間絶縁膜２１８を貫通するコンタクトホ−ルを形
成した後、導電物質で埋め込んでコンタクトプラグ２３
２を形成する。コンタクトプラグ２３２はコンタクトパ
ッド２１６と電気的に連結される。
【００５２】次いで、第３層間絶縁膜２３０及びコンタ
クトプラグ２３２上に下部電極２３４を形成する。下部
電極２３４はコンタクトプラグ２３２と電気的に連結さ
れる。
クトプラグ２３２上に下部電極２３４を形成する。下部
電極２３４はコンタクトプラグ２３２と電気的に連結さ
れる。
【００５３】図９を参照すれば、下部電極２３４が形成
された半導体基板２００上に誘電膜２３６を形成する。
次いで、誘電膜２３６が形成された半導体基板２００上
に上部プレート電極２３８及びブロッキング絶縁膜２４
２を形成する。上部プレート電極２３８はチタン窒化膜
及びドーピングされたポリシリコン膜で形成するのが望
ましい。上部プレート電極２３８の厚さはチタン窒化膜
が２００Å〜５００Å程度であり、ポリシリコン膜が１
０００Å〜２０００Å程度であることが望ましい。ブロ
ッキング絶縁膜２４２は後述する第４層間絶縁膜、配線
間絶縁膜及びパッシベーション酸化膜とのエッチング選
択比が大きい物質であるシリコン窒化膜で形成するのが
望ましい。ブロッキング絶縁膜２４２は１０００Å〜１
５００Å程度の厚さで形成するのが望ましい。一方、セ
ル領域ａに上部プレート電極２３８及びブロッキング絶
縁膜２４２を形成する時、ヒューズ領域ｃに上部プレー
ト電極２３８及びブロッキング絶縁膜２４２より成った
ブロッキング層２４３も共に形成する。即ち、半導体基
板２００の全面に導電物質及びシリコン窒化膜を蒸着し
た後、前記導電物質及びシリコン窒化膜をフォトリソグ
ラフィー工程及びエッチング工程を用いてパターニング
してセル領域ａに上部プレート電極２３８及びブロッキ
ング絶縁膜２４２を形成しながら同時にヒューズ領域ｃ
にブロッキング層２４３が形成できる。或いは、半導体
基板２００の全面に誘電膜、導電物質及びシリコン窒化
膜を蒸着した後、前記誘電膜、導電物質及びシリコン窒
化膜をフォトリソグラフィー工程及びエッチング工程を
用いてパターニングしてセル領域ａに誘電膜２３６、上
部プレート電極２３８及びブロッキング絶縁膜２４２を
形成しながら同時にヒューズ領域ｃに誘電膜（図示せ
ず）、上部プレート電極２３８及びブロッキング絶縁膜
２４２より成ったブロッキング層２４３を形成すること
もできる。ブロッキング層２４３はヒューズライン２２
６の開口のためのエッチング時ヒューズライン２２６を
保護するためにヒューズライン２２６に対応されるよう
にヒューズライン２２６の上部に形成する。
された半導体基板２００上に誘電膜２３６を形成する。
次いで、誘電膜２３６が形成された半導体基板２００上
に上部プレート電極２３８及びブロッキング絶縁膜２４
２を形成する。上部プレート電極２３８はチタン窒化膜
及びドーピングされたポリシリコン膜で形成するのが望
ましい。上部プレート電極２３８の厚さはチタン窒化膜
が２００Å〜５００Å程度であり、ポリシリコン膜が１
０００Å〜２０００Å程度であることが望ましい。ブロ
ッキング絶縁膜２４２は後述する第４層間絶縁膜、配線
間絶縁膜及びパッシベーション酸化膜とのエッチング選
択比が大きい物質であるシリコン窒化膜で形成するのが
望ましい。ブロッキング絶縁膜２４２は１０００Å〜１
５００Å程度の厚さで形成するのが望ましい。一方、セ
ル領域ａに上部プレート電極２３８及びブロッキング絶
縁膜２４２を形成する時、ヒューズ領域ｃに上部プレー
ト電極２３８及びブロッキング絶縁膜２４２より成った
ブロッキング層２４３も共に形成する。即ち、半導体基
板２００の全面に導電物質及びシリコン窒化膜を蒸着し
た後、前記導電物質及びシリコン窒化膜をフォトリソグ
ラフィー工程及びエッチング工程を用いてパターニング
してセル領域ａに上部プレート電極２３８及びブロッキ
ング絶縁膜２４２を形成しながら同時にヒューズ領域ｃ
にブロッキング層２４３が形成できる。或いは、半導体
基板２００の全面に誘電膜、導電物質及びシリコン窒化
膜を蒸着した後、前記誘電膜、導電物質及びシリコン窒
化膜をフォトリソグラフィー工程及びエッチング工程を
用いてパターニングしてセル領域ａに誘電膜２３６、上
部プレート電極２３８及びブロッキング絶縁膜２４２を
形成しながら同時にヒューズ領域ｃに誘電膜（図示せ
ず）、上部プレート電極２３８及びブロッキング絶縁膜
２４２より成ったブロッキング層２４３を形成すること
もできる。ブロッキング層２４３はヒューズライン２２
６の開口のためのエッチング時ヒューズライン２２６を
保護するためにヒューズライン２２６に対応されるよう
にヒューズライン２２６の上部に形成する。
【００５４】図１０を参照すれば、半導体基板２００の
全面に第４層間絶縁膜２４４を蒸着する。第４層間絶縁
膜２４４はキャパシタ２４０及びブロッキング絶縁膜２
４２の全体高さよりはさらに大きく蒸着する。第４層間
絶縁膜２４４はＢＰＳＧ膜、ＰＳＧ膜、ＰＥ−ＴＥＯＳ
膜、ＵＳＧ膜又はＨＤＰ酸化膜で形成することが望まし
い。
全面に第４層間絶縁膜２４４を蒸着する。第４層間絶縁
膜２４４はキャパシタ２４０及びブロッキング絶縁膜２
４２の全体高さよりはさらに大きく蒸着する。第４層間
絶縁膜２４４はＢＰＳＧ膜、ＰＳＧ膜、ＰＥ−ＴＥＯＳ
膜、ＵＳＧ膜又はＨＤＰ酸化膜で形成することが望まし
い。
【００５５】図１１を参照すれば、通常のフォトリソグ
ラフィー工程及びエッチング工程を用いてセル領域ａ及
びヒューズ領域ｃの第４層間絶縁膜２４４をエッチング
する。第４層間絶縁膜２４４のエッチングはブロッキン
グ絶縁膜２４２が露出される時まで実施する。この際、
セル領域ａ及びヒューズ領域ｃに形成されたブロッキン
グ絶縁膜２４２は第４層間絶縁膜２４４とのエッチング
選択比が大きいので前記エッチングに対するストッパと
して作用する。図１１では第４層間絶縁膜２４４のエッ
チングは湿式エッチングの例を挙げるが、第４層間絶縁
膜２４４を乾式エッチングすることもできるのは勿論で
ある。前記湿式エッチングの場合エッチング液としてフ
ッ酸（ＨＦ）溶液を使用するのが望ましい。
ラフィー工程及びエッチング工程を用いてセル領域ａ及
びヒューズ領域ｃの第４層間絶縁膜２４４をエッチング
する。第４層間絶縁膜２４４のエッチングはブロッキン
グ絶縁膜２４２が露出される時まで実施する。この際、
セル領域ａ及びヒューズ領域ｃに形成されたブロッキン
グ絶縁膜２４２は第４層間絶縁膜２４４とのエッチング
選択比が大きいので前記エッチングに対するストッパと
して作用する。図１１では第４層間絶縁膜２４４のエッ
チングは湿式エッチングの例を挙げるが、第４層間絶縁
膜２４４を乾式エッチングすることもできるのは勿論で
ある。前記湿式エッチングの場合エッチング液としてフ
ッ酸（ＨＦ）溶液を使用するのが望ましい。
【００５６】図１２を参照すれば、第４層間絶縁膜２４
４ａを化学機械的研磨して平坦化する。この際、化学機
械的研磨に対する研磨剤としてシリコン窒化膜は殆どエ
ッチングせず第４層間絶縁膜２４４ａのみを選択的にエ
ッチングできる酸化セリウムを使用するのが望ましい。
従って、ブロッキング絶縁膜２４２の損失が殆どなく第
４層間絶縁膜２４４ａのみを選択的に研磨できる。前記
化学機械的研磨によりブロッキング絶縁膜２４２の上部
表面と殆ど同一な高さに平坦化された第４層間絶縁膜２
４４ｂを得られる。
４ａを化学機械的研磨して平坦化する。この際、化学機
械的研磨に対する研磨剤としてシリコン窒化膜は殆どエ
ッチングせず第４層間絶縁膜２４４ａのみを選択的にエ
ッチングできる酸化セリウムを使用するのが望ましい。
従って、ブロッキング絶縁膜２４２の損失が殆どなく第
４層間絶縁膜２４４ａのみを選択的に研磨できる。前記
化学機械的研磨によりブロッキング絶縁膜２４２の上部
表面と殆ど同一な高さに平坦化された第４層間絶縁膜２
４４ｂを得られる。
【００５７】図１３を参照すれば、通常のフォトリソグ
ラフィー工程及びエッチング工程を用いて半導体基板２
００にコンタクトホ−ルを形成し、導電物質で埋め込ん
でメタルコンタクト２４６を形成する。即ち、前記コン
タクトホ−ル内にバリヤメタルとしてチタン（Ｔｉ）、
チタン窒化膜（ＴｉＮ）又はこれらの組合わせ膜を蒸着
し、前記バリヤメタル上にタングステン（Ｗ）を蒸着し
てコンタクトホ−ルを埋め込む。次に、第４層間絶縁膜
２４４ｂの上部の導電物質をエッチバックしてメタルコ
ンタクト２４６を形成する。
ラフィー工程及びエッチング工程を用いて半導体基板２
００にコンタクトホ−ルを形成し、導電物質で埋め込ん
でメタルコンタクト２４６を形成する。即ち、前記コン
タクトホ−ル内にバリヤメタルとしてチタン（Ｔｉ）、
チタン窒化膜（ＴｉＮ）又はこれらの組合わせ膜を蒸着
し、前記バリヤメタル上にタングステン（Ｗ）を蒸着し
てコンタクトホ−ルを埋め込む。次に、第４層間絶縁膜
２４４ｂの上部の導電物質をエッチバックしてメタルコ
ンタクト２４６を形成する。
【００５８】次いで、第４層間絶縁膜２４４ｂ及びメタ
ルコンタクト２４６上に導電物質を蒸着した後、通常の
フォトリソグラフィー工程及びエッチング工程を用いて
前記導電物質をパターニングして第１金属配線２４８を
形成する。前記導電物質はアルミニウム（Ａｌ）である
ことが望ましい。第１金属配線２４８はメタルコンタク
ト２４６と電気的に連結される。
ルコンタクト２４６上に導電物質を蒸着した後、通常の
フォトリソグラフィー工程及びエッチング工程を用いて
前記導電物質をパターニングして第１金属配線２４８を
形成する。前記導電物質はアルミニウム（Ａｌ）である
ことが望ましい。第１金属配線２４８はメタルコンタク
ト２４６と電気的に連結される。
【００５９】図１４を参照すれば、第１金属配線２４８
が形成されている半導体基板２００の全面に配線間絶縁
膜２５０を形成する。配線間絶縁膜２５０はＳＯＧ膜と
ＰＥ−ＴＥＯＳ膜との組合わせで形成することが望まし
い。
が形成されている半導体基板２００の全面に配線間絶縁
膜２５０を形成する。配線間絶縁膜２５０はＳＯＧ膜と
ＰＥ−ＴＥＯＳ膜との組合わせで形成することが望まし
い。
【００６０】次に、通常のフォトリソグラフィー工程及
びエッチング工程を用いて配線間絶縁膜２５０をパター
ニングして第１金属配線２４８と連結されるビアホ−ル
２５２を形成する。又、ビアホ−ル２５２を形成しなが
ら同時にヒューズ領域ｃのブロッキング２４３の上部に
形成された配線間絶縁膜２５０も共にエッチングしてヒ
ューズ領域ｃに開口部２５４を形成する。この際、ヒュ
ーズ領域ｃに形成されたブロッキング絶縁膜２４２は配
線間絶縁膜２５０とのエッチング選択比が大きいので前
記エッチングに対するストッパとして働く。
びエッチング工程を用いて配線間絶縁膜２５０をパター
ニングして第１金属配線２４８と連結されるビアホ−ル
２５２を形成する。又、ビアホ−ル２５２を形成しなが
ら同時にヒューズ領域ｃのブロッキング２４３の上部に
形成された配線間絶縁膜２５０も共にエッチングしてヒ
ューズ領域ｃに開口部２５４を形成する。この際、ヒュ
ーズ領域ｃに形成されたブロッキング絶縁膜２４２は配
線間絶縁膜２５０とのエッチング選択比が大きいので前
記エッチングに対するストッパとして働く。
【００６１】図１５を参照すれば、ビアホ−ル２５２を
導電物質で埋め込んでビアコンタクト２５３を形成す
る。即ち、ビアホ−ル２５２内にバリヤメタルとしてチ
タン、チタン窒化膜又はこれらの組合わせ膜を蒸着し、
前記バリヤメタル上にアルミニウムを蒸着する。この
際、ビアホ−ル２５２はアルミニウムの蒸着時にフロー
特性により自然に埋め込まれる。
導電物質で埋め込んでビアコンタクト２５３を形成す
る。即ち、ビアホ−ル２５２内にバリヤメタルとしてチ
タン、チタン窒化膜又はこれらの組合わせ膜を蒸着し、
前記バリヤメタル上にアルミニウムを蒸着する。この
際、ビアホ−ル２５２はアルミニウムの蒸着時にフロー
特性により自然に埋め込まれる。
【００６２】次いで、ビアコンタクト２５３と電気的に
連結される第２金属配線２５６を形成する。
連結される第２金属配線２５６を形成する。
【００６３】次に、第２金属配線２５６が形成されてい
る半導体基板２００の全面にパッシベーション酸化膜２
５８及びパッシベーション窒化膜２６０を順次で形成す
る。パッシベーション酸化膜２５８はＨＤＰ酸化膜で形
成することが望ましい。パッシベーション酸化膜２５８
は９０００Å〜１１０００Å程度の厚さに形成するのが
望ましい。パッシベーション窒化膜２６０はシリコン窒
化膜（Ｓｉ3Ｎ4）に形成するのが望ましい。パッシベー
ション窒化膜２６０は５０００Å〜７０００Å程度の厚
さに形成するのが望ましい。
る半導体基板２００の全面にパッシベーション酸化膜２
５８及びパッシベーション窒化膜２６０を順次で形成す
る。パッシベーション酸化膜２５８はＨＤＰ酸化膜で形
成することが望ましい。パッシベーション酸化膜２５８
は９０００Å〜１１０００Å程度の厚さに形成するのが
望ましい。パッシベーション窒化膜２６０はシリコン窒
化膜（Ｓｉ3Ｎ4）に形成するのが望ましい。パッシベー
ション窒化膜２６０は５０００Å〜７０００Å程度の厚
さに形成するのが望ましい。
【００６４】図１６を参照すれば、通常のフォトリソグ
ラフィー工程及びエッチング工程を用いてヒューズオー
プン工程を進行する。即ち、ヒューズライン２２６の上
部の開口部２５４に形成されたパッシベーション窒化膜
２６０及びパッシベーション酸化膜２５８を乾式エッチ
ングして除去する。この際、ヒューズ領域ｃに形成され
たブロッキング絶縁膜２４２はパッシベーション酸化膜
２５８とのエッチング選択比が大きいので前記エッチン
グに対するストッパとして作用する。
ラフィー工程及びエッチング工程を用いてヒューズオー
プン工程を進行する。即ち、ヒューズライン２２６の上
部の開口部２５４に形成されたパッシベーション窒化膜
２６０及びパッシベーション酸化膜２５８を乾式エッチ
ングして除去する。この際、ヒューズ領域ｃに形成され
たブロッキング絶縁膜２４２はパッシベーション酸化膜
２５８とのエッチング選択比が大きいので前記エッチン
グに対するストッパとして作用する。
【００６５】次に、ヒューズリペア進行時ヒューズライ
ン２２６をレーザを用いて切断できるようにヒューズラ
イン２２６の上部に形成されたブロッキング層２４３を
乾式エッチングして除去する。
ン２２６をレーザを用いて切断できるようにヒューズラ
イン２２６の上部に形成されたブロッキング層２４３を
乾式エッチングして除去する。
【００６６】次いで、第３層間絶縁膜２３０の一部も所
定深さのリセスが形成されるように乾式エッチングす
る。従来にはリペアヒューズを開口させるためパッシベ
ーション窒化膜、パッシベーション酸化膜、配線間絶縁
膜及び第４層間絶縁膜をエッチングしなければならない
ため、エッチング量が多くてエッチングの精密な制御が
難しくてヒューズライン２２６の上部に第３層間絶縁膜
２３０を均一に残せないが、本実施例ではブロッキング
層２４３を除去した後、第３層間絶縁膜２３０の一部の
みをエッチングするので、ヒューズライン２２６の上部
に均一な厚さを有する第３層間絶縁膜２３０を残せる。
定深さのリセスが形成されるように乾式エッチングす
る。従来にはリペアヒューズを開口させるためパッシベ
ーション窒化膜、パッシベーション酸化膜、配線間絶縁
膜及び第４層間絶縁膜をエッチングしなければならない
ため、エッチング量が多くてエッチングの精密な制御が
難しくてヒューズライン２２６の上部に第３層間絶縁膜
２３０を均一に残せないが、本実施例ではブロッキング
層２４３を除去した後、第３層間絶縁膜２３０の一部の
みをエッチングするので、ヒューズライン２２６の上部
に均一な厚さを有する第３層間絶縁膜２３０を残せる。
【００６７】
【発明の効果】以上述べた通り、本発明に係る半導体素
子のリペアヒューズ開口方法によると、ヒューズライン
の上部にブロッキング層を形成することによりリペアヒ
ューズが開口されなかったり、開口のためのエッチング
時にヒューズラインのアタックが発生した従来の問題点
を相当に改善でき、従ってリペアヒューズを安定的に開
口させ得る。又、リペアヒューズ開口工程で従来に比べ
てエッチング量が顕著に減るので量産側面でスループッ
トを高められる。又、ヒューズラインの上部に第３層間
絶縁膜を均一に残せるのでレーザリペア工程も改善させ
得る。
子のリペアヒューズ開口方法によると、ヒューズライン
の上部にブロッキング層を形成することによりリペアヒ
ューズが開口されなかったり、開口のためのエッチング
時にヒューズラインのアタックが発生した従来の問題点
を相当に改善でき、従ってリペアヒューズを安定的に開
口させ得る。又、リペアヒューズ開口工程で従来に比べ
てエッチング量が顕著に減るので量産側面でスループッ
トを高められる。又、ヒューズラインの上部に第３層間
絶縁膜を均一に残せるのでレーザリペア工程も改善させ
得る。
【００６８】以上、本発明の望ましい実施例を挙げて詳
細に説明したが、本発明は前記実施例に限定されること
ではなく、本発明の技術的思想の範囲内で当分野で通常
の知識を持つ者により様々な変形が可能である。
細に説明したが、本発明は前記実施例に限定されること
ではなく、本発明の技術的思想の範囲内で当分野で通常
の知識を持つ者により様々な変形が可能である。
【図１】 従来の半導体素子のリペアヒューズ開口方法
を工程順に従って示した断面図であって、第１の段階を
説明するための図である。
を工程順に従って示した断面図であって、第１の段階を
説明するための図である。
【図２】 図１の次の段階を示す図である。
【図３】 図２の次の段階を示す図である。
【図４】 図３の次の段階を示す図である。
【図５】 図４の次の段階を示す図である。
【図６】 図５の次の段階を示す図である。
【図７】 図６の次の段階を示す図である。
【図８】 本発明の望ましい実施例による半導体素子の
リペアヒューズ開口方法を工程順に従って示した断面図
であって、第１の段階を説明するための図である。
リペアヒューズ開口方法を工程順に従って示した断面図
であって、第１の段階を説明するための図である。
【図９】 図８の次の段階を示す図である。
【図１０】 図９の次の段階を示す図である。
【図１１】 図１０の次の段階を示す図である。
【図１２】 図１１の次の段階を示す図である。
【図１３】 図１２の次の段階を示す図である。
【図１４】 図１３の次の段階を示す図である。
【図１５】 図１４の次の段階を示す図である。
【図１６】 図１５の次の段階を示す図である。
２３４ 下部電極
２３６ 誘電膜
２３８ 上部プレート電極
２４２ ブロッキング絶縁膜
２４４ 第４層間絶縁膜
２４６ メタルコンタクト
２４８ 第１金属配線
２５０ 配線間絶縁膜
２５３ ビアコンタクト
２５６ 第２金属配線
２５８ パッシベーション酸化膜
２６０ パッシベーション窒化膜
Claims (16)
- 【請求項１】 セル領域、周辺回路領域及びヒューズ領
域が定義されており、所定の下地層が形成されている半
導体基板上に下部電極を形成する段階と、 前記下部電極が形成された前記半導体基板上に誘電膜を
形成する段階と、 前記誘電膜が形成された前記半導体基板のセル領域上に
上部プレート電極及びブロッキング絶縁膜を形成し、前
記半導体基板のヒューズ領域上に上部プレート電極及び
ブロッキング絶縁膜より成るブロッキング層を形成する
段階と、 前記半導体基板の全面に層間絶縁膜を蒸着する段階と、 前記ブロッキング絶縁膜が露出される時まで前記セル領
域及び前記ヒューズ領域の前記層間絶縁膜をエッチング
する段階と、 前記層間絶縁膜を化学機械的研磨する段階と、 前記層間絶縁膜及び前記半導体基板内にコンタクトホ−
ルを形成し、導電物質で埋め込んでメタルコンタクトを
形成する段階と、 前記メタルコンタクトと電気的に連結される第１金属配
線を形成する段階と、 前記第１金属配線が形成されている前記半導体基板の全
面に配線間絶縁膜を形成する段階と、 前記配線間絶縁膜をエッチングして前記第１金属配線と
連結されるビアホ−ルを形成し、これと同時に前記ヒュ
ーズ領域のブロッキング絶縁膜の上部に形成された前記
配線間絶縁膜をエッチングして除去する段階と、 前記ビアホ−ルを導電物質で埋め込んでビアコンタクト
を形成する段階と、 前記ビアコンタクトと電気的に連結される第２金属配線
を形成する段階と、 前記第２金属配線が形成されている前記半導体基板の全
面にパッシベーション酸化膜及びパッシベーション窒化
膜を形成する段階と、 前記ヒューズ領域のブロッキング絶縁膜の上部に形成さ
れた前記パッシベーション窒化膜及び前記パッシベーシ
ョン酸化膜を前記ブロッキング絶縁膜が露出される時ま
でエッチングする段階と、 露出された前記ヒューズ領域のブロッキングをエッチン
グする段階とを含むことを特徴とする半導体素子のリペ
アヒューズ開口方法。 - 【請求項２】 前記ブロッキング層をエッチングする段
階後、露出された前記ヒューズ領域の半導体基板に所定
深さのリセスが形成されるように前記半導体基板の一部
をエッチングする段階をさらに含むことを特徴とする請
求項１に記載の半導体素子のリペアヒューズ開口方法。 - 【請求項３】 前記ブロッキング絶縁膜は、前記層間絶
縁膜、前記配線間絶縁膜及び前記パッシベーション酸化
膜とのエッチング選択比が大きい物質膜を使用して形成
することを特徴とする請求項１に記載の半導体素子のリ
ペアヒューズ開口方法。 - 【請求項４】 前記層間絶縁膜、前記配線間絶縁膜及び
前記パッシベーション酸化膜とのエッチング選択比が大
きい物質膜はシリコン窒化膜であることを特徴とする請
求項３に記載の半導体素子のリペアヒューズ開口方法。 - 【請求項５】 前記ブロッキング絶縁膜は、１０００Å
〜１５００Å程度の厚さに形成することを特徴とする請
求項１に記載の半導体素子のリペアヒューズ開口方法。 - 【請求項６】 前記上部プレート電極は、チタン窒化膜
及びドーピングされたポリシリコン膜で形成することを
特徴とする請求項１に記載の半導体素子のリペアヒュー
ズ開口方法。 - 【請求項７】 前記層間絶縁膜は下部電極、誘電膜、上
部プレート電極及びブロッキング絶縁膜の全体高さより
さらに厚く蒸着することを特徴とする請求項１に記載の
半導体素子のリペアヒューズ開口方法。 - 【請求項８】 前記層間絶縁膜の化学機械的研磨は、前
記ブロッキング絶縁膜の上部表面と研磨された前記層間
絶縁膜の上部表面が殆ど同一な程度の高さになる時まで
遂行することを特徴とする請求項１に記載の半導体素子
のリペアヒューズ開口方法。 - 【請求項９】 前記層間絶縁膜を化学機械的研磨する段
階は、 研磨時前記ブロッキング絶縁膜の損失を小さくするよう
に研磨剤として前記ブロッキング絶縁膜に対する前記層
間絶縁膜のエッチング選択比が大きい酸化セリウムを使
用することを特徴とする請求項１に記載の半導体素子の
リペアヒューズ開口方法。 - 【請求項１０】 前記ブロッキング絶縁膜が露出される
時まで前記層間絶縁膜をエッチングする段階において、 前記エッチングは湿式エッチングであることを特徴とす
る請求項１に記載の半導体素子のリペアヒューズ開口方
法。 - 【請求項１１】 前記湿式エッチングはエッチング液と
してフッ酸溶液を使用することを特徴とする請求項１０
に記載の半導体素子のリペアヒューズ開口方法。 - 【請求項１２】 前記ビアホ−ルの形成と前記ヒューズ
領域のブロッキング絶縁膜の上部に形成された配線間絶
縁膜のエッチングは同時に行われることを特徴とする請
求項１に記載の半導体素子のリペアヒューズ開口方法。 - 【請求項１３】 前記層間絶縁膜は、ＢＰＳＧ膜、ＰＳ
Ｇ膜、ＰＥ−ＴＥＯＳ膜、ＵＳＧ膜又はＨＤＰ酸化膜で
形成することを特徴とする請求項１に記載の半導体素子
のリペアヒューズ開口方法。 - 【請求項１４】 前記配線間絶縁膜はＳＯＧ膜とＰＥ−
ＴＥＯＳ膜との組合わせで形成することを特徴とする請
求項１に記載の半導体素子のリペアヒューズ開口方法。 - 【請求項１５】 前記パッシベーション酸化膜はＨＤＰ
酸化膜で形成することを特徴とする請求項１に記載の半
導体素子のリペアヒューズ開口方法。 - 【請求項１６】 前記パッシベーション窒化膜はシリコ
ン窒化膜で形成することを特徴とする請求項１に記載の
半導体素子のリペアヒューズ開口方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-039761 | 2001-07-04 | ||
| KR10-2001-0039761A KR100425452B1 (ko) | 2001-07-04 | 2001-07-04 | 반도체 소자의 리페어 퓨즈 개구 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037168A true JP2003037168A (ja) | 2003-02-07 |
| JP3902507B2 JP3902507B2 (ja) | 2007-04-11 |
Family
ID=19711742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002142070A Expired - Fee Related JP3902507B2 (ja) | 2001-07-04 | 2002-05-16 | 半導体素子のリペアヒューズ開口方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6573125B2 (ja) |
| JP (1) | JP3902507B2 (ja) |
| KR (1) | KR100425452B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036181A (ja) * | 2005-07-22 | 2007-02-08 | Hynix Semiconductor Inc | 半導体素子の形成方法 |
| US7566594B2 (en) | 2006-08-31 | 2009-07-28 | Oki Semiconductor Co., Ltd. | Fabricating method of semiconductor device |
| JP2014160801A (ja) * | 2013-01-25 | 2014-09-04 | Seiko Instruments Inc | 半導体装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100734251B1 (ko) * | 2001-03-13 | 2007-07-02 | 삼성전자주식회사 | 반도체 소자의 퓨즈라인 개구부 형성방법 |
| KR100463047B1 (ko) * | 2002-03-11 | 2004-12-23 | 삼성전자주식회사 | 반도체 장치의 퓨즈 박스 및 그 제조방법 |
| TW538518B (en) * | 2002-07-19 | 2003-06-21 | Nanya Technology Corp | Fuse structure |
| KR100476694B1 (ko) | 2002-11-07 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
| KR100677768B1 (ko) * | 2004-06-30 | 2007-02-02 | 주식회사 하이닉스반도체 | 반도체소자의 리페어 식각 방법 |
| JP2007123509A (ja) * | 2005-10-27 | 2007-05-17 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| KR100866687B1 (ko) * | 2006-11-27 | 2008-11-04 | 동부일렉트로닉스 주식회사 | 퓨즈를 갖는 반도체 소자의 제조 방법 |
| JP5248170B2 (ja) * | 2008-04-03 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR101024763B1 (ko) * | 2008-07-29 | 2011-03-24 | 주식회사 하이닉스반도체 | 반도체 소자의 리페어 방법 |
| CN105283961B (zh) * | 2013-06-25 | 2019-11-05 | 英特尔公司 | Cmos可兼容的多晶硅化物熔丝结构及其制造方法 |
| JP6636823B2 (ja) * | 2016-02-25 | 2020-01-29 | エイブリック株式会社 | 半導体装置およびヒューズ切断方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3907279B2 (ja) * | 1997-08-26 | 2007-04-18 | 宮城沖電気株式会社 | 半導体装置の製造方法および検査方法 |
| JP4015704B2 (ja) * | 1997-10-13 | 2007-11-28 | 富士通株式会社 | ヒューズを有する半導体装置およびその製造方法 |
| US6037648A (en) * | 1998-06-26 | 2000-03-14 | International Business Machines Corporation | Semiconductor structure including a conductive fuse and process for fabrication thereof |
| JP2000031416A (ja) * | 1998-07-15 | 2000-01-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100620656B1 (ko) * | 1998-12-28 | 2006-12-05 | 주식회사 하이닉스반도체 | 반도체소자의 퓨즈 제조방법 |
| KR20010003523A (ko) * | 1999-06-23 | 2001-01-15 | 김영환 | 반도체소자의 퓨즈 형성방법 |
| KR100351050B1 (ko) * | 1999-11-26 | 2002-09-10 | 삼성전자 주식회사 | 반도체소자의 퓨즈부 형성방법 |
| JP2001176976A (ja) * | 1999-12-20 | 2001-06-29 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| KR100335498B1 (ko) * | 1999-12-22 | 2002-05-08 | 윤종용 | 반도체 소자의 퓨즈부 구조 및 그 형성방법 |
-
2001
- 2001-07-04 KR KR10-2001-0039761A patent/KR100425452B1/ko not_active IP Right Cessation
-
2002
- 2002-03-21 US US10/103,440 patent/US6573125B2/en not_active Expired - Lifetime
- 2002-05-16 JP JP2002142070A patent/JP3902507B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036181A (ja) * | 2005-07-22 | 2007-02-08 | Hynix Semiconductor Inc | 半導体素子の形成方法 |
| US7566594B2 (en) | 2006-08-31 | 2009-07-28 | Oki Semiconductor Co., Ltd. | Fabricating method of semiconductor device |
| JP2014160801A (ja) * | 2013-01-25 | 2014-09-04 | Seiko Instruments Inc | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6573125B2 (en) | 2003-06-03 |
| US20030013294A1 (en) | 2003-01-16 |
| KR100425452B1 (ko) | 2004-03-30 |
| KR20030003905A (ko) | 2003-01-14 |
| JP3902507B2 (ja) | 2007-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9082784B2 (en) | Method of fabricating a semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region | |
| US7307305B2 (en) | Semiconductor device | |
| JP4334886B2 (ja) | 半導体装置のヒューズボックスガードリング形成方法及びこれを利用した半導体装置 | |
| KR100319560B1 (ko) | 물리 화학적 연마(cmp) 저지막을 사용한 커패시터 스토리지 전극 형성 방법 | |
| US20050287803A1 (en) | Semiconductor device having a metal wiring structure and method of manufacturing the same | |
| US7547938B2 (en) | Semiconductor devices having elongated contact plugs | |
| JP4964407B2 (ja) | 半導体装置及びその製造方法 | |
| JP3902507B2 (ja) | 半導体素子のリペアヒューズ開口方法 | |
| JP2000164822A (ja) | 半導体記憶装置およびその製造方法 | |
| US6642135B2 (en) | Method for forming semiconductor memory device having a fuse | |
| US6924524B2 (en) | Integrated circuit memory devices | |
| KR100699915B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7736972B2 (en) | Method for forming storage electrode of semiconductor memory device | |
| US7687344B2 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100499161B1 (ko) | 자기 정렬 콘택용 측벽 스페이서 구조물 및 이의 제조 방법 | |
| US20050014330A1 (en) | Method of planarizing an interlayer dielectric layer | |
| KR100507862B1 (ko) | 반도체소자 제조 방법 | |
| US7074725B2 (en) | Method for forming a storage node of a capacitor | |
| US7037821B2 (en) | Method for forming contact of semiconductor device | |
| US7084057B2 (en) | Bit line contact structure and fabrication method thereof | |
| KR100672169B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100955263B1 (ko) | 반도체 소자의 제조방법 | |
| KR100745070B1 (ko) | 반도체 소자의 랜딩 플러그 형성방법 | |
| KR20010110528A (ko) | 2단계 화학기계적 연마를 통한 하부전극층 분리방법 | |
| KR20040015437A (ko) | 하드 마스크를 이용한 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060601 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3902507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140112 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |