TWI555162B - 半導體積體電路裝置及其製造方法 - Google Patents

半導體積體電路裝置及其製造方法 Download PDF

Info

Publication number
TWI555162B
TWI555162B TW099130322A TW99130322A TWI555162B TW I555162 B TWI555162 B TW I555162B TW 099130322 A TW099130322 A TW 099130322A TW 99130322 A TW99130322 A TW 99130322A TW I555162 B TWI555162 B TW I555162B
Authority
TW
Taiwan
Prior art keywords
insulating film
film
interconnects
disposed
interlayer insulating
Prior art date
Application number
TW099130322A
Other languages
English (en)
Other versions
TW201125098A (en
Inventor
南志昌
秋野勝
Original Assignee
精工半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精工半導體有限公司 filed Critical 精工半導體有限公司
Publication of TW201125098A publication Critical patent/TW201125098A/zh
Application granted granted Critical
Publication of TWI555162B publication Critical patent/TWI555162B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

半導體積體電路裝置及其製造方法
本發明係有關於一種具有熔絲元件的半導體積體電路裝置，以及其製造方法。
電壓調節器及電壓偵測器各者均包含有一類比處理電路、一邏輯電路、一電容器、一分洩電阻器、以及類似者。在分洩電阻器的一部份中形成並設置有熔絲元件，可供在一檢測步驟中透過調整來選取電阻器，以得到所需的電壓。
第5圖及第6圖顯示出具有此一結構之習用半導體積體電路的一範例。第5圖是熔絲元件的俯視圖，而第6圖則是沿著第5圖中線A-A所取的剖面圖。如第6圖中所示，該等熔絲元件係以與一MOSFET(金屬氧化物半導體場效應電晶體)之閘極電極相同的導電材料形成於一元件隔離絕緣膜401上，換言之即是由以一多晶矽膜及一摻雜雜質之矽化鎢(WSix)膜組成之複晶矽膜402(對應於第5圖中的參考編號302)所構成。
複晶矽膜402上覆蓋著一層間絕緣膜403及一做為整平膜的硼磷矽玻璃(BPSG)膜404。在該硼磷矽玻璃膜404及該層間絕緣膜403內開設有通達至該複晶矽膜402之兩個末端部份附近的接觸孔405(對應於第5圖中的參考編號305)。在該硼磷矽玻璃膜404上以圖案成形有由一第一層之鋁膜406(對應於第5圖中參考編號306)所構成的互連，以使該等互連經由該等接觸孔405與該複晶矽膜402接觸。該等鋁膜406係由利用電漿化學氣相沉積法(Plasma CVD)以矽酸四乙酯(TEOS)做為原料所製成之一第一層金屬層間絕緣膜407加以覆蓋住。
雖然未顯示出，但在前述的習用範例中，除了第一層之鋁膜以外，另外亦使用一第二層的鋁膜。因此，一旋轉塗佈玻璃(SOG)膜408以旋塗、固化、而後回蝕方式形成於第一層金屬層間絕緣膜407上，做為這些鋁膜之間的整平膜。該等旋轉塗佈玻璃膜408係由利用電漿化學氣相沉積法以矽酸四乙酯為原料製成之第二層金屬層間絕緣膜409加以覆蓋。該第二層金屬層間絕緣膜409由一氮化矽(SiN)膜410加以覆蓋，其係由電漿化學氣相沉積法所製成的一塗覆保護膜。
此外，透用利用雷射光束切割做為熔絲元件的複晶矽膜402而在複晶矽膜402上形成開口區域311。這些開口區域311係透過同時使用在鋁墊(未顯示)上蝕刻氮化矽膜410所用相同之遮罩加以蝕刻而形成的。但是，由於過度蝕刻之故，該等開口區域311會通達至第二層金屬層間絕緣膜409。
除了前述的結構以外，日本專利申請案早期公開第05-021695號中提出一種可以防止氮化矽膜碎裂或剝離或類似之情形發生的結構。
另外，日本專利申請案早期公開第07-022508號中提出一種結構，其中在熔絲元件的周圍設置護環層，因之可防異物的進入。
在電壓調節器及電壓偵測器中，連轉測試是在該等元件形成後，在晶圓狀態下進行的，而在此同時，相關之電阻器的熔絲元件會被加以切斷，以得到所需的電壓。
就此而言，如第5圖及第6圖中所可得知的，在修整處理熔絲元件時，旋轉塗佈玻璃膜408會暴露於開口區域311的內側表面，特別是在連接至相鄰熔絲元件的鋁互連之間。但是，該等旋轉塗佈玻璃膜408每一者均具有會吸收水分的特性。因此因素之故，由外側侵入的水分或濕氣會經由該等旋轉塗佈玻璃膜408而污染至半導體積體電路的內部元件，成為半導體積體電路裝置可靠性衰退的一項原因。
本發明係針對前述問題所發展出來的，而本發明之一目的即是提供一種半導體積體電路裝置，其中係針對一具有多層互連之金屬層間絕緣膜的結構進行改良，以使得開口區域311的內側面，特別是在相鄰熔絲元件之鋁互連之間暴露於開口區域311內側面的旋轉塗佈玻璃膜408，會被切割開，以防上濕氣進入至半導體積體電路裝置的內部元件內，因之而可達成可靠度的增進。
為解決前述的問題，本發明採用下列的手段。
首先，其提供一半導體積體電路裝置，包含：一元件隔離絕緣膜，設置於一半導體基板上；熔絲元件，設置於該元件隔離絕緣膜上；一絕緣膜，設置於該等熔絲元件上；第一互連，經由形成於該絕緣膜內的接觸孔連接至該等熔絲元件；一第二互連，經由一第一金屬層間絕緣膜、一旋轉塗佈玻璃膜、以及一第二金屬層間絕緣膜而設置於該第一互連上方；其中連接至該等相鄰熔絲元件的該等第一互連之間的一空間寬度係小於該第一金屬層間絕緣膜之一側壁的厚度的二倍。
另外，其提供一半導體積體電路裝置，進一步包含側向間隔件，設置於該第一互連之側面上，其中該第一金屬層間絕緣膜係形成為覆蓋住該第一互連及該等側向間隔件。
再另外，其提供一半導體積體電路裝置，其中該等側向間隔件每一者包含自包括：氧化矽膜；磷矽酸鹽玻璃(PSG)膜；以及氮化矽膜之族群中選出之一成員。
另外，其提供一種製造半導體積體電路裝置的方法，包含：形成一元件隔離絕緣膜於一半導體基板上；形成熔絲元件於該元件隔離絕緣膜上；形成一絕緣膜於該等熔絲元件上；形成第一互連，經由形成在該絕緣膜內的接觸孔而連接至該等熔絲元件，以使得連接至該等相鄰熔絲元件的該等第一互連之間的一空間寬度設定成小於該絕緣膜之一側壁的厚度的二倍；形成側向間隔件於該第一互連的側面上；形成一第一金屬層間絕緣膜，以覆蓋住該第一互連及該等側向間隔件；形成該第一金屬層間絕緣膜、旋轉塗佈玻璃膜、以及一第二金屬層間絕緣膜於該第一互連及一第二互連，該層係形成於該第一互連上方，之間；以及形成開口區域於一位在該等熔絲元件上方的保護膜內。
在本發明的半導體積體電路裝置中，其係組構成使相鄰熔絲元件之鋁互連間的寬度小於第一層之金屬層間絕緣膜之側壁的厚度的二倍。另一種方式是，在要連接至熔絲元件上的互連的側面上設置側向間隔件，因此在鋁互連之間不會留下可供旋轉塗佈玻璃膜留置空間。因此之故，旋轉塗佈玻璃膜在製程中會被移除掉，且旋轉塗佈玻璃膜會在相鄰之熔絲元件的鋁互連之間截斷開。因此，由旋轉塗佈玻璃膜所吸收的濕氣將會被截斷開的部份加以攔阻住，使得濕氣不會進入至半導體積體電路的內部元件內。因此可以增進半導體積體電路的可靠度。
下文中將配合圖式來說明本發明的實施例。
第一實施例
參閱第1圖來說明本發明的第一實施例。第1圖是一半導體積體電路裝置的示意剖面圖，其中係針對一具有多層互連之金屬層間絕緣膜的結構進行改良，以增進其可靠性。
如第1圖中所示，熔絲元件以與一MOSFET之閘極電極相同的導電材料形成於一形成在一半導體基板上的元件隔離絕緣膜101上，換言之即是由以一多晶矽膜及一摻雜雜質之矽化鎢(WSix)膜組成之複晶矽膜102所構成。該等複晶矽膜102係由一層間絕緣膜103及一做為整平膜的硼磷矽玻璃膜104加以覆蓋。在該硼磷矽玻璃膜104及該層間絕緣膜103內開設有通達至該複晶矽膜102之兩個末端部份附近的接觸孔105。在該硼磷矽玻璃膜104上以圖案成形有由一第一層之鋁膜106所構成的互連，以使該等互連經由該等接觸孔105與該複晶矽膜102接觸。該等鋁膜106係由利用電漿化學氣相沉積法以矽酸四乙酯做為原料所製成之一第一層金屬層間絕緣膜107加以覆蓋住。將該第一層金屬層間絕緣膜107的表面上進行旋轉塗佈玻璃膜的旋塗、固化、及回蝕。因此之故，第一層金屬層間絕緣膜107的表面會暴露出而不留下旋轉塗佈玻璃膜，因之而成為一整平狀態。一第二層金屬層間絕緣膜109，其係透過電漿化學氣相沉積法以矽酸四乙酯為原料所製成的，形成於第一層金屬層間絕緣膜107上，一第二層鋁膜經由第一層金屬層間絕緣膜107及第二層金屬層間絕緣膜109形成於其上(未 顯示)。此外，一做為保護膜的氮化矽膜110利用電漿化學氣相沉積法加以形成來覆蓋住該第二層鋁膜及第二層金屬層間絕緣膜109。接著，在做為保護膜的氮化矽膜110中形成供鋁墊用及進行修整處理作業的開口區域。
在此結構中，要連接至相鄰熔絲元件上的鋁互連106之間的空間寬度B是設定為小於由電漿化學氣相沉積法以矽酸四乙酯為材料所製成之第一層金屬層間絕緣膜107的側壁厚度的二倍。因此之故，該等互連間之形狀具有高的深寬比率，因此不會有可供旋轉塗佈玻璃膜進入其內的間隙。因此之故，旋轉塗佈玻璃膜可由做為製程中之整平技術的回蝕程序加以完全地移除掉，而相鄰熔絲元件之鋁互連之間的旋轉塗佈玻璃膜則會被截斷開。基於此，水分將不會進入至半導體積體電路裝置的內部元件，因此可以增進半導體積體電路裝置的可靠度。應注意到，該等被第一層金屬層間絕緣膜所掩埋住以防止旋轉塗佈玻璃存在於鋁互連之間的空間內的區域，係為暴露於該等開口區域之內側表面，以供進行熔絲元件之修整處理作業的區域，因此如果該等區域並未暴露於開口區域的內側表面，則旋轉塗佈玻璃可能會存在於該等鋁互連之間的空間內。
在此，將配合於第2圖來說明前述側壁厚度的定義。第2圖是第一實施例的補充圖式，其中第2A圖是第一層鋁互連106間之空間寬度B較寬之情形的圖式，顯示出第一層金屬層間絕緣膜沉積後的情形。如果第一層金屬層間絕緣膜107是以化學氣相沉積法加以沉積於鋁互連106上，則該 第一層金屬層間絕緣膜107會黏附至鋁互連106的頂面及側面上。在此，該第一層金屬層間絕緣膜是形成為二氧化矽膜。在此例中，該位於鋁互連頂面的二氧化矽膜的膜厚是不同於其側面的膜厚，且基本上的趨勢是側面上的膜厚會薄於頂面之膜厚。再者，如此圖中所示，鋁互連106之側面上的二氧化矽膜的膜厚是依其垂直位置而改變的。前述側壁的厚度是二氧化矽膜在與鋁互連106頂面相同高度位置處的側面的膜厚度，在圖式中是由符號C加以標示。
如第2(b)圖所示，如果鋁互連106間的空間寬度B是設定成較狹窄而小於第一層金屬層間絕緣膜107之側壁厚度的二倍時，該等互連之間的空間會被該二氧化矽膜所掩埋住。因此之故，稍後進行塗佈之旋轉塗佈玻璃膜將無法進入至該等鋁互連106之間的空間內。在旋轉塗佈玻璃膜塗佈及固化後，會進行回蝕，以將位於該等鋁互連106之間之空間上方的旋轉塗佈玻璃膜加以移除，因而能得到另人滿意的平坦度。
在依如上所述所構成的本發明的半導體積體電路裝置中，在鋁互連之間的空間內沒有吸濕性的旋轉塗佈玻璃膜，因此可以防止水分經由該開口區域進入至內部元件內，故而可以增進半導體積體電路的可靠度。
第二實施例
接下來參閱第3圖來說明本發明的第二實施例。如同第1圖一樣，第3圖是本發明之半導體積體電路裝置的示意剖面圖，其係針對一具有多層互連之金屬層間絕緣膜的結 構進行改良，以增進其可靠性。
在第二實施例中，由第一層之鋁膜206所構成的互連係以圖案成形而形成於硼磷矽玻璃膜204上，以使該等互連與複晶矽膜202接觸，而後將該等互連覆蓋以利用電漿化學氣相沉積法以矽酸四乙酯為原料所製成的二氧化矽膜或磷矽酸鹽玻璃(Phosphor Silica Glass，PSG)膜，或氮化矽膜。在那之後，藉由利用鋁膜206做為一蝕刻阻止層進行回蝕作業，在鋁互連的末端處可以形成側向間隔件212。接著，形成一金屬層間絕緣膜207，以覆蓋住該鋁膜206、該等側向間隔件212、以及該等硼磷矽玻璃膜204。接著，將第一層金屬層間絕緣膜207的表面進行旋轉塗佈玻璃膜的旋塗、固化、以及回蝕。但是，第一層金屬層間絕緣膜207的表面會暴露出而不留下旋轉塗佈玻璃膜，因之而成為整平之狀態。一第二層金屬層間絕緣膜209，其係透過電漿化學氣相沉積法以矽酸四乙酯為原料所製成的，形成於第一層金屬層間絕緣膜207上，一第二層鋁膜經由第一層金屬層間絕緣膜207及第二層金屬層間絕緣膜209形成於其上(未顯示)。此外，一做為保護膜的氮化矽膜210利用電漿化學氣相沉積法加以形成來覆蓋住該第二層鋁膜及第二層金屬層間絕緣膜109。接著，在做為保護膜的氮化矽膜210中形成供鋁墊用及進行修整處理作業的開口區域。
在此結構中，要連接至相鄰熔絲元件上的鋁互連206之間的空間寬度D是設定為小於由電漿化學氣相沉積法以 矽酸四乙酯為材料所製成之第一層金屬層間絕緣膜207的側壁厚度的二倍。因此之故，該等互連間之形狀具有高的深寬比率，因此不會有可供旋轉塗佈玻璃膜進入其內的間隙。因此之故，旋轉塗佈玻璃膜可由做為製程中之整平技術的回蝕程序加以完全地移除掉，而相鄰熔絲元件之鋁互連之間的旋轉塗佈玻璃膜則會被截斷開。基於此，水分將不會進入至半導體積體電路裝置的內部元件，因此可以增進半導體積體電路裝置的可靠度。應注意到，該等被第一層金屬層間絕緣膜所掩埋住以防止旋轉塗佈玻璃存在於鋁互連之間的空間內的區域，係為暴露於該等開口區域之內側表面，以供進行熔絲元件之修整處理作業的區域，因此如果該等區域並未暴露於開口區域的內側表面，則旋轉塗佈玻璃可能會存在於該等鋁互連之間的空間內。
在此將利用第4圖來對第二實施例做補充說明。第4圖是是第二實施例的補充圖式，是第一層鋁互連206間之空間寬度D較寬之情形中第一層金屬層間絕緣膜沉積後的圖式。在第一層鋁互連206的側面上形成有側向間隔件212，而第一層金屬層間絕緣膜207則沉積成覆蓋住該等側向間隔件212及第一層鋁互連206。該第一層金屬層間絕緣膜的側壁厚度E會大於第2(a)圖中所示之第一層金屬層間絕緣膜之側壁厚度C。這是因為下方配設有側向間隔件212。
藉由應用前述的結構，第一層鋁互連間的空間寬度可以製做成比第一實施例中的半導體積體電路裝置為寬。此外，不用擔心在埋設於第一層鋁互連之間之空間內的第一層金屬層間絕緣膜內產生細微孔洞，因此可以提供半導體積體電路裝置較高的可靠度。
101．．．元件隔離絕緣膜
102．．．複晶矽膜
103．．．層間絕緣膜
104．．．硼磷矽玻璃膜
105．．．接觸孔
106．．．鋁膜
107．．．金屬層間絕緣膜
109．．．金屬層間絕緣膜
110．．．氮化矽膜
202．．．複晶矽膜
204．．．硼磷矽玻璃膜
206．．．鋁膜
207．．．金屬層間絕緣膜
209．．．金屬層間絕緣膜
210．．．氮化矽膜
212．．．側向間隔件
302．．．複晶矽膜
305．．．接觸孔
306．．．鋁膜
311．．．開口區域
401．．．元件隔離絕緣膜
402．．．複晶矽膜
403．．．層間絕緣膜
404．．．硼磷矽玻璃膜
405．．．接觸孔
406．．．鋁膜
407．．．金屬層間絕緣膜
408．．．旋轉塗佈玻璃膜
409．．．金屬層間絕緣膜
410．．．氮化矽膜
在所附的圖式中：
第1圖是根據本發明第一實施例的一半導體積體電路裝置的示意剖面圖。
第2A圖及第2B圖是根據本發明第一實施例的補充圖式。
第3圖是根據本發明第二實施例的一半導體積體電路裝置的示意剖面圖。
第4圖是根據本發明第二實施例的補充圖式。
第5圖是一習用的半導體積體電路裝置的示意俯視圖。
第6圖是第5圖中之習用半導體積體電路裝置沿著線A-A所取的示意剖面圖。
101．．．元件隔離絕緣膜
102．．．複晶矽膜
103．．．層間絕緣膜
104．．．硼磷矽玻璃膜
105．．．接觸孔
106．．．鋁膜
107．．．金屬層間絕緣膜
109．．．金屬層間絕緣膜
110．．．氮化矽膜
B．．．空間寬度

Claims (4)

  1. 一種半導體積體電路裝置，包含：一元件隔離絕緣膜，設置於一半導體基板上；熔絲元件，設置於該元件隔離絕緣膜上；一絕緣膜，設置於該等熔絲元件上；第一互連，經由形成於該絕緣膜內的接觸孔連接至該等熔絲元件；整平的一第一金屬層間絕緣膜及一第二金屬層間絕緣膜，設置於該等第一互連及一第二互連之間，該第二互連設置於該等第一互連上；一保護膜設置於該第二金屬層間絕緣膜上；以及一開口區域設置於該保護膜內且在該等熔絲元件上，其中連接至相鄰的該等熔絲元件的該等第一互連之間的一空間寬度係小於該第一金屬層間絕緣膜之一側壁的二倍厚度，以及其中存在於該開口區域內的該等第一互連之間的一空間僅由該第一金屬層間絕緣膜掩埋。
  2. 一種半導體積體電路裝置，包含：一元件隔離絕緣膜，設置於一半導體基板上；熔絲元件，設置於該元件隔離絕緣膜上；一第一絕緣膜，設置於該等熔絲元件上；第一互連，經由形成於該第一絕緣膜內的接觸孔連接至該等熔絲元件；整平的一第一金屬層間絕緣膜及一第二金屬層間絕緣 膜，設置於該等第一互連及一第二互連之間，該第二互連設置於該等第一互連上；一保護膜設置於該第二金屬層間絕緣膜上；以及一開口區域設置於該保護膜內且在該等熔絲元件上，側向間隔件，由一第二絕緣膜形成且設置於該等第一互連之側面上，其中連接至相鄰的該等熔絲元件的該等第一互連之間的一空間寬度係小於該第二絕緣膜之一側壁的二倍厚度，以及其中存在於該開口區域內的該等第一互連之間的一空間僅由該第一金屬層間絕緣膜掩埋。
  3. 如申請專利範圍第2項之半導體積體電路裝置，其中該等側向間隔件每一者包含自包括：氧化矽膜；磷矽酸鹽玻璃(PSG)膜；以及氮化矽膜之族群中選出之一成員。
  4. 一種製造半導體積體電路裝置的方法，包含：形成一元件隔離絕緣膜於一半導體基板上；形成熔絲元件於該元件隔離絕緣膜上；形成一絕緣膜於該等熔絲元件上；形成第一互連，經由形成在該絕緣膜內的接觸孔而連接至該等熔絲元件，以使得連接至相鄰的該等熔絲元件的該等第一互連之間的一空間寬度設定成小於該絕緣膜之一側壁的二倍厚度；形成側向間隔件於該等第一互連的側面上； 形成一第一金屬層間絕緣膜，以覆蓋住該等第一互連及該等側向間隔件；在形成一旋轉塗佈玻璃(SOG)膜於該第一金屬層間絕緣膜上後，利用後回蝕整平該第一金屬層間絕緣膜；形成第二金屬層間絕緣膜於該第一金屬層間絕緣膜及該旋轉塗佈玻璃(SOG)膜上；形成一保護膜於該第二金屬層間絕緣膜上；以及形成開口區域於在該等熔絲元件上的該保護膜內以暴露該等第一互連，且該第一金屬層間絕緣膜被掩埋在該等第一互連之間。
TW099130322A 2009-09-25 2010-09-08 半導體積體電路裝置及其製造方法 TWI555162B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009221238A JP5507178B2 (ja) 2009-09-25 2009-09-25 半導体集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW201125098A TW201125098A (en) 2011-07-16
TWI555162B true TWI555162B (zh) 2016-10-21

Family

ID=43779359

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099130322A TWI555162B (zh) 2009-09-25 2010-09-08 半導體積體電路裝置及其製造方法

Country Status (5)

Country Link
US (1) US8324708B2 (zh)
JP (1) JP5507178B2 (zh)
KR (1) KR101663836B1 (zh)
CN (1) CN102034791B (zh)
TW (1) TWI555162B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5981260B2 (ja) * 2011-09-30 2016-08-31 エスアイアイ・セミコンダクタ株式会社 半導体装置
US9917055B2 (en) * 2015-03-12 2018-03-13 Sii Semiconductor Corporation Semiconductor device having fuse element
JP6620023B2 (ja) * 2015-03-12 2019-12-11 エイブリック株式会社 半導体装置およびその製造方法
US9818691B2 (en) * 2015-03-12 2017-11-14 Sii Semiconductor Corporation Semiconductor device having a fuse element
JP6620024B2 (ja) * 2015-03-12 2019-12-11 エイブリック株式会社 半導体装置
JP7158160B2 (ja) * 2018-03-05 2022-10-21 エイブリック株式会社 半導体装置
JP6803595B1 (ja) * 2020-09-16 2020-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521605A (ja) * 1991-07-12 1993-01-29 Sony Corp 半導体装置
JPH0722508A (ja) * 1993-06-24 1995-01-24 Hitachi Ltd 半導体集積回路装置
JP2002050692A (ja) * 2000-08-01 2002-02-15 Nec Corp 半導体装置およびその製造方法
CN101425502A (zh) * 2005-03-30 2009-05-06 雅马哈株式会社 适合半导体器件的熔丝断开方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171758A (ja) * 1989-11-30 1991-07-25 Nec Corp 半導体装置及びその製造方法
JPH0737988A (ja) * 1993-07-20 1995-02-07 Hitachi Ltd 半導体集積回路装置の製造方法
JP3147149B2 (ja) * 1997-02-07 2001-03-19 日本電気株式会社 半導体装置及びその製造方法
US6589712B1 (en) * 1998-11-04 2003-07-08 Yi-Ren Hsu Method for forming a passivation layer using polyimide layer as a mask
JP2010118427A (ja) * 2008-11-12 2010-05-27 Nec Electronics Corp 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521605A (ja) * 1991-07-12 1993-01-29 Sony Corp 半導体装置
JPH0722508A (ja) * 1993-06-24 1995-01-24 Hitachi Ltd 半導体集積回路装置
JP2002050692A (ja) * 2000-08-01 2002-02-15 Nec Corp 半導体装置およびその製造方法
CN101425502A (zh) * 2005-03-30 2009-05-06 雅马哈株式会社 适合半导体器件的熔丝断开方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Xong Xiao著，羅正中、張鼎張譯，半導體製程技術導論，台灣培生教育出版股份有限公司，91年1月，二版一刷，pp. 353、367、531、533 *

Also Published As

Publication number Publication date
KR101663836B1 (ko) 2016-10-14
JP5507178B2 (ja) 2014-05-28
US20110073986A1 (en) 2011-03-31
KR20110033785A (ko) 2011-03-31
TW201125098A (en) 2011-07-16
CN102034791A (zh) 2011-04-27
CN102034791B (zh) 2016-02-24
US8324708B2 (en) 2012-12-04
JP2011071324A (ja) 2011-04-07

Similar Documents

Publication Publication Date Title
TWI555162B (zh) 半導體積體電路裝置及其製造方法
TWI406339B (zh) Semiconductor device and manufacturing method thereof
TWI618221B (zh) 半導體裝置
JP4334589B2 (ja) 半導体装置、およびその製造方法
US7400028B2 (en) Semiconductor device
US20050269702A1 (en) Method for fabricating semiconductor device capable of scribing chips with high yield
TWI531039B (zh) 半導體裝置及半導體裝置之製造方法
US20130011995A1 (en) Semiconductor device having wiring made by damascene method and capacitor and its manufacture method
JPH10242204A (ja) 半導体装置および半導体装置の製造方法
US20070007655A1 (en) Semiconductor device
JP2006156960A (ja) 半導体装置
TWI575697B (zh) 半導體積體電路裝置
TWI696227B (zh) 半導體元件及其製造方法
JP4094713B2 (ja) 集積化電子装置を封止するための端部構成体の製造方法及び対応する装置
US7566594B2 (en) Fabricating method of semiconductor device
KR20060098448A (ko) 반도체소자의 퓨즈박스 형성방법
JP5666411B2 (ja) 半導体装置
JP2011187816A (ja) 半導体装置の製造方法
KR20010066135A (ko) 반도체 소자 및 그 제조 방법
JPH11238735A (ja) 半導体装置及びその製造方法
KR20060075566A (ko) 반도체 장치 형성 방법
KR20080072212A (ko) 고성능 고용량 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees