CN102034791B - 半导体集成电路装置及其制造方法 - Google Patents

半导体集成电路装置及其制造方法 Download PDF

Info

Publication number
CN102034791B
CN102034791B CN201010290650.6A CN201010290650A CN102034791B CN 102034791 B CN102034791 B CN 102034791B CN 201010290650 A CN201010290650 A CN 201010290650A CN 102034791 B CN102034791 B CN 102034791B
Authority
CN
China
Prior art keywords
dielectric film
film
wiring layer
intermetallic dielectric
fuse element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010290650.6A
Other languages
English (en)
Other versions
CN102034791A (zh
Inventor
南志昌
秋野胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN102034791A publication Critical patent/CN102034791A/zh
Application granted granted Critical
Publication of CN102034791B publication Critical patent/CN102034791B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供半导体集成电路装置及其制造方法，提高了具有用于进行激光微调加工的熔断器元件的半导体集成电路装置的可靠性。通过将与相邻的熔断器元件连接的第1层的铝配线之间的间隔宽度设为小于第1层的金属间绝缘膜的侧壁厚度的2倍，由此来防止吸湿性的SOG的露出。并且，通过在第1层的铝配线的侧面设置侧墙，由此来进一步提高可靠性。

Description

半导体集成电路装置及其制造方法
技术领域
本发明涉及具有熔断器(fuse)元件的半导体集成电路装置及其制造方法。
背景技术
稳压器和电压检测器是由模拟处理电路、逻辑电路、电容以及旁漏电阻等构成的，在旁漏电阻部中设有电阻选择用的熔断器元件，以能够在检查工序中调节到所希望的电压。
图5及图6示出了这样的半导体集成电路装置的一个现有例。图5是熔断器元件的平面图，图6是沿图5中的A-A的截面图。如图6所示，熔断器元件是在元件分离绝缘膜401上，利用与MOSFET的栅电极相同的导电材料、即由掺杂了杂质的多晶Si膜和WSix膜构成的多晶硅化物(polycide)膜402(相当于图5中的标号302)而形成的。
多晶硅化物膜402被层间绝缘膜403和作为平坦膜的BPSG膜404所覆盖，在BPSG膜404和层间绝缘膜403中开设有到达多晶硅化物膜402的两端部附近的接触孔405(相当于图5中的标号305)。在BPSG膜404上，由第1层的铝膜406(相当于图5中的标号306)构成的配线被构图成这样的状态：其经由接触孔405而接触到多晶硅化物膜402。铝膜406被第1层的金属间绝缘膜407所覆盖，该第1层的金属间绝缘膜407是以TEOS为原料并通过等离子CVD法而形成的。
未作图示，在该一个现有例中，除了第1层的铝膜406以外，还使用了第2层的铝膜。因此，作为这些铝膜彼此之间的平坦化膜，通过旋转涂布、固化以及之后的回蚀(etchback)，在第1层的金属间绝缘膜407上形成了SOG膜408。SOG膜408被第2层的金属间绝缘膜409所覆盖，该第2层的金属间绝缘膜409是以TEOS为原料并通过等离子CVD法而形成的。第2层的金属绝缘膜409被通过等离子CVD法形成的作为保护膜的SiN膜410所覆盖。
并且，在多晶硅化物膜402上设有开口区域311，该开口区域311用于通过激光来切断作为熔断器元件的该多晶硅化物膜402。开口区域311是使用对铝焊盘(未图示)上的SiN膜410进行蚀刻时的掩膜同时进行蚀刻而形成的，但由于是过蚀刻(overetching)，因此其到达了第2层的金属间绝缘膜409。
专利文献1揭示了在上述构造的基础上，还能够防止SiN膜等发生碎裂或脱落的构造。
专利文献2揭示了在熔断器元件的周围设置保护环层来防止异物或水分的侵入的构造。
【专利文献】
专利文献1：日本特开平05-021605号公报
专利文献2：日本特开平07-022508号公报
在稳压器和电压检测器中，在元件形成后，是在晶片的状态下进行动作检查，此时，切断与期望的电压对应的电阻的熔断器元件，以能够输出期望的电压。
因此，从图5及图6也能看出，SOG膜408露出到熔断器元件的微调(trimming)加工用的开口区域311的内侧面、特别是与相邻的熔断器元件连接的铝配线之间，但是，SOG膜408具有容易吸收水的性质。因此，从外部侵入的水或水分会以SOG膜408为路径而进入到半导体集成电路的内部元件中，成为导致半导体集成电路装置的可靠性不良的因素。
发明内容
本发明正是鉴于上述问题而完成的，其目的在于提供一种半导体集成电路装置，其改进了多层配线的金属间绝缘膜构造，对露出到开口区域311的内侧面、特别是相邻的熔断器元件的铝配线之间的开口区域311的内侧面的SOG膜408进行了分断，防止水分向半导体集成电路的内部元件侵入，由此提高了可靠性。
本发明为了解决上述课题，使用了以下手段。
首先，构成了这样的半导体集成电路装置：在半导体基板上设置有元件分离绝缘膜；在元件分离绝缘膜上设置有熔断器元件；在熔断器元件上设置有绝缘膜；在绝缘膜上设置有经由连接孔与熔断器元件连接的第1配线层；在第1配线层与上方的第2配线层之间设置有第1金属间绝缘膜、SOG以及第2金属间绝缘膜，该半导体集成电路装置的特征在于，与相邻的所述熔断器元件连接的第1配线层之间的间隔宽度小于所述第1金属间绝缘膜的侧壁厚度的2倍。
另外，构成了这样的半导体集成电路装置：其特征在于，在第1配线层的侧面具有侧墙，第1金属间绝缘膜被设置成覆盖第1配线层和所述侧墙。
另外，构成了这样的半导体集成电路装置：其特征在于，侧墙是氧化硅膜或磷硅玻璃(PSG)膜或氮化硅膜。
另外，提供了这样的半导体集成电路装置的制造方法：在半导体基板上设置元件分离绝缘膜；在元件分离绝缘膜上设置熔断器元件；在熔断器元件上设置绝缘膜；在绝缘膜上设置经由连接孔与熔断器元件连接的第1配线层；在第1配线层与上方的第2配线层之间设置第1金属间绝缘膜、SOG以及第2金属间绝缘膜，该半导体集成电路装置的制造方法的特征在于，包括以下工序：在第1配线层的侧面形成侧墙；以覆盖第1配线层以及所述侧墙的方式形成第1金属间绝缘膜；在熔断器元件上方的保护膜上形成开口区域。
在本发明的半导体集成装置中，将相邻的熔断器元件的铝配线之间的宽度设为小于第1层的金属间绝缘膜的侧壁厚度的2倍。或者，通过在与熔断器元件连接的配线层的侧面上设置侧墙，使得在铝配线之间不存在可残留SOG膜的空间，SOG膜在中间工序(inprocess)中被去除，从而在相邻的熔断器元件的铝配线之间，SOG膜被去除。因此，在SOG膜被去除的部分中，阻止了从SOG膜吸收的水分的侵入，水分不会进入到半导体集成电路的内部元件中，因此，能够提高半导体集成电路的可靠性。
附图说明
图1是本发明的实施例1的半导体集成电路装置的示意性截面图。
图2是本发明的实施例1的补充说明图。
图3是本发明的实施例2的半导体集成电路装置的示意性截面图。
图4是本发明的实施例2的补充说明图。
图5是以往的半导体集成电路的示意性平面图。
图6是沿图5的以往的半导体集成电路装置的A-A线的示意性截面图。
标号说明
101、201、401：元件分离绝缘膜
102、202、302、402：多晶硅化物膜(熔断器元件)
103、203、403：层间绝缘膜
104、204、404：BPSG膜
105、205、305、405：接触孔
106、206、306、406：第1层的铝膜(配线层)
107、207、407：第1层的金属间绝缘膜
408：SOG膜
109、209、409：第2层的金属间绝缘膜
110、210、410：SiN膜(保护膜)
311：开口区域
212：侧墙(sidespacer)
B、D：间隔宽度
C、E：侧壁厚度
具体实施方式
以下，根据附图来说明本发明的实施方式。
根据图1来说明实施例1。图1是改进了多层配线的层间绝缘膜构造而提高了可靠性的本发明的半导体集成电路装置的示意性截面图。
如图1所示，熔断器元件是在形成于半导体基板上的元件分离绝缘膜101上，利用与MOSFET的栅电极相同的导电材料、即由掺杂了杂质的多晶Si膜和WSix膜构成的多晶硅化物膜102而形成的。多晶硅化物膜102被层间绝缘膜103和作为平坦化膜的BPSG膜104所覆盖，在BPSG膜104和层间绝缘膜103中开设有到达多晶硅化物膜102的两端部附近的接触孔105。在BPSG膜104上，由第1层的铝膜106构成的配线被构图成这样的状态：其经由接触孔105而接触到多晶硅化物膜102。铝膜106被第1层的金属间绝缘膜107覆盖，该第1层的金属间绝缘膜107是以TEOS为原料并通过等离子CVD法而形成的。虽然在第1层的金属间绝缘膜107的表面上实施了SOG膜的旋转涂布、固化及蚀刻，但其结果是，不会残留下SOG膜，第1层的金属间绝缘膜107的表面露出而成为平坦化的状态。在第1层的金属间绝缘膜107上，形成有第2层的金属间绝缘膜109，该第2层的金属间绝缘膜109是以TEOS为原料并通过等离子CVD法而形成的，在其上设有(未图示的)第2层的铝膜。进而，以将第2层的铝膜及第2层的金属间绝缘膜109覆盖的方式，通过等离子CVD法来形成作为保护膜的SiN膜110。然后，在保护膜SiN膜110上设置铝焊盘和微调(trimming)加工用的开口区域。
在该结构中，将与相邻的熔断器元件连接的铝配线106之间的间隔宽度B设定为小于以TEOS为原料并通过等离子CVD法形成的第1层的金属间绝缘膜107的侧壁厚度的2倍，由此，配线层间的形状具有高的宽长比(aspectratio)，不存在SOG膜所能进入的间隙。其结果，能够通过中间工序(inprocess)中的作为平坦化技术的回蚀工序将SOG膜完全去除，在相邻的熔断器元件的铝配线之间，SOG膜被去除。因此，水分不会进入到半导体集成电路装置的内部元件中，因此能够提高半导体集成电路装置的可靠性。另外，对于用第1层的金属间绝缘膜来填充配线之间而使得铝配线之间的间隔部中不存在SOG的区域，该区域是露出到熔断器元件的微调加工用的开口区域的内侧面的区域，而在没有露出到开口区域的内侧面的区域中，在铝配线之间的间隔部中也可以存在SOG膜。
这里，用图2来说明上述侧壁厚度的定义。图2是实施例1的补充说明图，图2(a)是第1层的铝配线106之间的间隔宽度B大的情况下的第1层的金属间绝缘膜层叠后的图。当在铝配线106上通过CVD法层叠了第1层的金属间绝缘膜107时，第1层的金属间绝缘膜107覆盖在铝配线106的上表面及侧面上。这里，将第1层的金属间绝缘膜设为SiO2膜。此时，铝配线上表面中的SiO2膜的膜厚与侧面中的SiO2膜的膜厚不同，一般存在侧面的膜厚比上表面的膜厚薄的趋势。并且，如图所示，铝配线106的侧面的SiO2膜的膜厚随其的上下位置不同而变化。所谓上述的侧壁厚度，是指与铝配线106的上表面相同高度位置处的SiO2膜的侧面厚度，用图中的标号C来表示。
如图2(b)所示，如果减小铝配线106之间的间隔宽度B而将其设为小于第1层的金属间绝缘膜107的侧壁厚度的2倍，则配线之间被SiO2膜填满，从而之后涂布的SOG膜不能进入到铝配线106之间的间隔部中。在经过SOG膜的涂布及固化之后，进行回蚀，以去除位于铝配线106之间的间隔部上方的SOG膜，由此，能够得到良好的平坦性。
在如上形成的本发明的半导体集成电路装置中，由于铝配线之间的间隔部中不存在吸湿性的SOG膜，因此，能够防止水分从开口区域向内部元件侵入，从而提高半导体集成电路的可靠性。
接着，根据图3来说明实施例2。图3的结构与图1相同，也是改进了多层配线的层间绝缘膜构造而提高了可靠性的本发明的半导体集成电路装置的示意性截面图。
在实施例2中，在BPSG膜204上，由第1层的铝膜207构成的配线被构图成这样的状态：其经由接触孔206而与多晶硅化物膜202接触。之后，覆盖以TEOS为原料并通过等离子CVD法形成的SiO2膜、或磷硅玻璃(PSG)膜、或SiN膜，通过将铝膜206作为蚀刻阻挡层(etchstopper)的回蚀，在铝配线层的端部形成侧墙212。接着，以覆盖第1层的铝膜206、侧墙212以及BPSG膜204的方式，设置第1层的金属间绝缘膜207。然后，在第1层的金属间绝缘膜207的表面上实施SOG膜的旋转涂布、固化和回蚀，而此时，不会残留下SOG膜，第1层的金属间绝缘膜207的表面露出而成为平坦化的状态。在第1层的金属间绝缘膜207之上形成有以TEOS为原料并通过等离子CVD法形成的第2层的金属间绝缘膜209，并在该第2层的金属间绝缘膜209上设置(未图示的)第2层的铝膜。进而，以覆盖第2层的铝膜以及第2层的金属间绝缘膜109的方式，通过等离子CVD法形成作为保护膜的SiN膜210。然后，在保护膜SiN膜210上设置铝焊盘和微调加工用的开口区域。
在该结构中，将与相邻的熔断器元件连接的铝配线206之间的间隔宽度D设为小于以TEOS为原料并通过等离子CVD法形成的第1层的金属间绝缘膜207的侧壁厚度的2倍，由此，配线层之间的形状具有高的宽长比，不存在SOG膜所能进入的间隙。其结果，能够通过中间工序中的作为平坦化技术的回蚀工序将SOG膜完全去除，在相邻的熔断器元件的铝配线之间，SOG膜被去除。因此，水分不会进入到半导体集成电路装置的内部元件中，因此能够提高半导体集成电路装置的可靠性。另外，对于用第1层的金属间绝缘膜来填充配线之间而使得铝配线之间的间隔部中不存在SOG的区域，该区域是露出到熔断器元件的微调加工用的开口区域的内侧面的区域，而在没有露出到开口区域的内侧面的区域中，在铝配线之间的间隔部中也可以存在SOG膜。
这里，利用图4来对实施例2进行补充说明。图4是实施例2的补充说明图，其是第1层的铝配线206之间的间隔宽度D大的情况下的第1层的金属间绝缘膜层叠后的图。在第1层的铝配线206的侧面上形成有侧墙212，以覆盖侧墙212及第1层的铝配线206的方式，层叠第1层的金属间绝缘膜207，此时的第1层的金属间绝缘膜的侧壁厚度E大于图2(a)所示的第1层的金属间绝缘膜的侧壁厚度C。这是因为下设了侧墙212。
通过以上的结构，与实施例1所示的半导体集成电路装置相比，能够增大第1层的铝配线之间的间隔宽度。并且，也不会在填充到第1层的铝配线之间的间隔部中的第1层的金属间绝缘膜内产生微小的空洞(void)，能够形成可靠性更高的半导体集成电路装置。

Claims (3)

1.一种半导体集成电路装置，该半导体集成电路装置具有：
元件分离绝缘膜，其配置在半导体基板上；
熔断器元件，其配置在所述元件分离绝缘膜上；
绝缘膜，其配置在所述熔断器元件上；
第1配线层，其经由设置在所述绝缘膜中的连接孔与所述熔断器元件连接；
被平坦化后的第1金属间绝缘膜及第2金属间绝缘膜，其设置在所述第1配线层与配置在该第1配线层的上方的第2配线层之间；以及
设置在所述第2金属间绝缘膜上的保护膜，
该半导体集成电路装置的特征在于，
所述保护膜在所述熔断器元件上方具有开口区域，
与相邻的所述熔断器元件连接的所述第1配线层之间的间隔宽度小于所述第1金属间绝缘膜在与所述第1配线层的上表面相同高度位置处欲产生的侧面厚度的2倍，在所述开口区域的内侧露出的所述第1配线层之间仅被所述第1金属间绝缘膜填充，
在所述第1配线层的侧面具有侧墙，且所述第1金属间绝缘膜被设置成覆盖所述第1配线层和所述侧墙。
2.根据权利要求1所述的半导体集成电路装置，其特征在于，
所述侧墙是氧化硅膜或磷硅玻璃膜或氮化硅膜。
3.一种半导体集成电路装置的制造方法，该方法包括以下工序：
在半导体基板上设置元件分离绝缘膜；
在所述元件分离绝缘膜上设置熔断器元件；
在所述熔断器元件上设置绝缘膜；
在所述绝缘膜上设置经由连接孔与所述熔断器元件连接的第1配线层，其中，该第1配线层被设置成与相邻的所述熔断器元件连接的所述第1配线层之间的间隔宽度小于第1金属间绝缘膜在与所述第1配线层的上表面相同高度位置处欲产生的侧面厚度的2倍；
在所述第1配线层的侧面形成侧墙；
以覆盖所述第1配线层及所述侧墙的方式，形成所述第1金属间绝缘膜；
在所述第1金属间绝缘膜上设置SOG，然后通过蚀刻使所述第1金属间绝缘膜平坦化，在其上方形成第2金属间绝缘膜；
在所述第2金属间绝缘膜上形成保护膜；以及
在所述熔断器元件的上方的所述保护膜上形成开口区域，使得在所述开口区域的内侧露出所述第1配线层和被填充在所述第1配线层之间的所述第1金属间绝缘膜，在所述开口区域的内侧露出的所述第1配线层之间仅被所述第1金属间绝缘膜填充。
CN201010290650.6A 2009-09-25 2010-09-21 半导体集成电路装置及其制造方法 Expired - Fee Related CN102034791B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-221238 2009-09-25
JP2009221238A JP5507178B2 (ja) 2009-09-25 2009-09-25 半導体集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN102034791A CN102034791A (zh) 2011-04-27
CN102034791B true CN102034791B (zh) 2016-02-24

Family

ID=43779359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010290650.6A Expired - Fee Related CN102034791B (zh) 2009-09-25 2010-09-21 半导体集成电路装置及其制造方法

Country Status (5)

Country Link
US (1) US8324708B2 (zh)
JP (1) JP5507178B2 (zh)
KR (1) KR101663836B1 (zh)
CN (1) CN102034791B (zh)
TW (1) TWI555162B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5981260B2 (ja) * 2011-09-30 2016-08-31 エスアイアイ・セミコンダクタ株式会社 半導体装置
US9818691B2 (en) * 2015-03-12 2017-11-14 Sii Semiconductor Corporation Semiconductor device having a fuse element
JP6620024B2 (ja) * 2015-03-12 2019-12-11 エイブリック株式会社 半導体装置
US9917055B2 (en) * 2015-03-12 2018-03-13 Sii Semiconductor Corporation Semiconductor device having fuse element
JP6620023B2 (ja) * 2015-03-12 2019-12-11 エイブリック株式会社 半導体装置およびその製造方法
JP7158160B2 (ja) * 2018-03-05 2022-10-21 エイブリック株式会社 半導体装置
JP6803595B1 (ja) * 2020-09-16 2020-12-23 アルディーテック株式会社 半導体発光素子チップ集積装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444012A (en) * 1993-07-20 1995-08-22 Hitachi, Ltd. Method for manufacturing semiconductor integrated circuit device having a fuse element
US6589712B1 (en) * 1998-11-04 2003-07-08 Yi-Ren Hsu Method for forming a passivation layer using polyimide layer as a mask

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171758A (ja) * 1989-11-30 1991-07-25 Nec Corp 半導体装置及びその製造方法
JPH0521605A (ja) * 1991-07-12 1993-01-29 Sony Corp 半導体装置
JPH0722508A (ja) * 1993-06-24 1995-01-24 Hitachi Ltd 半導体集積回路装置
JP3147149B2 (ja) * 1997-02-07 2001-03-19 日本電気株式会社 半導体装置及びその製造方法
JP2002050692A (ja) * 2000-08-01 2002-02-15 Nec Corp 半導体装置およびその製造方法
CN100501973C (zh) * 2005-03-30 2009-06-17 雅马哈株式会社 适合半导体器件的熔丝断开方法
JP2010118427A (ja) * 2008-11-12 2010-05-27 Nec Electronics Corp 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444012A (en) * 1993-07-20 1995-08-22 Hitachi, Ltd. Method for manufacturing semiconductor integrated circuit device having a fuse element
US6589712B1 (en) * 1998-11-04 2003-07-08 Yi-Ren Hsu Method for forming a passivation layer using polyimide layer as a mask

Also Published As

Publication number Publication date
KR20110033785A (ko) 2011-03-31
US8324708B2 (en) 2012-12-04
JP5507178B2 (ja) 2014-05-28
TW201125098A (en) 2011-07-16
CN102034791A (zh) 2011-04-27
TWI555162B (zh) 2016-10-21
KR101663836B1 (ko) 2016-10-14
US20110073986A1 (en) 2011-03-31
JP2011071324A (ja) 2011-04-07

Similar Documents

Publication Publication Date Title
CN102034791B (zh) 半导体集成电路装置及其制造方法
EP0825646B1 (en) Semiconductor device and method of manufacturing the same
US6657247B2 (en) Semiconductor device with MIM capacitance element
KR102482369B1 (ko) 반도체 소자 및 그 제조 방법
US9054225B2 (en) Integrated capacitor having a non-uniform thickness
JP3881393B2 (ja) 半導体デバイスの製造方法
JP2008537335A (ja) Ｍｉｍキャパシタおよびその製造方法
KR100314133B1 (ko) 가장자리에 흡습방지막이 형성된 반도체 칩 및 이흡습방지막의 형성방법
CN106941091B (zh) 内连线结构、内连线布局结构及其制作方法
JP2000040746A (ja) 半導体集積回路のフュ―ズの形成方法および半導体集積回路
KR20220059695A (ko) 반도체 메모리 장치 및 이의 제조 방법
US20120015515A1 (en) Manufacturing method for a buried circuit structure
US6930341B2 (en) Integrated circuits including insulating spacers that extend beneath a conductive line
KR100709450B1 (ko) 반도체 소자의 형성 방법
TWI419295B (zh) 半導體結構以及其製造方法
US7679161B2 (en) Semiconductor device comprising fuse sections
US20040113274A1 (en) Interconnect arrangement and method for fabricating an interconnect arrangement
US6432771B1 (en) DRAM and MOS transistor manufacturing
CN113380621B (zh) 半导体器件及其制造方法
US20230017264A1 (en) Semiconductor device and method of forming the same
US20220139829A1 (en) Integrated circuit device and formation method thereof
CN112531107B (zh) 电阻式随机存取存储结构及其制造方法
US20230245934A1 (en) Testkey structure for semiconductor device
CN114446868A (zh) 集成电路装置及其形成方法
US20080057722A1 (en) Fabricating method of semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160330

Address after: Chiba County, Japan

Patentee after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160224

Termination date: 20210921

CF01 Termination of patent right due to non-payment of annual fee