JP2002050692A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002050692A JP2002050692A JP2000232615A JP2000232615A JP2002050692A JP 2002050692 A JP2002050692 A JP 2002050692A JP 2000232615 A JP2000232615 A JP 2000232615A JP 2000232615 A JP2000232615 A JP 2000232615A JP 2002050692 A JP2002050692 A JP 2002050692A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- semiconductor device
- insulating film
- silica
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 シリカを伝わって水分が進入するのを防ぎ、
耐湿性を向上させ、かつ、パタ−ンサイズを増大するこ
と無く、耐湿性を向上した半導体装置を提供すること。 【解決手段】ヒューズ１横には張出し部２が形成されて
いる。この張出し部２により間隔の狭くなった部分３
を、酸化膜等の第一の絶縁膜４で埋め込む。その後、平
坦化の為にシリカ６を塗布して、エッチバックを行い余
分なシリカを除去し、かつ配線間にシリカを残し平坦化
を行い、第２の絶縁膜７を形成する。通常、Ｂ−Ｂ’線
方向に沿ってシリカの層が途切れること無く続いてしま
うが、この埋め込まれた第一の絶縁膜５により、シリカ
６の層を途中で遮断することができる。
耐湿性を向上させ、かつ、パタ−ンサイズを増大するこ
と無く、耐湿性を向上した半導体装置を提供すること。 【解決手段】ヒューズ１横には張出し部２が形成されて
いる。この張出し部２により間隔の狭くなった部分３
を、酸化膜等の第一の絶縁膜４で埋め込む。その後、平
坦化の為にシリカ６を塗布して、エッチバックを行い余
分なシリカを除去し、かつ配線間にシリカを残し平坦化
を行い、第２の絶縁膜７を形成する。通常、Ｂ−Ｂ’線
方向に沿ってシリカの層が途切れること無く続いてしま
うが、この埋め込まれた第一の絶縁膜５により、シリカ
６の層を途中で遮断することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に冗長回路用に設けられたヒューズ
パターンを有する半導体装置およびその製造方法に関す
る。
製造方法に関し、特に冗長回路用に設けられたヒューズ
パターンを有する半導体装置およびその製造方法に関す
る。
【０００２】
【従来の技術】＜発明の背景＞本発明が関する半導体装
置では、狭くなった間隔を酸化膜で埋め込むことによ
り、シリカを断ち切り、シリカを伝わって水分が進入す
るのを防ぐことが重要な要素の一つとなっている。この
目的のために、通常ヒューズパターンを一周する囲みを
配置するという手法が採用されている。しかしながら、
この手法では、ヒューズパターンを一周する囲みとヒュ
ーズとの間隔をある一定以上取らなければならず、パタ
ーンサイズが大きくなるという問題がある。
置では、狭くなった間隔を酸化膜で埋め込むことによ
り、シリカを断ち切り、シリカを伝わって水分が進入す
るのを防ぐことが重要な要素の一つとなっている。この
目的のために、通常ヒューズパターンを一周する囲みを
配置するという手法が採用されている。しかしながら、
この手法では、ヒューズパターンを一周する囲みとヒュ
ーズとの間隔をある一定以上取らなければならず、パタ
ーンサイズが大きくなるという問題がある。
【０００３】＜従来例＞図３は従来例１を示し、（ａ）
は従来例１の平面図，（ｂ）はＡーＡ’断面，（ｃ）は
Ｂ−Ｂ’断面を示す。ヒューズパターン１がレーザート
リミングで切断された後にできるシリカむきだし部から
水分が内部へ侵入しないようにヒューズの囲み１９を設
けてシリカ６が遮断される構造となっている。この従来
例１では、ヒューズの囲み１９を設ける分パターンサイ
ズが大きくなるという不具合があった。
は従来例１の平面図，（ｂ）はＡーＡ’断面，（ｃ）は
Ｂ−Ｂ’断面を示す。ヒューズパターン１がレーザート
リミングで切断された後にできるシリカむきだし部から
水分が内部へ侵入しないようにヒューズの囲み１９を設
けてシリカ６が遮断される構造となっている。この従来
例１では、ヒューズの囲み１９を設ける分パターンサイ
ズが大きくなるという不具合があった。
【０００４】また、図４は特開平９ー１３９４３１号公
報記載の半導体装置（従来例２）を示す。この従来例２
は、ヒューズ３を溶断するためにカバー膜１０や絶縁膜
８等に設けた開口１１を平面方向に囲むようにダミーの
配線層５Ｘを形成する。このダミーの配線層５Ｘは平坦
化を行うためのＳＯＧ膜７と同じ層に位置されるため、
ＳＯＧ膜７を開口１１の周囲において分断することにな
る。開口１１内にその一端部が露呈されたＳＯＧ膜７が
水分を吸収しても、ダミー配線層５Ｘによって水分の伝
達が防止され、水分が内部回路にまで進入することが防
止される。
報記載の半導体装置（従来例２）を示す。この従来例２
は、ヒューズ３を溶断するためにカバー膜１０や絶縁膜
８等に設けた開口１１を平面方向に囲むようにダミーの
配線層５Ｘを形成する。このダミーの配線層５Ｘは平坦
化を行うためのＳＯＧ膜７と同じ層に位置されるため、
ＳＯＧ膜７を開口１１の周囲において分断することにな
る。開口１１内にその一端部が露呈されたＳＯＧ膜７が
水分を吸収しても、ダミー配線層５Ｘによって水分の伝
達が防止され、水分が内部回路にまで進入することが防
止される。
【０００５】更に、ヒューズの周りにクラック防護層を
形成した半導体装置の従来例３を図５に示す。図５に示
す従来例３は、冗長回路用に設けられたヒューズを有す
る半導体装置に関し、ヒューズ配線の溶断時に層間膜に
生じるクラックがヒューズ周辺に広がることを防止する
することを解決課題としたものであって、特開平７ー２
６３５５８号公報により提案されているものである。こ
の従来例３は、図５に示すように、半導体基板２１上に
は、ＳｉＯ2などからなる絶縁膜２１ａと、線幅約１．
５μｍのアルミニウムからなるヒューズ配線２２が順に
形成されている。ヒューズ配線２２は周辺回路まで延び
ており、また約６．０〜７．０μｍの間隔をおいて複数
本配列されている。ヒューズ配線２２とこれに繋がる配
線（不図示）は、ＳｉＯ2膜などからなる層間絶縁膜２
３により覆われている。その層間絶縁膜２３は、ヒュー
ズ配線２２が集合する約70×30μｍ2の領域で薄くなっ
ており、その薄層化された領域が冗長窓２４となってい
る。更に、冗長窓２４内の近傍には、ヒューズ２２の周
辺を囲み、かつ、一部がヒューズ配線と一体となったク
ラック防護層２５が形成されている。クラック防護層２
５はヒューズ配線２２と同層のアルミニウム膜から形成
されている。この場合、隣接する各ヒューズ配線２２が
導通しないように、各ヒューズ配線２２の間のほぼ中央
でクラック防護層２５に直線状のスリットＳＬ２がヒュ
ーズ配線２２の長さ方向に平行に形成されている。な
お、クラック防護層２５の幅は約４μｍで、スリットＳ
Ｌ２の幅は、１．５μｍである。このため、ヒューズ配
線２２を溶断する際のショックなどでヒューズ配線２２
からその周辺の層間絶縁膜２３にクラックが広がろうと
しても、クラック防護層２５によってクラックの進行が
くい止められるので、その周辺開路が保護される。ま
た、クラック防護層２５は、ヒューズ配線２２の周辺を
取り囲み、かつ隣接するヒューズ配線２２が互いに導通
しないように形成されている。従って、多層配線構造に
してヒューズ配線２２を外部に引き出す必要がなくな
り、その構造が簡単になる。また、クラック防護層２５
の形成はヒューズ配線１２と同時にパターンニングされ
るので、専用の製造行程を必要としない、というもので
ある。
形成した半導体装置の従来例３を図５に示す。図５に示
す従来例３は、冗長回路用に設けられたヒューズを有す
る半導体装置に関し、ヒューズ配線の溶断時に層間膜に
生じるクラックがヒューズ周辺に広がることを防止する
することを解決課題としたものであって、特開平７ー２
６３５５８号公報により提案されているものである。こ
の従来例３は、図５に示すように、半導体基板２１上に
は、ＳｉＯ2などからなる絶縁膜２１ａと、線幅約１．
５μｍのアルミニウムからなるヒューズ配線２２が順に
形成されている。ヒューズ配線２２は周辺回路まで延び
ており、また約６．０〜７．０μｍの間隔をおいて複数
本配列されている。ヒューズ配線２２とこれに繋がる配
線（不図示）は、ＳｉＯ2膜などからなる層間絶縁膜２
３により覆われている。その層間絶縁膜２３は、ヒュー
ズ配線２２が集合する約70×30μｍ2の領域で薄くなっ
ており、その薄層化された領域が冗長窓２４となってい
る。更に、冗長窓２４内の近傍には、ヒューズ２２の周
辺を囲み、かつ、一部がヒューズ配線と一体となったク
ラック防護層２５が形成されている。クラック防護層２
５はヒューズ配線２２と同層のアルミニウム膜から形成
されている。この場合、隣接する各ヒューズ配線２２が
導通しないように、各ヒューズ配線２２の間のほぼ中央
でクラック防護層２５に直線状のスリットＳＬ２がヒュ
ーズ配線２２の長さ方向に平行に形成されている。な
お、クラック防護層２５の幅は約４μｍで、スリットＳ
Ｌ２の幅は、１．５μｍである。このため、ヒューズ配
線２２を溶断する際のショックなどでヒューズ配線２２
からその周辺の層間絶縁膜２３にクラックが広がろうと
しても、クラック防護層２５によってクラックの進行が
くい止められるので、その周辺開路が保護される。ま
た、クラック防護層２５は、ヒューズ配線２２の周辺を
取り囲み、かつ隣接するヒューズ配線２２が互いに導通
しないように形成されている。従って、多層配線構造に
してヒューズ配線２２を外部に引き出す必要がなくな
り、その構造が簡単になる。また、クラック防護層２５
の形成はヒューズ配線１２と同時にパターンニングされ
るので、専用の製造行程を必要としない、というもので
ある。
【０００６】
【発明が解決しようとする課題】水分が内部へ侵入しな
いように、前述のとおり、通常ヒューズパターンを一周
する囲みを配置するという手法が採用されている。しか
しながら、この手法では、ヒューズパターンを一周する
囲みとヒューズとの間隔をある一定以上取らなければな
らず、パターンサイズが大きくなるという問題がある。
いように、前述のとおり、通常ヒューズパターンを一周
する囲みを配置するという手法が採用されている。しか
しながら、この手法では、ヒューズパターンを一周する
囲みとヒューズとの間隔をある一定以上取らなければな
らず、パターンサイズが大きくなるという問題がある。
【０００７】＜発明の目的＞本発明の主な目的の一つ
は、ヒューズパターン横に、張出し部を設け、間隔の狭
くなった部分を酸化膜等の絶縁膜で塞ぎ、シリカを断ち
切り、シリカを伝わって水分が進入するのを防ぎ、耐湿
性を向上した半導体装置およびその製造方法を提供する
ことにある。本発明の主な他の目的は、パタ−ンサイズ
を増大すること無く、耐湿性を向上した半導体装置およ
びその製造方法を提供することにある。
は、ヒューズパターン横に、張出し部を設け、間隔の狭
くなった部分を酸化膜等の絶縁膜で塞ぎ、シリカを断ち
切り、シリカを伝わって水分が進入するのを防ぎ、耐湿
性を向上した半導体装置およびその製造方法を提供する
ことにある。本発明の主な他の目的は、パタ−ンサイズ
を増大すること無く、耐湿性を向上した半導体装置およ
びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】＜発明の特徴＞本発明の
特徴は、ヒューズパターン横に、張出し部を設け、間隔
の狭くなった部分を酸化膜等の絶縁膜で塞ぎ、シリカを
断ち切ったことにある。その結果、ヒューズに使用する
配線層（図示せず：ヒューズパターンと同一の層で形成
される配線層）上にシリカ（ＳＯＧ：Spin On Glass）
膜を使用する場合に、マスクパターンを大きくすること
無く、耐湿性試験時のヒューズ窓部のシリカからの水分
進入を防ぐという効果が得られる。
特徴は、ヒューズパターン横に、張出し部を設け、間隔
の狭くなった部分を酸化膜等の絶縁膜で塞ぎ、シリカを
断ち切ったことにある。その結果、ヒューズに使用する
配線層（図示せず：ヒューズパターンと同一の層で形成
される配線層）上にシリカ（ＳＯＧ：Spin On Glass）
膜を使用する場合に、マスクパターンを大きくすること
無く、耐湿性試験時のヒューズ窓部のシリカからの水分
進入を防ぐという効果が得られる。
【０００９】本発明の係る半導体装置は、 １：ヒューズパターン横に、張出し部を設け、間隔の狭
くなった部分を酸化膜等の絶縁膜で塞いだ、ことを特徴
とする。 ２：複数のヒューズ配線を互いに平行に、かつ、同一層
内に形成されてなるヒューズパターンを備えた半導体装
置において、前記各ヒューズからそれぞれ隣接するヒュ
ーズへ張り出した張出し部を設けるとともに、各張出し
部間の間隔の狭くなった部分を酸化膜等の絶縁膜で塞い
だ、ことを特徴とする。 ３：前記ヒューズパターンを形成する最外側のヒューズ
に、外側へ張り出した張出し部を設けるとともに、この
張出し部に、端部が狭い間隙を介して対向するコ字状の
ヒューズパターンの囲みを形成し、両者間の間隔の狭く
なった部分を酸化膜等の絶縁膜で塞いだ、ことを特徴と
する。 ４：前記酸化膜等の絶縁膜の膜厚は、張出し部の間隔の
２分の１以上になる膜厚である、ことを特徴とする。 ５：ヒューズ配線の配線間に平坦化のためのシリカ層が
形成されていることを特徴とする。 ６：前記シリカ層及び前記絶縁膜を覆う第２の絶縁膜
と、この第２の絶縁膜を覆うカバー膜を形成したことを
特徴とする。 ７：前記カバー膜に、カバーエッジ窓を形成した、こと
を特徴とする。
くなった部分を酸化膜等の絶縁膜で塞いだ、ことを特徴
とする。 ２：複数のヒューズ配線を互いに平行に、かつ、同一層
内に形成されてなるヒューズパターンを備えた半導体装
置において、前記各ヒューズからそれぞれ隣接するヒュ
ーズへ張り出した張出し部を設けるとともに、各張出し
部間の間隔の狭くなった部分を酸化膜等の絶縁膜で塞い
だ、ことを特徴とする。 ３：前記ヒューズパターンを形成する最外側のヒューズ
に、外側へ張り出した張出し部を設けるとともに、この
張出し部に、端部が狭い間隙を介して対向するコ字状の
ヒューズパターンの囲みを形成し、両者間の間隔の狭く
なった部分を酸化膜等の絶縁膜で塞いだ、ことを特徴と
する。 ４：前記酸化膜等の絶縁膜の膜厚は、張出し部の間隔の
２分の１以上になる膜厚である、ことを特徴とする。 ５：ヒューズ配線の配線間に平坦化のためのシリカ層が
形成されていることを特徴とする。 ６：前記シリカ層及び前記絶縁膜を覆う第２の絶縁膜
と、この第２の絶縁膜を覆うカバー膜を形成したことを
特徴とする。 ７：前記カバー膜に、カバーエッジ窓を形成した、こと
を特徴とする。
【００１０】本発明の係る半導体装置の製造方法は、 ８：ヒューズ配線のヒューズ横に張出し部を形成する工
程と、この張出し部により形成された間隔の狭くなった
部分を酸化膜等の第一の絶縁膜で埋め込む工程と、その
後、平坦化の為にシリカを塗布して、エッチバックを行
い余分なシリカを除去し、かつ配線間にシリカを残し平
坦化を行う工程と、第２の絶縁膜を形成する工程と、か
らなり、前記埋め込まれた第一の絶縁膜により、前記シ
リカの層を途中で遮断するようにした、ことを特徴とす
る。 ９：前記酸化膜等の第１の絶縁膜の膜厚は、張出し部の
間隔の２分の１以上になる膜厚である、ことを特徴とす
る。 １０：ヒューズ配線の配線間に平坦化のためのシリカ層
を形成する工程をさらに含む、ことを特徴とする。 １１：前記シリカ層及び前記絶縁膜を覆う第２の絶縁膜
を形成する工程と、この第２の絶縁膜を覆うカバー膜を
形成する工程とをさらに含む。 １２：前記カバー膜の形成後に、カバーエッジ窓を形成
する工程をさらに含む、ことを特徴とする。
程と、この張出し部により形成された間隔の狭くなった
部分を酸化膜等の第一の絶縁膜で埋め込む工程と、その
後、平坦化の為にシリカを塗布して、エッチバックを行
い余分なシリカを除去し、かつ配線間にシリカを残し平
坦化を行う工程と、第２の絶縁膜を形成する工程と、か
らなり、前記埋め込まれた第一の絶縁膜により、前記シ
リカの層を途中で遮断するようにした、ことを特徴とす
る。 ９：前記酸化膜等の第１の絶縁膜の膜厚は、張出し部の
間隔の２分の１以上になる膜厚である、ことを特徴とす
る。 １０：ヒューズ配線の配線間に平坦化のためのシリカ層
を形成する工程をさらに含む、ことを特徴とする。 １１：前記シリカ層及び前記絶縁膜を覆う第２の絶縁膜
を形成する工程と、この第２の絶縁膜を覆うカバー膜を
形成する工程とをさらに含む。 １２：前記カバー膜の形成後に、カバーエッジ窓を形成
する工程をさらに含む、ことを特徴とする。
【００１１】
【実施の形態】以下、図面を参照して本発明の実施の形
態を実施例に基づいて説明する。
態を実施例に基づいて説明する。
【００１２】＜発明の実施例＞図１は、本発明の一実施
例としての半導体装置が示されている。（ａ）はその平
面図，（ｂ）はＡ−Ａ’線、（ｃ）はＢ−Ｂ’線にそれ
ぞれ沿った断面図であり、（ｄ）は間隔の狭くなった部
分の拡大断面図である。図２は、カバー開口、レーザー
トリミング後の前記図１の一実施例としての半導体装置
を示し、（ａ）はその平面図，（ｂ）はそのＣ−Ｃ’
線、（ｃ）はＤ−Ｄ’線にそれぞれ沿った断面図であ
り、（ｄ）は間隔の狭くなった部分の拡大断面図であ
る。
例としての半導体装置が示されている。（ａ）はその平
面図，（ｂ）はＡ−Ａ’線、（ｃ）はＢ−Ｂ’線にそれ
ぞれ沿った断面図であり、（ｄ）は間隔の狭くなった部
分の拡大断面図である。図２は、カバー開口、レーザー
トリミング後の前記図１の一実施例としての半導体装置
を示し、（ａ）はその平面図，（ｂ）はそのＣ−Ｃ’
線、（ｃ）はＤ−Ｄ’線にそれぞれ沿った断面図であ
り、（ｄ）は間隔の狭くなった部分の拡大断面図であ
る。
【００１３】図１のヒューズ横には張出し部２が形成さ
れている。この張出し部２により形成される間隔の狭く
なった部分３を、酸化膜等の第一の絶縁膜５で埋め込
む。その後、平坦化の為にシリカ６を塗布して、エッチ
バックを行い余分なシリカ６を除去し、かつ配線間にシ
リカ６を残し平坦化を行い、第２の絶縁膜７を形成す
る。通常、Ｂ−Ｂ’線方向に沿ってシリカ６の層が途切
れること無く続いてしまうが、この埋め込まれた第一の
絶縁膜５により、シリカの層６を途中で遮断することが
できる。
れている。この張出し部２により形成される間隔の狭く
なった部分３を、酸化膜等の第一の絶縁膜５で埋め込
む。その後、平坦化の為にシリカ６を塗布して、エッチ
バックを行い余分なシリカ６を除去し、かつ配線間にシ
リカ６を残し平坦化を行い、第２の絶縁膜７を形成す
る。通常、Ｂ−Ｂ’線方向に沿ってシリカ６の層が途切
れること無く続いてしまうが、この埋め込まれた第一の
絶縁膜５により、シリカの層６を途中で遮断することが
できる。
【００１４】シリカ（ＳＯＧ：Spin On Glass）膜６
は、水分の吸湿性が高い為、耐湿性試験時にヒューズ窓
部のシリカから水分が進入し、体積膨張、膜クラック等
の不良を発生するが、シリカの層を途中で遮断すること
ができるので、耐湿性試験不良を防ぐという効果がもた
らされる。
は、水分の吸湿性が高い為、耐湿性試験時にヒューズ窓
部のシリカから水分が進入し、体積膨張、膜クラック等
の不良を発生するが、シリカの層を途中で遮断すること
ができるので、耐湿性試験不良を防ぐという効果がもた
らされる。
【００１５】このことを図２（ａ）〜（ｄ）を用いてさ
らに説明する。図２（ａ）は、カバー膜を開口する部分
を図示し、その中にレーザートリミング１１跡を図示し
ている。図２（ｂ）においては、レーザートリミング跡
部１１でシリカ６が剥き出し１８になっているが、ヒュ
ーズ配線を横切るところでは、シリカが遮断されてい
る。図２（ｃ）においても同様に、レーザートリミング
跡部１１でシリカ６が剥き出し１８になっているが、ヒ
ューズパターン横の張出し部２による、間隔の狭くなっ
た部分３の酸化膜等の第１の絶縁膜５により、シリカ６
が遮断されている。しかも、本実施例では、ヒューズパ
ターン横に張出し部２をもうけるので、パターンサイズ
を大きくすること無く、シリカを遮断するという効果が
得られる。なお、２１はコ字状のヒューズパターンの囲
みであって、端のヒューズをカットしたときに、むき出
しとなったシリカを伝わって水分が内部に入って不具合
を起こすことを防止するためのものである。
らに説明する。図２（ａ）は、カバー膜を開口する部分
を図示し、その中にレーザートリミング１１跡を図示し
ている。図２（ｂ）においては、レーザートリミング跡
部１１でシリカ６が剥き出し１８になっているが、ヒュ
ーズ配線を横切るところでは、シリカが遮断されてい
る。図２（ｃ）においても同様に、レーザートリミング
跡部１１でシリカ６が剥き出し１８になっているが、ヒ
ューズパターン横の張出し部２による、間隔の狭くなっ
た部分３の酸化膜等の第１の絶縁膜５により、シリカ６
が遮断されている。しかも、本実施例では、ヒューズパ
ターン横に張出し部２をもうけるので、パターンサイズ
を大きくすること無く、シリカを遮断するという効果が
得られる。なお、２１はコ字状のヒューズパターンの囲
みであって、端のヒューズをカットしたときに、むき出
しとなったシリカを伝わって水分が内部に入って不具合
を起こすことを防止するためのものである。
【００１６】例えば、ヒューズ長さ１２を１０μｍ、幅
１３を１μｍ、間隔１４を２μｍ、張出し部２の長さ１
５を０．８μｍ、幅１６を１μｍ、間隔１７を０．４μ
ｍの時、第一の絶縁膜５は、側壁カバレッジ５０％とし
て２００ｎｍ以上堆積すればよく、ヒューズ本数が５本
の場合、本発明のヒューズパターン面積は、１０×（６
×３＋１）＝１９０μｍ2となり、従来のヒューズを囲
んだ場合は、（１０＋３×２）×（６×３＋１）＝３０
４μｍ2となり、本発明のヒューズパターンでは、従来
のヒューズパターンに比べ、パターン面積は６２．５％
になる。
１３を１μｍ、間隔１４を２μｍ、張出し部２の長さ１
５を０．８μｍ、幅１６を１μｍ、間隔１７を０．４μ
ｍの時、第一の絶縁膜５は、側壁カバレッジ５０％とし
て２００ｎｍ以上堆積すればよく、ヒューズ本数が５本
の場合、本発明のヒューズパターン面積は、１０×（６
×３＋１）＝１９０μｍ2となり、従来のヒューズを囲
んだ場合は、（１０＋３×２）×（６×３＋１）＝３０
４μｍ2となり、本発明のヒューズパターンでは、従来
のヒューズパターンに比べ、パターン面積は６２．５％
になる。
【００１７】
【発明の効果】本発明の特徴は、ヒューズパターン横
に、張出し部２を設け、間隔の狭くなった部分３を酸化
膜等の絶縁膜で塞ぎ、シリカを断ち切ったことにある。
図１に、本発明による半導体装置を示すように、ヒュー
ズパターンという構成に対し、本発明に従って、ヒュー
ズパターン横の張出し部を設けている。このヒューズパ
ターン横の張出し部２は、間隔の狭くなった部分３を酸
化膜等の絶縁膜で塞ぎ、シリカを断ち切るという役目を
果たす。従って、ヒューズに使用する配線層上にシリカ
（ＳＯＧ膜）を使用する場合に、マスクパターンを大き
くすること無く、耐湿性試験時のヒューズ窓部のシリカ
からの水分進入を防ぐという効果が得られる。
に、張出し部２を設け、間隔の狭くなった部分３を酸化
膜等の絶縁膜で塞ぎ、シリカを断ち切ったことにある。
図１に、本発明による半導体装置を示すように、ヒュー
ズパターンという構成に対し、本発明に従って、ヒュー
ズパターン横の張出し部を設けている。このヒューズパ
ターン横の張出し部２は、間隔の狭くなった部分３を酸
化膜等の絶縁膜で塞ぎ、シリカを断ち切るという役目を
果たす。従って、ヒューズに使用する配線層上にシリカ
（ＳＯＧ膜）を使用する場合に、マスクパターンを大き
くすること無く、耐湿性試験時のヒューズ窓部のシリカ
からの水分進入を防ぐという効果が得られる。
【図１】本発明の一実施例
【図２】カバー開口、レーザートリミング後の本発明の
一実施例
一実施例
【図３】半導体装置の従来例１
【図４】半導体装置の従来例２
【図５】半導体装置の従来例３
１ ヒューズパターン ２ 張出し部 ３ 間隔の狭くなった部分（張出し部の間隔） ４ 間隔の狭くなった部分塞ぐ絶縁膜 ５ 第１の絶縁膜 ６ シリカ ７ 第２の絶縁膜 ８ カバー膜 ９ 膜厚（第１の絶縁膜） １０ カバーエッジ窓 １１ トリミング跡 １２ ヒューズ長さ １３ ヒューズ幅 １４ ヒューズ間隔 １５ 張出し部の長さ １６ 張出し部の幅 １７ 張出し部の間隔 １８ 剥き出しになったシリカ １９ ヒューズ囲み ２０ 張出し部の側壁に付く酸化膜の膜厚 ２１ ヒューズパターンの囲み
Claims (12)
- 【請求項１】 ヒューズパターン横に、張出し部を設
け、間隔の狭くなった部分を酸化膜等の絶縁膜で塞い
だ、ことを特徴とする半導体装置。 - 【請求項２】 複数のヒューズ配線を互いに平行に、か
つ、同一層内に形成されてなるヒューズパターンを備え
た半導体装置において、 前記各ヒューズからそれぞれ隣接するヒューズへ張り出
した張出し部を設けるとともに、各張出し部間の間隔の
狭くなった部分を酸化膜等の絶縁膜で塞いだ、ことを特
徴とする半導体装置。 - 【請求項３】 前記ヒューズパターンを形成する最外側
のヒューズに、外側へ張り出した張出し部を設けるとと
もに、この張出し部に端部が狭い間隙を介して対向する
コ字状のヒューズパターンの囲みを形成し、両者間の間
隔の狭くなった部分を酸化膜等の絶縁膜で塞いだ、こと
を特徴とする請求項２記載の半導体装置。 - 【請求項４】 前記酸化膜等の絶縁膜の膜厚は、張り出
し部の間隔の２分の１以上になる膜厚である、ことを特
徴とする請求項１乃至３のいずれかに記載の半導体装
置。 - 【請求項５】 ヒューズ配線の配線間に平坦化のための
シリカ層が形成されていることを特徴とする請求項１乃
至４のいずれかに記載の半導体装置。 - 【請求項６】 前記シリカ層及び前記絶縁膜を覆う第２
の絶縁膜と、この第２の絶縁膜を覆うカバー膜を形成し
たことを特徴とする請求項５記載の半導体装置。 - 【請求項７】 前記カバー膜に、カバーエッジ窓を形成
した、ことを特徴とする請求項６記載の半導体装置。 - 【請求項８】 ヒューズ配線のヒューズ横に張出し部を
形成する工程と、この張出し部により形成された間隔の
狭くなった部分を酸化膜等の第一の絶縁膜で埋め込む工
程と、 その後、平坦化の為にシリカを塗布して、エッチバック
を行い余分なシリカを除去し、かつ配線間にシリカを残
し平坦化を行う工程と、 第２の絶縁膜を形成する工程と、からなり、 前記埋め込まれた第一の絶縁膜により、前記シリカの層
を途中で遮断するようにした、ことを特徴とする半導体
装置の製造方法。 - 【請求項９】 前記酸化膜等の第１の絶縁膜の膜厚は、
張出し部の間隔の２分の１以上になる膜厚である、こと
を特徴とする請求項８に記載の半導体装置の製造方法。 - 【請求項１０】 ヒューズ配線の配線間に平坦化のため
のシリカ層を形成する工程をさらに含む、ことを特徴と
する請求項８または９に記載の半導体装置の製造方法。 - 【請求項１１】 前記シリカ層及び前記絶縁膜を覆う第
２の絶縁膜を形成する工程と、この第２の絶縁膜を覆う
カバー膜を形成する工程とをさらに含む、ことを特徴と
する請求項１０記載の半導体装置の製造方法。 - 【請求項１２】 前記カバー膜の形成後に、カバーエッ
ジ窓を形成する工程をさらに含む、ことを特徴とする請
求項１１記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000232615A JP2002050692A (ja) | 2000-08-01 | 2000-08-01 | 半導体装置およびその製造方法 |
| US09/920,135 US20020017704A1 (en) | 2000-08-01 | 2001-07-31 | Semiconductor device and method of manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000232615A JP2002050692A (ja) | 2000-08-01 | 2000-08-01 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002050692A true JP2002050692A (ja) | 2002-02-15 |
Family
ID=18725266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000232615A Pending JP2002050692A (ja) | 2000-08-01 | 2000-08-01 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020017704A1 (ja) |
| JP (1) | JP2002050692A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110033785A (ko) * | 2009-09-25 | 2011-03-31 | 세이코 인스트루 가부시키가이샤 | 반도체 집적 회로 장치 및 그 제조 방법 |
| JP2011077466A (ja) * | 2009-10-02 | 2011-04-14 | Ricoh Co Ltd | 半導体装置 |
| JP2014075437A (ja) * | 2012-10-03 | 2014-04-24 | Seiko Instruments Inc | 半導体集積回路装置 |
| JP2016061718A (ja) * | 2014-09-19 | 2016-04-25 | 株式会社デンソー | 半導体物理量センサおよびその製造方法 |
| JP2019153714A (ja) * | 2018-03-05 | 2019-09-12 | エイブリック株式会社 | 半導体装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7479447B2 (en) * | 2005-04-04 | 2009-01-20 | International Business Machines Corporation | Method of forming a crack stop void in a low-k dielectric layer between adjacent fuses |
| JP2006324306A (ja) * | 2005-05-17 | 2006-11-30 | Nec Electronics Corp | 半導体装置 |
| JP5132162B2 (ja) * | 2006-08-11 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| US7704804B2 (en) | 2007-12-10 | 2010-04-27 | International Business Machines Corporation | Method of forming a crack stop laser fuse with fixed passivation layer coverage |
| US7892926B2 (en) | 2009-07-24 | 2011-02-22 | International Business Machines Corporation | Fuse link structures using film stress for programming and methods of manufacture |
| US8592941B2 (en) | 2010-07-19 | 2013-11-26 | International Business Machines Corporation | Fuse structure having crack stop void, method for forming and programming same, and design structure |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6399472B1 (en) * | 1997-10-13 | 2002-06-04 | Fujitsu Limited | Semiconductor device having a fuse and a fabrication method thereof |
-
2000
- 2000-08-01 JP JP2000232615A patent/JP2002050692A/ja active Pending
-
2001
- 2001-07-31 US US09/920,135 patent/US20020017704A1/en not_active Abandoned
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110033785A (ko) * | 2009-09-25 | 2011-03-31 | 세이코 인스트루 가부시키가이샤 | 반도체 집적 회로 장치 및 그 제조 방법 |
| JP2011071324A (ja) * | 2009-09-25 | 2011-04-07 | Seiko Instruments Inc | 半導体集積回路装置およびその製造方法 |
| KR101663836B1 (ko) * | 2009-09-25 | 2016-10-14 | 에스아이아이 세미컨덕터 가부시키가이샤 | 반도체 집적 회로 장치 및 그 제조 방법 |
| TWI555162B (zh) * | 2009-09-25 | 2016-10-21 | 精工半導體有限公司 | 半導體積體電路裝置及其製造方法 |
| JP2011077466A (ja) * | 2009-10-02 | 2011-04-14 | Ricoh Co Ltd | 半導体装置 |
| JP2014075437A (ja) * | 2012-10-03 | 2014-04-24 | Seiko Instruments Inc | 半導体集積回路装置 |
| JP2016061718A (ja) * | 2014-09-19 | 2016-04-25 | 株式会社デンソー | 半導体物理量センサおよびその製造方法 |
| JP2019153714A (ja) * | 2018-03-05 | 2019-09-12 | エイブリック株式会社 | 半導体装置 |
| JP7158160B2 (ja) | 2018-03-05 | 2022-10-21 | エイブリック株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020017704A1 (en) | 2002-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3275875B2 (ja) | 半導体装置 | |
| US6295721B1 (en) | Metal fuse in copper dual damascene | |
| US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
| JP2002050692A (ja) | 半導体装置およびその製造方法 | |
| KR20030014343A (ko) | 반도체 장치 | |
| US5808363A (en) | Semiconductor device and method of fabricating the same | |
| US7785935B2 (en) | Manufacturing method for forming an integrated circuit device and corresponding integrated circuit device | |
| US6787878B1 (en) | Semiconductor device having a potential fuse, and method of manufacturing the same | |
| KR20040032798A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20100044571A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| JP2002203902A (ja) | 最適化された金属ヒューズの処理工程 | |
| KR0125307B1 (ko) | 절연막의 깨짐현상을 방지하기 위한 더미 패턴 형성방법 | |
| KR100618891B1 (ko) | 퓨즈 보호용 패턴부를 구비한 반도체 장치 | |
| JP2001077202A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100673112B1 (ko) | 퓨즈박스의 가아드링 | |
| KR100228774B1 (ko) | 퓨즈박스가 구비된 반도체소자 | |
| JP2004342922A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH11186386A (ja) | 半導体装置およびその製造方法 | |
| KR20020001019A (ko) | 퓨즈를 갖는 반도체 장치의 제조 방법 | |
| KR100833588B1 (ko) | 반도체 소자의 제조방법 | |
| JP2919252B2 (ja) | 半導体装置 | |
| KR100325300B1 (ko) | 퓨즈 및 그의 제조 방법 | |
| JP2004186304A (ja) | 半導体装置およびその製造方法 | |
| JP2004103960A (ja) | ヒューズの切断方法および半導体集積回路装置 | |
| KR101087184B1 (ko) | 반도체 소자의 가드 링 영역에 금속 배선을 형성하기 위한방법 |